TWI412069B - 氮化物半導體基板及其製造方法 - Google Patents

氮化物半導體基板及其製造方法 Download PDF

Info

Publication number
TWI412069B
TWI412069B TW099146145A TW99146145A TWI412069B TW I412069 B TWI412069 B TW I412069B TW 099146145 A TW099146145 A TW 099146145A TW 99146145 A TW99146145 A TW 99146145A TW I412069 B TWI412069 B TW I412069B
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
patterned
nano
Prior art date
Application number
TW099146145A
Other languages
English (en)
Other versions
TW201227804A (en
Inventor
Yen Hsiang Fang
Chu Li Chao
Chih Wei Hu
Yih Der Guo
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW099146145A priority Critical patent/TWI412069B/zh
Priority to CN201110395031.8A priority patent/CN102544282B/zh
Priority to US13/329,336 priority patent/US8604487B2/en
Publication of TW201227804A publication Critical patent/TW201227804A/zh
Application granted granted Critical
Publication of TWI412069B publication Critical patent/TWI412069B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • H01L21/0265Pendeoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

氮化物半導體基板及其製造方法
本發明是有關於一種氮化物半導體基板及其製造方法。
近年來,發光二極體(LED)已經廣泛地被應用於各領域。特別是,以氮化鎵製成的藍光LED搭配黃色螢光粉可以獲得白光,其不僅在亮度的表現比傳統燈管或是燈泡要來得好,其耗電量也比傳統燈管或是燈泡要來得低。此外,發光二極體的壽命更比傳統燈管或是燈泡要來得長。
目前,在氮化鎵半導體發光元件的製作過程中,因氮化鎵半導體層與異質基材之間因為晶格常數之差異,使得氮化鎵半導體層在磊晶成長過程之中容易有晶格錯位的產生。如此將使得氮化鎵半導體發光元件的發光效率受到影響。
另外,傳統對於氮化鎵半導體層與異質基材之分離方法是採用雷射分離法,或是利用蝕刻法來移除氮化鎵半導體層與異質基材之間的阻障結構以達到分離之目的。另外,傳統另一種使氮化鎵半導體層與異質基材之分離方法是利用高溫氣相蝕刻方式以移除氮化鎵半導體層與異質基材之間的界面層。但是,上述各種方法都無法改善氮化鎵半導體層在磊晶成長過程之因晶格錯位而造成氮化鎵半導體發光元件的發光效率不佳的問題。
本發明提供一種氮化物半導體基板及其製造方法,其可以降低氮化物半導體層在磊晶成長過程之晶格錯位密度及釋放晶格不匹配所造成的應力。
本發明提出一種氮化物半導體基板,其包括基材、圖案化氮化物半導體、保護層以及氮化物半導體層。圖案化氮化物半導體層位於基材上,其中圖案化氮化物半導體層包括多個奈米柱結構以及多個塊狀圖案,且奈米柱結構的上表面與塊狀圖案的上表面實質上共平面。保護層披覆在奈米柱結構與塊狀圖案的側壁上。氮化物半導體層位於圖案化氮化物半導體層上,其中氮化物半導體層與圖案化氮化物半導體層之間具有多個奈米孔洞。
本發明另提出一種氮化物半導體基板的製作方法,包括在基材上形成氮化物半導體材料。圖案化氮化物半導體材料以形成多個奈米柱結構以及多個塊狀圖案。在奈米柱結構以及塊狀圖案之側壁形成保護層。進行側向磊晶成長程序,以於圖案化氮化物半導體層上形成氮化物半導體層,其中氮化物半導體層與圖案化氮化物半導體層之間具有多個奈米孔洞。
基於上述,本發明在基材上形成具有多個奈米柱結構以及多個塊狀圖案之圖案化氮化物半導體層,之後再以側向磊晶成長程序於所述圖案化氮化物半導體層上形成氮化物半導體層。由於氮化物半導體層是在奈米柱結構以及塊狀圖案上以側向磊晶程序成長達到接平(coalesce)而形成,因而可以降低氮化物半導體層在磊晶成長過程之晶格錯位密度及釋放晶格不匹配所造成的應力。如此一來,若將所述氮化物半導體層應用於發光元件的製造,便可以提高發光元件的發光效率。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1H是根據本發明一實施例之氮化物半導體基板的製造流程剖面示意圖。請先參照圖1A,首先提供基材100。根據本實施例,基材100為磊晶基材,其材質可包括矽、碳化矽、氧化鋁、藍寶石、氮化鎵、氮化鋁或是其他的磊晶材料。
接著,在基材100上形成氮化物半導體材料102。根據本實施例,所述氮化物半導體材料102是採用金屬有機化學氣相沈積(MOCVD)程序所形成,且所形成的氮化物半導體材料102的厚度約為0.5~5um,較佳的是1~5um,更佳的是2~3um。上述之氮化物半導體材料102之材質包括氮化鎵(GaN)、氮化鋁鎵(GaAlN)、氮化鋁(AlN)、氮化銦鎵(GaInN)或是上述材料之組合。根據一實施例,上述之氮化物半導體材料102可為厚度為2~3um的氮化鎵(GaN)。根據另一實施例,上述之氮化物半導體材料102可由厚度為10~500nm的氮化鋁(AlN)、厚度為1~3um的氮化鋁鎵(GaAlN)以及厚度為2~3um的氮化鎵(GaN)堆疊而成。
接著,圖案化氮化物半導體材料102。根據本實施例,圖案化氮化物半導體材料102之方法是採用圖1A至圖1D之步驟。
首先於氮化物半導體材料102上形成介電層104。根據本實施例,介電層104是利用電漿增益型化學氣相沈積法(PECVD)所形成,且介電層104的厚度為300~600nm。介電層104之材質可為氧化矽、氮化矽或是氮氧化矽。
之後,在介電層104上形成金屬層106。在本實施例中,形成金屬層106的方法包括利用電子槍沈積程序,且所形成的金屬層104的厚度為10~40nm。另外,金屬層106包括鎳(Ni)、銀(Ag)、金(Au)、銅(Cu)或是其他適用的金屬。
之後,進行回火程序,以使金屬層106轉變成多個奈米金屬顆粒106a,如圖1B所示。根據本實施例,上述之回火程序可採用快速退火程序(RTA),其溫度為攝氏250~950度,較佳的是攝氏550~950度,且時間為1~2分鐘。另外,在進行上述之快速退火程序(RTA)時,更進一步通入惰性氣體,例如是氬氣、氮氣等等。在進行上述之回火程序之後,可使得金屬層106轉變成直徑為30~300nm的奈米金屬顆粒106a,且所述奈米金屬顆粒106a是任意地(random)或是規則地分佈在介電層104上。
請參照圖1C,在金屬顆粒106a上形成圖案化光阻層108。圖案化光阻層108例如採用已知的微影程序所形成。圖案化光阻層108具有開口圖案108a,以暴露出部分的金屬顆粒106a。根據本實施例,圖案化光阻層108之寬度形成為W1,且圖案化光阻層108之開口圖案108a的寬度為W2,那麼W1/W2約為0.8~1.2,較佳的是1。在此,圖案化光阻層108之寬度W1例如是2~5um,且圖案化光阻層108之開口圖案108a的寬度W2例如是2~5um。
請參照圖1D,利用圖案化光阻層108以及金屬顆粒106a作為蝕刻罩幕以圖案化氮化物半導體材料102。更詳細來說,利用圖案化光阻層108以及金屬顆粒106a作為蝕刻罩幕,對介電層104以及氮化物半導體材料102進行蝕刻程序,以形成圖案化介電層104a以及圖案化氮化物半導體層102a。
接著,移除金屬顆粒106a、圖案化光阻層108以及圖案化介電層104a,如圖1E所示,以使圖案化氮化物半導體層102a暴露出來,其中圖案化氮化物半導體層102a具有奈米柱結構112以及塊狀圖案110。根據本實施例,移除金屬顆粒106a、圖案化光阻層108以及圖案化介電層104a例如是採用濕式蝕刻移除程序。
值得一提的是,在移除金屬顆粒106a、圖案化光阻層108以及圖案化介電層104a之後,圖案化氮化物半導體層102a之奈米柱結構112之高度T1’以及塊狀圖案110之高度T1實質上相同或相似。由於在上述移除金屬顆粒106a、圖案化光阻層108以及圖案化介電層104a的過程之中,可能會因為製程參數(例如蝕刻條件)之故,而使圖案化氮化物半導體層102a之奈米柱結構112之高度T1’以及塊狀圖案110之高度T1有些許差異,例如,奈米柱結構112之高度T1’以及塊狀圖案110之高度T1兩者相差約30%以內。換言之,(T1-T1’)/T1≦±30%;或者是(T1-T1’)/T1’≦±30%。然,較佳的是,圖案化氮化物半導體層102a之奈米柱結構112之高度T1’以及塊狀圖案110之高度T1是一致的。
請參照圖1F,接著,在奈米柱結構112以及塊狀圖案110之側壁形成保護層114。形成保護層114的方法例如是先以電漿增益型化學氣相沈積法(PECVD)形成一層保護材料,之後移除奈米柱結構112以及塊狀圖案110頂部之保護層114,以使奈米柱結構112以及塊狀圖案110頂部裸露出。上述移除奈米柱結構112以及塊狀圖案110頂部之保護層114可採用乾式蝕刻程序。在此,保護層114的材質包括二氧化矽、氮化矽或氮氧化矽。另外,保護層114的厚度例如是100~400nm。
圖2為圖1F之結構的上視圖。請參照圖1F以及圖2,所形成塊狀圖案110是分佈於奈米柱結構112之間。塊狀圖案110之寬度W1,且塊狀圖案110之間距為W2。由於塊狀圖案110是由上述圖1C之圖案化光阻層108轉移來,因而塊狀圖案110之寬度W1及間距W2相當於圖案化光阻層108的寬度與開口寬度。因此,類似地,塊狀圖案110之寬度與間距的比例W1/W2約為0.8~1.2,較佳的是1。另外,塊狀圖案110之寬度W1例如是2~5um,且塊狀圖案110之間距W2例如是2~5um。此外,因奈米柱結構112是由上述圖1C之金屬顆粒106a所轉移來的,因而奈米柱結構112的直徑W3與金屬顆粒106a的直徑相當,因而奈米柱結構112的直徑W3約為30~300nm。值得一提的是,在上述圖2中,塊狀圖案110是以方形圖案為例,但本發明不限於此。根據其他實施例,塊狀圖案110還可以是圓形、矩形、三角形、十字形或是其他多邊形。
請參照圖1G,進行側向磊晶成長程序,以於圖案化氮化物半導體層102a(奈米柱結構112以及塊狀圖案114)上形成氮化物半導體層120,其中氮化物半導體層120與圖案化氮化物半導體層102a之間具有多個奈米孔洞122。根據本實施例,上述之側向磊晶成長程序例如是採用氫化物氣相磊晶法(hydride vapor phase epitaxy,HVPE)以進行氮化物半導體層120之接平與膜厚成長。上述之氮化物半導體層120的厚度T2不超過50um。根據本實施例,上述之氮化物半導體層120的材質包括氮化鎵(GaN)、氮化鋁鎵(GaAlN)、氮化鋁(AlN)、氮化銦鎵(CaInN)或是上述材料之組合,較佳的是氮化鎵(GaN)。
根據本實施例,在形成氮化物半導體層120之後,氮化物半導體層120與圖案化氮化物半導體層102a之間具有多個奈米孔洞122。換言之,奈米柱結構112之間的間隙即為奈米孔洞122。在此,保護層114除了覆蓋奈米柱結構112以及塊狀圖案110之側壁之外,更覆蓋奈米孔洞122的底部。然,本發明不限於此。根據其他實施例,保護層114可以僅覆蓋奈米柱結構112以及塊狀圖案110之側壁。
另外,上述之奈米柱結構112與塊狀圖案110的高度相當於圖案化氮化物半導體層102a的厚度,因此奈米柱結構112與塊狀圖案110的高度T1約為0.5~5um,較佳的是1~5um,更佳的是2~3um。
依照上述方法所形成的氮化物半導體基板如圖1G所示,其包括基材100、圖案化氮化物半導體102a、保護層114以及氮化物半導體層120。圖案化氮化物半導體層102a位於基材100上,其中圖案化氮化物半導體層102a包括多個奈米柱結構112以及多個塊狀圖案110,且奈米柱結構112的上表面與塊狀圖案110的上表面實質上共平面。換言之,較佳的情況是,奈米柱結構112的上表面與塊狀圖案110的上表面實質上是位於同一個水平面,且奈米柱結構112的底面與塊狀圖案110的底面實質上也是位於同一個水平面。然,本發明不限奈米柱結構112的上表面與塊狀圖案110的上表面必須完全地共平面。換言之,奈米柱結構112的上表面之水平位置與塊狀圖案110的上表面之水平位置可以有30%以內的差異,亦即奈米柱結構112之高度T1’以及塊狀圖案110之高度T1兩者相差約30%以內。換言之,-30%≦(T1-T1’)/T1≦+30%;或者是-30%≦(T1-T1’)/T1’≦+30%。
保護層114披覆在奈米柱結構112與塊狀圖案110的側壁上。氮化物半導體層120位於圖案化氮化物半導體層102a上,其中氮化物半導體層120與圖案化氮化物半導體層102a之間具有多個奈米孔洞122。
於形成氮化物半導體層120之後,可接著進行分離程序,以使氮化物半導體層120與圖案化氮化物半導體層102a分離,如圖1H所示。根據本實施例,上述之分離程序包括持續進行上述圖1G所述之側向磊晶成長程序,以使氮化物半導體層120的厚度T3大於50um,較佳的是大於100um。之後,進行降溫程序,藉由氮化物半導體層120與基材100之間的熱膨脹係數之差異,即可使氮化物半導體層120與圖案化氮化物半導體層102a自我分離。上述之降溫程序例如是將上述結構移出氣相磊晶成長設備,以於室溫環境自動降溫。而分離之後的氮化物半導體層120即可應用於半導體發光元件的製作。
承上所述,本發明在基材上形成具有多個奈米柱結構以及多個塊狀圖案之圖案化氮化物半導體層,之後再以側向磊晶成長程序於所述圖案化氮化物半導體層上形成氮化物半導體層。由於氮化物半導體層是在奈米柱結構以及塊狀圖案上以側向磊晶程序成長達到接平(coalesce)而形成,因而可以降低氮化物半導體層在磊晶成長過程之錯位密度及釋放晶格不匹配所造成的應力,以提高氮化物半導體層的品質。換言之,若將所述氮化物半導體層應用於發光元件的製造,便可以提高發光元件的發光效率。
另外,本發明在圖案化氮化物半導體層(奈米柱結構以及多個塊狀圖案)上形成氮化物半導體層,以使圖案化氮化物半導體層與氮化物半導體層之間具有奈米孔洞。當氮化物半導體層的成長膜厚高於50um時,透過氮化物半導體層與基材之間的熱膨脹係數之差異即可藉由降溫程序使得氮化物半導體層與基材自動分離。換言之,本發明不需採用傳統雷射分離方法或是蝕刻分離方法,就可以使氮化物半導體層自基材分離。因而所取得的氮化物半導體層不會有雷射或是蝕刻處理的損害,因此本發明所製得氮化物半導體層相較於傳統氮化鎵基板具有較佳的品質。若將此氮化物半導體層應用於發光元件的製造,可以提高發光元件的發光效率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...基材
102...氮化物半導體材料
102a...圖案化氮化物半導體層
104...介電層
106...金屬層
106a‧‧‧金屬顆粒
108‧‧‧圖案化光阻層
108a‧‧‧開口圖案
110‧‧‧塊狀圖案
112‧‧‧奈米柱結構
114‧‧‧保護層
120‧‧‧氮化物半導體層
122‧‧‧奈米孔洞
W1‧‧‧寬度
W2‧‧‧間距
W3‧‧‧奈米柱直徑
T1,T1’‧‧‧高度
T2、T3‧‧‧厚度
圖1A至圖1H是根據本發明一實施例之氮化物半導體基板的製造流程剖面示意圖。
圖2是圖1F結構的上視示意圖。
100...基材
102a...圖案化氮化物半導體層
110...塊狀圖案
112...奈米柱結構
114...保護層
120...氮化物半導體層
122...奈米孔洞
T1,T1’...高度
T2...厚度

Claims (21)

  1. 一種氮化物半導體基板,包括:一基材;一圖案化氮化物半導體層,位於該基材上,其中該圖案化氮化物半導體層包括多個奈米柱結構以及多個塊狀圖案,且該些奈米柱結構的上表面與該些塊狀圖案的上表面實質上共平面;一保護層,披覆在該些奈米柱結構與該些塊狀圖案的側壁上;以及一氮化物半導體層,位於該圖案化氮化物半導體層上,其中該氮化物半導體層與該圖案化氮化物半導體層之間具有多個奈米孔洞。
  2. 如申請專利範圍第1項所述之氮化物半導體基板,其中該些塊狀圖案分佈於該些奈米柱結構之間。
  3. 如申請專利範圍第1項所述之氮化物半導體基板,其中該些塊狀圖案的寬度與間距的比例為0.8~1.2。
  4. 如申請專利範圍第1項所述之氮化物半導體基板,其中該些奈米柱結構的直徑為30~300nm。
  5. 如申請專利範圍第1項所述之氮化物半導體基板,其中該氮化物半導體層的厚度不超過50微米。
  6. 如申請專利範圍第1項所述之氮化物半導體基板,其中該些奈米柱結構與該些塊狀圖案的高度為0.5~5um。
  7. 如申請專利範圍第1項所述之氮化物半導體基 板,其中該保護層更覆蓋該些奈米孔洞的底部。
  8. 如申請專利範圍第1項所述之氮化物半導體基板,其中該氮化物半導體層的材質包括氮化鎵(GaN)、氮化鋁鎵(GaAlN)、氮化鋁(AlN)、氮化銦鎵(CaInN)或是其組合。
  9. 如申請專利範圍第1項所述之氮化物半導體基板,其中該圖案化氮化物半導體層的材質包括氮化鎵(GaN)、氮化鋁鎵(GaAlN)、氮化鋁(AlN)、氮化銦鎵(CaInN)或是其組合。
  10. 如申請專利範圍第1項所述之氮化物半導體基板,其中該保護層的材質包括二氧化矽、氮化矽或氮氧化矽。
  11. 如申請專利範圍第1項所述之氮化物半導體基板,其中該基材為一磊晶基材,其材質包括矽、碳化矽、氧化鋁、藍寶石、氮化鎵或是氮化鋁。
  12. 一種氮化物半導體基板的製作方法,包括:在一基材上形成一氮化物半導體材料;圖案化該氮化物半導體材料以形成多個奈米柱結構以及多個塊狀圖案,其中該些奈米柱結構的上表面與該些塊狀圖案的上表面實質上共平面;在該些奈米柱結構以及該些塊狀圖案之側壁形成一保護層;以及進行一側向磊晶成長程序,以於該圖案化氮化物半導體層上形成一氮化物半導體層,其中該氮化物半導體層與 該圖案化氮化物半導體層之間具有多個奈米孔洞。
  13. 如申請專利範圍第12項所述之氮化物半導體基板的製作方法,其中形成該些奈米柱結構以及該些塊狀圖案之方法包括:在該氮化物半導體材料上形成一介電層;在該介電層上形成一金屬層;進行一回火程序,以使該金屬層轉變成多個奈米金屬顆粒;在該些金屬顆粒上形成一圖案化光阻層;以該圖案化光阻層以及該些金屬顆粒作為蝕刻罩幕,圖案化該氮化物半導體材料以形成該些奈米柱以及該些塊狀圖案;以及移除該些金屬顆粒、該圖案化光阻層以及該介電層。
  14. 如申請專利範圍第13項所述之氮化物半導體基板的製作方法,其中該金屬層包括鎳、銀、金或銅。
  15. 如申請專利範圍第13項所述之氮化物半導體基板的製作方法,其中該回火程序為一快速退火程序(RTA),且溫度為攝氏250~950度,時間為1~2分鐘。
  16. 如申請專利範圍第13項所述之氮化物半導體基板的製作方法,其中形成該金屬層的方法包括利用一電子槍沈積程序,且該金屬層的厚度為10~40nm。
  17. 如申請專利範圍第13項所述之氮化物半導體基板的製作方法,其中該介電層的厚度為300~600nm。
  18. 如申請專利範圍第12項所述之氮化物半導體基 板的製作方法,其中該氮化物半導體材料是採用一金屬有機化學氣相沈積(MOCVD)程序形成,且該氮化物半導體材料的厚度為0.5~5um。
  19. 如申請專利範圍第12項所述之氮化物半導體基板的製作方法,其中該保護層的厚度為100~400nm。
  20. 如申請專利範圍第12項所述之氮化物半導體基板的製作方法,其中於形成該氮化物半導體層之後,更包括進行一分離程序,以使該氮化物半導體層與該圖案化氮化物半導體層分離。
  21. 如申請專利範圍第20項所述之氮化物半導體基板的製作方法,其中該分離程序包括:持續進行該側向磊晶成長程序,以使該氮化物半導體層的厚度大於50um;以及進行一降溫程序,以使該氮化物半導體層與該圖案化氮化物半導體層自我分離。
TW099146145A 2010-12-27 2010-12-27 氮化物半導體基板及其製造方法 TWI412069B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099146145A TWI412069B (zh) 2010-12-27 2010-12-27 氮化物半導體基板及其製造方法
CN201110395031.8A CN102544282B (zh) 2010-12-27 2011-11-28 氮化物半导体基板及其制造方法
US13/329,336 US8604487B2 (en) 2010-12-27 2011-12-19 Nitride semiconductor substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099146145A TWI412069B (zh) 2010-12-27 2010-12-27 氮化物半導體基板及其製造方法

Publications (2)

Publication Number Publication Date
TW201227804A TW201227804A (en) 2012-07-01
TWI412069B true TWI412069B (zh) 2013-10-11

Family

ID=46315560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099146145A TWI412069B (zh) 2010-12-27 2010-12-27 氮化物半導體基板及其製造方法

Country Status (3)

Country Link
US (1) US8604487B2 (zh)
CN (1) CN102544282B (zh)
TW (1) TWI412069B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3050077A4 (en) 2013-09-27 2017-04-26 Intel Corporation Integration of iii-v devices on si wafers
RU2016146277A (ru) * 2014-04-28 2018-05-28 Кинг Абдалла Юниверсити Оф Сайенс Энд Текнолоджи Умная согревающая накладка для адаптивной термотерапии
CN105374907B (zh) * 2014-08-29 2018-08-14 展晶科技(深圳)有限公司 发光二极管芯片的衬底及其制造方法
CN106033754B (zh) * 2015-03-11 2019-04-12 联华电子股份有限公司 具有纳米孔隙的半导体元件及其制造方法
CN105140351B (zh) * 2015-07-03 2017-11-17 厦门市三安光电科技有限公司 发光二极管结构及其制作方法
CN111868010B (zh) * 2018-03-27 2023-04-28 日本碍子株式会社 氮化铝板
CN110335926A (zh) * 2019-05-13 2019-10-15 夕心科技(上海)有限公司 一种基于GaN的LED外延片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947518A (en) * 2008-05-02 2009-11-16 Ind Tech Res Inst Nitride semiconductor substrate and method for forming the same
TW201036035A (en) * 2009-03-23 2010-10-01 Ind Tech Res Inst Nitride semiconductor structure and method for manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224423B2 (ja) 2003-06-10 2009-02-12 パナソニック株式会社 半導体装置およびその製造方法
US20070284567A1 (en) * 2004-09-10 2007-12-13 Luminus Devices, Inc Polarization recycling devices and methods
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
CN100587919C (zh) * 2007-08-22 2010-02-03 中国科学院半导体研究所 用于氮化物外延生长的纳米级图形衬底的制作方法
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
JP4995053B2 (ja) * 2007-12-04 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
US20100035416A1 (en) * 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures
CN101510504B (zh) * 2009-03-13 2010-09-08 苏州纳晶光电有限公司 半导体薄膜的纳区横向外延生长方法
JP5206596B2 (ja) * 2009-06-15 2013-06-12 住友電気工業株式会社 窒化ガリウム系半導体デバイスのための基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947518A (en) * 2008-05-02 2009-11-16 Ind Tech Res Inst Nitride semiconductor substrate and method for forming the same
TW201036035A (en) * 2009-03-23 2010-10-01 Ind Tech Res Inst Nitride semiconductor structure and method for manufacturing the same

Also Published As

Publication number Publication date
CN102544282A (zh) 2012-07-04
US20120161148A1 (en) 2012-06-28
US8604487B2 (en) 2013-12-10
TW201227804A (en) 2012-07-01
CN102544282B (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
TWI412069B (zh) 氮化物半導體基板及其製造方法
US8188573B2 (en) Nitride semiconductor structure
KR101936970B1 (ko) 반도체장치와 제조방법
TWI447783B (zh) 三族氮化合物半導體發光元件之製造方法及其結構
JP2005183905A (ja) 窒化物半導体の製造方法とこれを利用した窒化物半導体
US9647183B2 (en) Vertical light emitting diode with photonic nanostructures and method of fabrication thereof
TW201405635A (zh) 半導體材料之選擇性側壁生長技術
JP2007266472A (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
US9355840B2 (en) High quality devices growth on pixelated patterned templates
JP7000163B2 (ja) 結晶基板上において、以下の材料:ガリウム(Ga)、インジウム(In)、及びアルミニウム(Al)のうちの少なくとも1つを用いて得られる窒化物の半極性層を得ることを可能にする方法
TW201246599A (en) Semiconductor substrate and fabricating method thereof
TW201635587A (zh) 發光元件以及發光元件的製造方法
GB2520687A (en) Semiconductor devices and fabrication methods
TW201244157A (en) A thin-film light-emitting diode with nano-scale epitaxial lateral growth and a method for fabricating the same
TW201408584A (zh) 奈米圖案化基板及其製作方法
TWI375983B (en) Nitride semiconductor substrate and method for forming the same
TWI577630B (zh) A substrate for an ultraviolet light emitting diode, and a method for manufacturing the same
TWI460855B (zh) 氮化物半導體結構及其製造方法
TWI386981B (zh) 氮化物半導體結構及其製造方法
TWI416723B (zh) 氮化物半導體結構及其製造方法
KR101761833B1 (ko) 반도체 기판, 그 제조 방법, 반도체 디바이스 및 그 제조 방법
WO2022217539A1 (zh) 半导体结构及其制作方法
KR20110021561A (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR20150144936A (ko) 사파이어 기판의 표면 패턴 형성 방법
TWI508325B (zh) 基材表面圖案化方法及其半導體發光元件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees