TWI508325B - 基材表面圖案化方法及其半導體發光元件 - Google Patents

Description

基材表面圖案化方法及其半導體發光元件

本發明係有關於一種圖案化方法及其半導體發光元件，尤指一種基材表面之圖案化方法及其半導體發光元件。

一般的發光元件在結構上可包含基材及由該基材的表面上依序疊層的n型半導體層、發光層、p型半導體層，以及電連接n型半導體層和p型半導體層的n側電極和p側電極。其中，n型半導體層、發光層和p型半導體層可由III-V族為主之半導體，例如氮化鎵系材料所製成。

當n側電極與p側電極施以一適當電壓差時，發光層中的電子電洞結合而產生光。而前述以III-V族材料為主之發光元件，由於氮化鎵系材料的介電係數(permittivity)和折射係數(reflectivity)大，造成光行進至p型半導體層和p側電極之介面或p型半導體層和環境空氣之間的介面時，容易在介面處產生全反射，而造成光取出(light extraction)效率偏低的現象。

而為了解決上述問題，一種傳統的作法係在發光元件中製作出具有奈米柱的粗化層。詳細的製程係在氮化鎵半導體層的表面上製作氮化矽膜及一形成於氮化矽膜上的鎳膜，接著利用快速熱升溫退火方式將鎳膜形成複數間隔散佈的奈米級金屬顆粒，並以前述之奈米級金屬 顆粒作為蝕刻遮罩部，進而利用蝕刻步驟將氮化矽膜形成為複數凸起的奈米柱，而所形成之奈米柱即可用於改善前述光取出效率偏低的問題。

然而，前述的傳統製程相當複雜，其中包括沈積氮化矽膜、鎳膜及多次的蝕刻步驟，造成製程上的效率低落；另外，前述製程所使用之鎳膜會造成後續機台、製程的污染，且使用鎳膜亦無法直接進行磊晶，因此傳統的作法必須因應鎳層的使用而導致許多製程上問題。

本發明之目的之一，在於提供一種基材表面圖案化方法及其半導體發光元件，本發明之基材表面圖案化方法可直接將金屬層轉化成奈米金屬氧化物顆粒，故可簡化傳統需製作硬質蝕刻遮罩的製程，以大幅簡化製程。

本發明實施例係提供一種基材表面圖案化方法，包括以下步驟：提供一基材；以及在該基材表面形成複數個奈米金屬氧化物顆粒。

本發明實施例係提供一種半導體發光元件，其包括：一基材；一第一型半導體層，位於該基材上；一主動層，位於該第一型半導體層上；一第二型半導體層，位於該主動層上；以及複數奈米微結構，形成於該第一型半導體上及/或該第二型半導體上。

本發明具有以下有益的效果：本發明之基材表面圖案化方法可直接在基板或其他結構層之表面形成奈米金屬氧化物顆粒，故整體製程簡單。此外，本發明所製作的奈 米金屬氧化物顆粒具有相當廣泛的應用價值，例如蝕刻所需之蝕刻遮罩或是用於磊晶成長之遮蔽層等，而當本發明所製作的奈米金屬氧化物顆粒用於磊晶成長之遮蔽層的應用時，其更可提高半導體發光元件的特性。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。

本發明提出一種基材表面圖案化方法及其半導體發光元件，本發明所提出之基材表面圖案化方法可直接在基板或功能層(如介電層)表面形成奈米金屬氧化物顆粒，故本發明所提出之基材表面圖案化方法可大幅簡化製程；而所述之奈米金屬氧化物顆粒可直接用於蝕刻所需之蝕刻遮罩(hard mask)或是用於磊晶成長之遮蔽層，故其應用性廣泛。

請參考圖1A至圖1D，本發明之基材表面圖案化方法可至少包括以下步驟：

步驟一：提供一基材11，如圖1A所示。所述之基材11可為下列任一或其組成：藍寶石、氧化鋅(ZnO)、石英(Quartz)、矽為主之半導體材料(例如Si、SiC、6H-SiC、4H-SiC等)、III-V族半導體材料(例如GaAs、AlGaAs、GaInAs、AlGaInAs、GaP、AlGaP、GaInP、AlGaInP、GaN、AlGaN、AlGaInN等)、II-VI族半導體材料(例如ZnSe、CdTe、CuInGaSe₂ 、CuInSe₂ 等)，但不 以此為限。

步驟二：在該基材11之表面形成複數個奈米金屬氧化物顆粒121(如圖1D所示)。本發明提出兩種製程製作上述之奈米金屬氧化物顆粒121，但不以此為限。方法一係利用金屬進行退火的方式達成，具體如下：首先，如圖1B所示之形成一金屬層12A於基材11上，所述之金屬層12A可為鎳、鋁、銀等金屬，在本具體實施例中，係利用金屬沈積等方法將鎳層批覆於基材11之表面上。接著，在含氧環境下進行一退火步驟(如圖1C所示)，使該金屬層12A轉變成複數個奈米金屬氧化物顆粒121，例如通入流量約為2至10sccm之氧氣，並約於700至1000℃的條件下進行快速熱退火(RPT)程序，退火時間約為30至180秒，即可使鎳層凝聚形成奈米顆粒狀之氧化鎳(即奈米金屬氧化物顆粒121)，如圖1D所示；或者，在含氧環境下進行雷射退火程序，同樣可使鎳層凝聚形成奈米顆粒狀之氧化鎳。藉此，即可直接將金屬層12A轉變成複數個奈米金屬氧化物顆粒121，而奈米金屬氧化物顆粒121所組成的結構12可依據不同應用而給予不同的名稱，例如蝕刻所使用之蝕刻遮罩或是用於磊晶成長之遮蔽層等等。

另外，製作上述之奈米金屬氧化物顆粒121的方法二為將混有奈米金屬氧化物顆粒121之膠體以塗佈等方式批覆於基材11上，此法亦可將奈米金屬氧化物顆粒121形成於基材11之表面。

請參考圖2；其顯示本發明之奈米金屬氧化物顆粒1 21應用為蝕刻遮罩，換言之，在本發明所提出之方法中，更可包含一蝕刻步驟，以利用奈米金屬氧化物顆粒121所為之蝕刻遮罩，針對未被該些奈米金屬氧化物顆粒121所遮蔽之基材11進行蝕刻，以於基材11的表面上形成複數個奈米微結構111。然而，在其他實施例中，奈米金屬氧化物顆粒121亦可以前述方法製作於一介電層表面，如氧化矽或氮化矽，再利用奈米金屬氧化物顆粒121作為蝕刻遮罩，以於介電層之表面形成前述之奈米微結構(圖未示)，如氧化矽或氮化矽之奈米柱體；換言之，本發明所製作的奈米金屬氧化物顆粒121可成型於各種適當的基板或功能層的表面，並直接利用所製作之奈米金屬氧化物顆粒121作為蝕刻遮罩，而不須經過多道製程，故可達到減化製程的目的。

請參考圖2A；其顯示本發明之奈米金屬氧化物顆粒121應用為磊晶成長之遮蔽層，換言之，在本發明所提出之方法中，更可包含一磊晶步驟。當進行磊晶的成長初期，磊晶層EPI並不會成長在遮蔽層上，而僅成長在未設置有遮蔽層的基材11表面上。隨著晶體成長的進行，在遮蔽層上產生磊晶層EPI的橫向成長(Lateral growth)，而由奈米金屬氧化物顆粒121的兩側成長的磊晶層EPI與原本在厚度方向上的磊晶層EPI可形成一體化。一般在磊晶層EPI的成長過程中會出現差排，而本發明可將差排的發生限制在未設置有遮蔽層之表面所成長之磊晶層EPI中。換言之，當磊晶層EPI進行橫向成長時，差排並不會橫向擴張，即使差排進行橫向擴 張，只會沿著平面方向(垂直於厚度方向)延伸，而不會構成貫通上下的差排，因此遮蔽層所設置之區域上方形成有差排密度較低的磊晶層EPI，由此可降低磊晶層EPI的整體差排密度。

以下將說明具有前述之奈米金屬氧化物顆粒121或利用奈米金屬氧化物顆粒121所製作之結構的半導體發光元件。請參考圖3A；其顯示第一種態樣之半導體發光元件，該半導體發光元件至少包括基材11、位於基材11上之第一型半導體層13(如p-GaN)、位於第一型半導體層13上之主動層14(如InGaN/GaN MQW等發光層)、位於主動層14之第二型半導體層15(如n-GaN)及複數個位於第一型半導體層13上之奈米微結構(值得說明的是，在本實施例及下述實施例所提及之奈米微結構係可泛指各種不同的奈米等級之微結構，而並不僅限於前文所稱之經過蝕刻後所成型之奈米柱體)。而在本實施例中，位於第一型半導體層13上之奈米微結構即為前述方法所製作之奈米金屬氧化物顆粒121，換言之，本實施例可將奈米金屬氧化物，如奈米氧化鎳顆粒等成型於第一型半導體層13上。

另一方面，基材11的表面上更可具有凹凸圖案，其可稱作具有圖案化表面之基材，如圖3A所示，基材11表面上之凹凸圖案是由奈米微結構，如奈米等級之圖案結構110所構成。

請參考圖3B；其顯示本發明之第二種實施態樣之半導體發光元件，其與前述第一種實施態樣不同之處在於，位 於第一型半導體層13上之奈米微結構即為利用前述方法所製作之奈米金屬氧化物顆粒121作為蝕刻遮罩，再以蝕刻方式所製作出之奈米柱121′，換言之，本實施例可先沉積一介電層(如氧化矽或氮化矽等介電材料層)於第一型半導體層13上，再將奈米金屬氧化物，如奈米氧化鎳顆粒以前述方法成型於介電層上，接著利用蝕刻方法在介電層中形成所需要的奈米柱121′。值得說明的是，在成型奈米柱121′之後，可利用蝕刻等方式將奈米氧化鎳顆粒加以去除，而留下奈米柱121′作為奈米微結構；又或者，可將奈米氧化鎳顆粒加以保留，則奈米氧化鎳顆粒與經過蝕刻成型之奈米柱121′則可共同構成所述之奈米微結構。

請參考圖3C、3D；其顯示本發明之第三、第四種實施態樣之半導體發光元件，其與前述第一種實施態樣不同之處在於，本實施例之奈米微結構係位於第二型半導體層15上。同樣地，本實施例之奈米微結構可為利用前述方法所製作之奈米金屬氧化物顆粒121，如奈米氧化鎳顆粒；或者，本實施例之奈米微結構可為利用前述方法所製作之奈米金屬氧化物顆粒121作為蝕刻遮罩，再以蝕刻方式所製作出之奈米柱121′；又或者，本實施例之奈米微結構可為奈米金屬氧化物顆粒121及奈米柱121′所構成之微結構。

請參考圖3E；其顯示本發明之第五種實施態樣之半導體發光元件，其與前述第三種實施態樣不同之處在於，本實施例之奈米微結構係位於第二型半導體層15上的凹 陷部121〞，而凹陷部121〞可利用前述之奈米金屬氧化物顆粒121及/或介電材質之奈米柱121′作為蝕刻遮罩，再以蝕刻方式所製作形成。

而前述圖3A至圖3E所示之半導體發光元件中，奈米微結構(例如圖3A中位於第一型半導體層13上之奈米金屬氧化物顆粒121)可在光學上達到降低光反射、增加光取出效率的目的，進而提高半導體發光元件的發光特性。

綜上所述，本發明至少具有以下優點：

1、本發明提出一種基材表面圖案化方法，可直接成型奈米金屬氧化物顆粒於基板之表面，故具有大幅簡化製程的效果。再者，本發明將金屬材料轉化成金屬氧化物，故其不會出現金屬污染的問題。

2、承1，本發明所製作之奈米金屬氧化物顆粒在應用上的範圍甚廣，從前述實施例加以分析，奈米金屬氧化物顆粒可直接用於蝕刻製程所需的蝕刻遮罩(hard mask)或是用於磊晶成長之遮蔽層(例如ELOG技術)等應用。

3、本發明所製作之奈米金屬氧化物顆粒可應用於半導體發光元件中，以利用奈米金屬氧化物顆粒本身的光學特性或是利用奈米金屬氧化物顆粒可降低後續磊晶層之缺陷，進而提高半導體發光元件的特性，如可提高半導體發光元件的發光亮度約40%。

以上所述僅為本發明之較佳可行實施例，非因此侷限本發明之專利範圍，故舉凡運用本發明說明書及圖示內容所為之等效技術變化，均包含於本發明之範圍內。

11‧‧‧基材

110‧‧‧圖案結構

12‧‧‧結構

12A‧‧‧金屬層

121‧‧‧奈米金屬氧化物顆粒

121′‧‧‧奈米柱

121〞‧‧‧凹陷部

13‧‧‧第一型半導體層

14‧‧‧主動層

15‧‧‧第二型半導體層

EPI‧‧‧磊晶層

圖1A至圖1D係顯示本發明之基材表面圖案化方法的流程示意圖。

圖2係顯示本發明之奈米金屬氧化物顆粒應用於蝕刻遮罩的示意圖。

圖2A係顯示本發明之奈米金屬氧化物顆粒應用於磊晶成長之遮蔽層的示意圖。

圖3A係顯示本發明之第一種態樣之半導體發光元件之示意圖。

圖3B係顯示本發明之第二種態樣之半導體發光元件之示意圖。

圖3C係顯示本發明之第三種態樣之半導體發光元件之示意圖。

圖3D係顯示本發明之第四種態樣之半導體發光元件之示意圖。

圖3E係顯示本發明之第五種態樣之半導體發光元件之示意圖。

11‧‧‧基材

12‧‧‧結構

121‧‧‧奈米金屬氧化物顆粒

Claims (18)

1. 一種基材表面圖案化方法，包括以下步驟：提供一基材；在該基材表面形成複數個奈米金屬氧化物顆粒作為蝕刻遮罩部，針對未被該些奈米金屬氧化物顆粒所遮蔽之該基材進行蝕刻，以於該基材的表面上形成複數個奈米微結構；繼續利用該些奈米微結構作為遮蔽物於該基材表面進行一磊晶步驟，於該磊晶步驟開始初期，磊晶層不會成長在遮蔽層上，而僅成長在未設置有遮蔽層的基材表面上；以及繼續磊晶步驟於該基材表面形成第一型半導體層、主動層、第二型半導體層等半導體層，以構成一發光半導體元件。
2. 如申請專利範圍第1項所述之方法，其中該奈米金屬氧化物顆粒之形成，更包括以下步驟：形成一金屬層於該基材上；於含氧環境下進行一退火步驟，使該金屬層轉變成複數個奈米金屬氧化物顆粒。
3. 如申請專利範圍第2項所述之方法，其中該退火步驟中通入之氧氣流量為2至10sccm。
4. 如申請專利範圍第3項所述之方法，其中該退火步驟是於700至1000℃以快速熱退火程序進行。
5. 如申請專利範圍第2項所述之方法，其中該退火步驟是以雷射退火程序進行。
6. 如申請專利範圍第2項所述之方法，其中該退火步驟之時間為30至180秒。
7. 如申請專利範圍第1項所述之方法，其中該奈米金屬氧化物顆粒是以塗佈方式形成於該基材表面。
8. 如申請專利範圍第2項所述之方法，其中該金屬層是鎳層。
9. 如申請專利範圍第8項所述之方法，其中該奈米金屬氧化物顆粒是奈米氧化鎳顆粒。
10. 如申請專利範圍第9項所述之方法，其中更包括一介電層介於該基材以及該些奈米金屬氧化物顆粒之間。
11. 如申請專利範圍第1至10項其中之一所述之方法，其中更包括一蝕刻步驟，利用該些奈米金屬氧化物顆粒作為蝕刻遮罩，蝕刻未被該些奈米金屬氧化物顆粒所遮蔽之基材或介電層表面，並形成複數奈米微結構。
12. 一種半導體發光元件，其包括：一基材；一第一型半導體層，位於該基材上；一主動層，位於該第一型半導體層上；一第二型半導體層，位於該主動層上；以及複數奈米微結構，形成於該第一型半導體上及/或該第二型半導體上；其中該基材之表面具有凹凸圖案，該基材表面之凹凸圖案是由奈米微結構所構成；及 其中該奈米微結構之組成是由奈米金屬氧化物顆粒及/或以該奈米金屬氧化物顆粒為遮罩蝕刻形成之奈米介電材質柱體所構成。
13. 如申請專利範圍第12項所述之半導體發光元件，其中該些奈米金屬氧化物形成於奈米微結構頂部。
14. 如申請專利範圍第12項所述之半導體發光元件，其中該些奈米金屬氧化物是奈米氧化鎳。
15. 如申請專利範圍第12項所述之半導體發光元件，其中該些奈米介電材質是選自奈米氧化矽或奈米氮化矽。
16. 如申請專利範圍第12項所述之半導體發光元件，其中該奈米微結構為柱狀。
17. 如申請專利範圍第15項所述之半導體發光元件，其中該奈米微結構係以該奈米金屬氧化物顆粒為遮罩，對該奈米介電材質蝕刻所形成之柱狀體，且將該奈米氧化物顆粒保留於該奈米介電材質頂端，由該奈米介電材質與該奈米金屬氧化物顆粒共同構成。
18. 如申請專利範圍第15項所述之半導體發光元件，其中該奈米微結構係以該奈米金屬氧化物顆粒為遮罩，對該奈米介電材質蝕刻所形成之柱狀體，並將該奈米氧化物顆粒從該奈米介電材質蝕刻所形成之柱體之頂端移除後所構成。