JP2005183905A - 窒化物半導体の製造方法とこれを利用した窒化物半導体 - Google Patents

窒化物半導体の製造方法とこれを利用した窒化物半導体 Download PDF

Info

Publication number
JP2005183905A
JP2005183905A JP2004120118A JP2004120118A JP2005183905A JP 2005183905 A JP2005183905 A JP 2005183905A JP 2004120118 A JP2004120118 A JP 2004120118A JP 2004120118 A JP2004120118 A JP 2004120118A JP 2005183905 A JP2005183905 A JP 2005183905A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
sapphire substrate
manufacturing
substrate
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004120118A
Other languages
English (en)
Other versions
JP3934627B2 (ja
Inventor
Kyu Han Lee
奎 翰 李
Sun Woon Kim
善 雲 金
Je Won Kim
制 遠 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2005183905A publication Critical patent/JP2005183905A/ja
Application granted granted Critical
Publication of JP3934627B2 publication Critical patent/JP3934627B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605Products containing multiple oriented crystallites, e.g. columnar crystallites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

【課題】本発明は窒化物半導体の製造方法及びこれを利用した窒化物半導体に関するものである。
【解決手段】本発明により、サファイア基板102に自己組織化金属層を形成する。上記自己組織化金属層を有するサファイア基板102を加熱し、該サファイア基板102の表面を不規則に露出させるよう自己組織化金属を凝結させる。上記自己組織化金属凝結体(cluster)をマスクとして上記サファイア基板102の露出した部分をプラズマでエッチングする。上記自己組織化金属の凝結体をウェットエッチングで除去する。本発明はナノ寸法の凹凸構造をサファイア基板102の表面に形成し、サファイア基板102と窒化物半導体層間112〜118の量子効率を増大させながら、これら同士のストレスとそれに伴う転位を減少させることができる。
【選択図】図7

Description

本発明は窒化物半導体に関するもので、より具体的にはナノ寸法の凹凸構造をサファイア基板の表面に形成して、サファイア基板と窒化物半導体層間の量子効率を増大させながら、これらのストレスとそれによる転位を減少させることのできる窒化物半導体の製造方法に関する。また、本発明は上記窒化物半導体の製造方法により製造される窒化物半導体に関する。
発光ダイオード、即ちLED(Light−Emitting Diode)は基本的にサファイア基板に積層されたp型とn型半導体層の接合から成り、電圧を与えると電子と正孔との結合によりバンドギャップ(band gap)に該当するエネルギーを光で放出する一種の光電子素子(optoelectric device)である。
かかるLEDの半導体層は、異種基板のサファイア、炭化珪素(SiC)、酸化物または炭化物基板に有機金属化学気相蒸着法(Metal−Organic Chemical Vapor Deposition:MOCVD)または分子線エピタキシ法(Molecular Beam Epitaxy:MBE)を利用して窒化ガリウム(GaN)単結晶薄膜を成長させ得る。しかし、サファイアなどの基板物質はGaNと格子定数及び熱膨張係数が相違する為、高品質の窒化物単結晶を成長させることは大変困難である。
通常、これを解決すべく低温核生成層を用いた2段階の異種接合法(heteroepitaxy)を利用するが、この技法により成長させた窒化物層は約10ないし1010cm−2に至る結晶欠陥を含むようになる。
かかる結晶欠陥は窒化物半導体に特性不良をもたらす為、結晶欠陥を減らすべくELOG(Epitaxial Lateral Overgrowth)またはパターニングされた基板(patterned substrate)を用いる技法が開発されてきた。
ところで、該技法は横方向成長(lateral growth)のために長い時間を必要としLED素子成長のためには大変手間がかかり、不便である。また、翼領域(wing region)でのみ結晶欠陥密度が低いこともやはり問題とされてきた。
さらに、基板にパターンを形成する際、マスクが有するパターンの寸法がマイクロメートル単位である為、この寸法より小さいパターンを基板に形成することができない。即ち、従来の技術により基板に形成されるパターンは一定数値以上の寸法となり、それに応じて結晶欠陥もやはり一定数値以上を維持することになる。
したがって、本発明は、上述した従来技術の問題を解決すべく案出されたものであり、本発明の目的は、ナノ寸法の凹凸構造をサファイア基板の表面に形成し、サファイア基板と窒化物半導体層間の量子効率を増大させながら、これら同士のストレスとそれによる転位(dislocation)を減少させることのできる窒化物半導体の製造方法を提供することにある。
本発明の他の目的は、上記窒化物半導体の製造方法により製造される窒化物半導体を提供することにある。
前述した本発明の目的を成し遂げるべく、本発明の特徴により提供される窒化物半導体の製造方法は、(イ)サファイア基板に自己組織化金属層を形成する段階;(ロ)上記自己組織化金属層を有するサファイア基板を加熱して上記サファイア基板の表面を不規則に露出させるよう自己組織化金属を凝結させる段階;(ハ)上記自己組織化金属の凝結体(cluster)をマスクとして上記サファイア基板の露出した部分をプラズマで食刻する段階;及び(ニ)上記自己組織化金属の凝結体をウェットエッチングで除去する段階、を含む。
上記窒化物半導体の製造方法において、上記(イ)の金属層形成段階において上記金属層は約10ないし200nmの厚さで形成されることが好ましく、約30ないし100nmの厚さで形成されるとより好ましい。上記窒化物半導体の製造方法において、上記(イ)の金属層形成段階は気相蒸着により上記金属層を形成する。この際、好ましくは、上記気相蒸着は電子ビーム蒸着方式を用いてフィラメントと電子ビームポケット側ルツボ間5kVの電圧及び2mAの放出電流において5ないし10分間行われる。上記窒化物半導体の製造方法において、上記自己金属化金属はPt、Au、Cr及びその合金を含むグループ中の少なくとも一種であることが好ましい。上記窒化物半導体の製造方法において、上記(ロ)の自己組織化金属の凝結段階は窒素雰囲気において500ないし1000℃の区間で約2ないし10分間行うと好ましく、窒素雰囲気において700ないし1000℃の区間で約7ないし10分間行うことがより好ましい。上記窒化物半導体の製造方法において、上記(ハ)のプラズマエッチング段階はICP−RIE(Inductive Coupled Plasma−Reactive Ion Etching)を用いて行うことが好ましい。この際好ましくは、上記ICP−RIEは、臭化水素(HBr)または三塩化硼素(BCl)を1分当たり1ないし200ccの流量で注入させながら、50ないし100Wの高周波電力、1ないし10mmTorrの圧力、及び100ないし300VのDCバイアスで常温ないし100℃において約5ないし20分間行われる。
上記窒化物半導体の製造方法において、上記(ハ)のプラズマエッチング段階は上記サファイア基板表面の露出した部分に直径50ないし500nmで深さ3ないし50nmの不規則な気孔(pore)を形成すると好ましい。より好ましくは、上記(ハ)のプラズマエッチング段階は、上記サファイア基板の表面の露出した部分に直径50ないし500nmで深さ5ないし20nmの不規則な気孔を形成することができる。上記窒化物半導体の製造方法において、上記(ニ)のウェットエッチング段階は、上記エッチングされたサファイア基板を王水に浸して約80ないし90℃において約30秒ないし2分間加熱し行う。
上記窒化物半導体の製造方法は、上記(ニ)のウェットエッチング段階以降に上記サファイア基板の上面に窒化物層を形成する段階をさらに含む。また、上記窒化物半導体の製造方法において、上記サファイア基板を炭化珪素(SiC)基板、酸化物基板、及び炭化物基板中いずれかで代替することができる。先述した本発明の目的を成し遂げるべく本発明の他の特徴によれば、サファイア基板と該基板の上面に順次に形成される窒化物核生成層、n型GaN層、活性層及びp型GaN層を含む窒化物半導体が提供され、上記窒化物半導体は上記サファイア基板の上面は凹凸構造を有するよう先述した製造方法により形成された凹凸構造をさらに含む。
本発明の窒化物半導体において、上記凹凸構造は直径50ないし500nmで深さ3ないし50nmの不規則な気孔(pore)を含むことが好ましく、直径50ないし500nmで深さ5ないし20nmの不規則的な気孔を含むとより好ましい。また、本発明の窒化物半導体において、上記サファイア基板は炭化珪素(SiC)基板、酸化物基板、及び炭化物基板中いずれかで代替することができる。先述した本発明の目的を成し遂げるための本発明のさらに他の特徴により提供される発光ダイオード用窒化物半導体は、サファイア基板;上記基板の上面に順次に形成される窒化物核生成層、n型GaN層、活性層、及びp型GaN層;並びに、直径50ないし500nmで深さ3ないし50nmの不規則な気孔(pore)を有し上記サファイア基板の上面に形成される凹凸構造を含む。本発明の窒化物半導体において、上記気孔は直径50ないし500nmで深さ5ないし20nmであると好ましい。
本発明はナノ寸法の凹凸構造が上面に形成されたサファイア基板を形成し、該サファイア基板を用いて窒化物半導体を製造することを提案する。サファイア基板の凹凸構造はGaN成長の際核の生成に影響を及ぼし、サファイア基板の上面に形成されるGaNの結晶欠陥を減らす。具体的には、気孔(pore)が形成された部分においてはGaNの成長が制限され突起が形成された部分においてGaNの核生成が増加し、それに応じてサファイア基板とGaN核との境界に生じる欠陥が減少するようになる。
一方、全反射条件によると、反射角はサファイア基板と空気間の屈折率またはGaNと空気間の屈折率により決定されるが、かかる全反射条件が臨界角より小さい場合光が素子の外に漏れなくなる。かかる問題は本発明によりナノ寸法の凹凸構造をサファイア基板の上面に形成して克服することができる。即ち、本発明のナノ寸法の凹凸構造はLEDにおいて量子効率を増加させるようになる。また、ナノ寸法の凹凸構造は格子定数の相違による内部ストレスとそれによる転位(dislocation)を減少させることにより窒化物半導体及びこれを用いるLEDの信頼性を高めることができる。
先述したような本発明による窒化物半導体の製造方法及びこれを利用した窒化物半導体によると、サファイア基板の表面にナノ寸法の凹凸構造が形成されるので、その上に成長されるGaNの核生成に影響を及ぼし、これはサファイアの表面とGaN核との境界に生じる欠陥を減少させる。
また、サファイア基板の表面にナノ寸法の凹凸構造が形成されると、光の全反射条件を改善し量子効率を増大させる。
さらに、先述したナノ寸法の凹凸構造はサファイア基板の表面とGaN層との格子定数の相違によるこれら同士のストレス及びそれによる転位もやはり減少させることができる。そうすると、上記窒化物半導体及びこれを用いたLEDの信頼性を大幅に改善させることができる。
以下、本発明の諸特徴及び利点を添付の図面を参照しながら詳しく説明する。
先ず、本発明による窒化物半導体の製造方法を添付の図1ないし7を参照しながら詳しく説明するが、これら図1ないし7は本発明による窒化物半導体の製造方法を段階別に説明する工程断面図である。
(イ)サファイア基板上の自己組織化金属層の形成段階
先ず、適宜な寸法のサファイア基板(102)を用意して所望の作業を行える反応機内に装着する。次いで、上記サファイア基板(102)の表面に自己組織化金属(self−organized metal)を塗布して図1に示したように予め定められた厚さの金属層(104)を形成する。
本段階に用いる自己組織化金属としてはPt、Au、Cr及びその合金があり、本段階はこれらの中から少なくとも一種を用いてサファイア基板(102)の表面に自己組織化金属層(104)を形成することになる。
この際、気相蒸着により自己組織化金属をサファイア基板(102)の表面に蒸着し上記自己組織化金属層(104)を形成する。好ましくは、気相蒸着は電子ビーム蒸着方式を用いて行い、反応機内のフィラメントと電子ビームポケット側ルツボ間の5kVの電圧及び2mAの放出電流において5ないし10分間行われる。こうして、上記自己組織化金属層(104)を約10ないし200nmの厚さで形成する。好ましくは、上記自己組織化金属層(104)を約30ないし100nmの厚さで形成する。
一方、本発明の窒化物半導体の製造方法に用いられる上記サファイア基板(102)は炭化珪素(SiC)基板、酸化物基板、及び炭化物基板中いずれかで代替することができる。
(ロ)自己組織化金属の凝結段階
先述した(イ)段階から得た構造、即ち上記自己組織化金属層(104)が形成されたサファイア基板(102)を予め定められた条件で加熱する。本加熱段階は反応機内の窒素雰囲気において500ないし1000℃の区間で約2ないし10分間行われ、好ましくは窒素雰囲気において700ないし1000℃の区間で約7ないし10分間行われる。
こうすると、上記自己組織化金属層(104)を成している自己組織化金属は不規則に凝結され、上記サファイア基板(102)の表面に図2に示したように不規則的な形態の自己組織化金属の凝結体(cluster)106を形成し、上記サファイア基板(102)を部分的に露出させるようになる。
この際、凝結体(106)は、その断面を調べると相異する直径または幅(W1、W2)で形成され、これら凝結体(106)同士の間隔(G1、G2)もやはり相異に形成される。この際、これらの間隔(G1、G2)は50ないし500nmで形成することが好ましい。一方、これらの間隔の中心間距離(L1、L2)は主に凝結体(106)の幅(W1、W2)により決定されるが、これは100ないし1000nmで形成し、好ましくは100nmないし300nmで形成する。
かかる凝結体(106)は様々な形態(morphology)に形成されることができ、該形態は使用された自己組織化金属の種類、合金であれば金属同士の比率及び加熱条件などに応じて異なりもする。
(ハ)サファイア基板のエッチング段階
次いで、先述した(ロ)段階から得た構造、即ち表面に自己組織化金属の凝結体(106)が形成された上記サファイア基板(102)を図3に示したようにプラズマでエッチングする。
図3に示した本エッチング段階はICP−RIE(Inductive Coupled Plasma−Reactive Ion Etching)を用いて行う。この際、本エッチング段階は臭化水素(HBr)または三塩化硼素(BCl)を1分当たり1ないし200ccの流量で注入させながら、50ないし100Wの高周波電力、1ないし10mmTorrの圧力及び100ないし300VのDCバイアスで常温ないし100℃において約5ないし20分間行うことが好ましい。
こうすると、上記自己組織化金属の凝結体(106)がマスクとして作用するので、上記サファイア基板(102)は露出した部分、即ち自己組織化金属の凝結体(106)が形成されない部分のみ選択的にエッチングされ、図4に示したように不規則な寸法の多数の気孔(108)を形成する。
本エッチング段階を経て上記サファイア基板(102)の露出した表面に直径50ないし500nmで深さ3ないし50nmの不規則な気孔(pore、108)を形成することができ、好ましくは本エッチング段階を経て上記サファイア基板(102)の露出した表面に直径50ないし500nmで深さ5ないし20nmの不規則な気孔(108)を形成することができる。ここで、気孔(108)の直径は(ハ)段階から得られる凝結体(106)同士の間隔(G1、G2)に主に依存し、気孔(108)の深さはエッチング段階の条件を適宜に調節することにより制御できる。
(ニ)自己組織化金属凝結体の除去段階
次いでウェットエッチング段階を行いサファイア基板(102)の表面に残っている自己組織化金属の凝結体(106)を除去する。本ウェットエッチング段階は、上記プラズマエッチングされたサファイア基板を王水(aqua regia)に浸し約80ないし90℃において約30秒ないし2分間加熱して行う。王水は濃塩酸(HCl)と濃硝酸(HNO)との混合溶液で、その混合比は3:1が好ましい。
こうすると、図5に示したように自己組織化金属の凝結体(106)は除去され、サファイア基板(102)の表面には気孔(108)と共に突起(110)が形成され、本発明において要求するナノ(nano)サイズの凹凸構造を得るようになる。この際、突起(110)の幅または直径は自己組織化金属の凝結体(106)の間隔(G1、G2)とこれら間隔の中心間距離(L1、L2)により主に決定される。
(ホ)上記サファイア基板上における窒化物層の形成段階
このように気孔(108)と突起(110)の凹凸構造が形成されたサファイア基板(102)に、図6に示したように窒化物、具体的には窒化ガリウム(GaN)から成る核生成層(112)を形成する。GaN核生成層(112)は通常0.1μm以下の厚さで形成する。
この際、サファイア基板(102)の表面に気孔(108)と突起(110)とを含むナノサイズの凹凸構造が形成されているので、サファイア基板(102)とGaN核生成層(112)同士の格子定数相違による内部ストレスと転位(dislocation)の発生が減少する。これはGaN核生成層(112)の形成段階の信頼性を高める利点を奏する。
次いで、図7に示したようにGaN核生成層(112)の上部にn型GaN層(114)、活性層(active region)116、及びp型GaN層(118)を順次に形成して本発明による窒化物半導体(100)を完成させる。
一方、これらn型GaN層(114)、活性層(active region)116、及びp型GaN層(118)を形成する技術は公知であるので、これについての追加的な説明は省く。
図8は先述したような本発明の製造方法により製造された窒化物半導体の部分切開斜視図である。図8によると、本発明の窒化物半導体(100)は、サファイア基板(102)と該サファイア基板(102)の上面に成長させられたGaNなどの窒化物層(112−118)とを含む。上記窒化物層は上記サファイア基板(102)の上面に形成されたGaN核生成層(112)と該GaN核生成層(112)の上部に順次に形成されたn型GaN半導体層(114)、活性層(active region)116、及びp型GaN半導体層(118)を含む。
一方、上記サファイア基板(102)の上面にはナノ寸法の凹凸構造、即ち気孔(108)と突起(110)が形成されている。これら気孔(108)は概ね直径50ないし500nmで深さ3ないし50nmで、好ましくは5ないし20nmの深さで不規則に形成される。
このようにナノ寸法の気孔(108)と突起(110)とでなる凹凸構造がサファイア基板(102)の表面に形成されると、サファイア基板(102)の上面に形成される窒化物層(112−118)、とりわけGaN核生成層(112)のストレスが減少し転位(dislocation)の発生もやはり減少するようになる。こうすると、窒化物層(112−118)が容易且つ安定的に形成されることができる。
また、サファイア基板(102)と窒化物層(112−118)との間にナノ寸法の凹凸構造が形成されると全反射が減少し、これら同士の透過率が増加して量子効率が改善される利点がある。
一方、本発明の窒化物半導体(100)に用いられる上記サファイア基板(102)は炭化珪素(SiC)基板、酸化物基板、及び炭化物基板中いずれかで代替されることができる。
上記においては本発明の好ましき実施例を参照しながら説明したが、該当技術分野において通常の知識を有する者であれば添付の特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内において本発明を多様に修正及び変更できることに想到するであろう。
本発明による窒化物半導体の製造方法を段階別に説明する工程断面図である。 本発明による窒化物半導体の製造方法を段階別に説明する工程断面図である。 本発明による窒化物半導体の製造方法を段階別に説明する工程断面図である。 本発明による窒化物半導体の製造方法を段階別に説明する工程断面図である。 本発明による窒化物半導体の製造方法を段階別に説明する工程断面図である。 本発明による窒化物半導体の製造方法を段階別に説明する工程断面図である。 本発明による窒化物半導体の製造方法を段階別に説明する工程断面図である。 本発明の製造方法により製造した窒化物半導体の部分切開斜視図である。
符号の説明
102 基板
108 気孔
110 突起
112 GaN核生成層
114 n型GaN層
116 活性層
118 p型GaN層

Claims (21)

  1. 窒化物半導体の製造方法において、
    (イ)サファイア基板に自己組織化金属層を形成する段階と、
    (ロ)上記自己組織化金属層を有するサファイア基板を加熱し、上記サファイア基板の表面を不規則に露出させるよう自己組織化金属を凝結させナノ寸法の金属凝結体(cluster)を形成する段階と、
    (ハ)上記自己組織化金属凝結体(cluster)をマスクとして上記サファイア基板の露出した部分をプラズマでエッチングしてナノ寸法の凹凸構造をサファイア基板の表面に形成する段階と、
    (ニ)上記自己組織化金属凝結体をウェットエッチングにより除去する段階と、
    を有することを特徴とする窒化物半導体の製造方法。
  2. 上記(イ)の金属層の形成段階において、上記金属層は約10ないし200nmの厚さで形成されることを特徴とする請求項1に記載の窒化物半導体の製造方法。
  3. 上記(イ)の金属層の形成段階において、上記金属層は約30ないし100nmの厚さで形成されることを特徴とする請求項1に記載の窒化物半導体の製造方法。
  4. 上記(イ)の金属層の形成段階は気相蒸着により上記金属層を形成することを特徴とする請求項1に記載の窒化物半導体の製造方法。
  5. 上記気相蒸着は電子ビーム蒸着方式を用いてフィラメントと電子ビームポケット内側のルツボ間の5kVの電圧及び2mAの放出電流において5ないし10分間行われることを特徴とする請求項4に記載の窒化物半導体の製造方法。
  6. 上記自己組織化金属はPt、Au、Cr及びその合金を含むグループのうち、少なくとも一種であることを特徴とする請求項1に記載の窒化物半導体の製造方法。
  7. 上記(ロ)の自己組織化金属の凝結段階は窒素雰囲気において500ないし1000℃の区間で約2ないし10分間行われることを特徴とする請求項1に記載の窒化物半導体の製造方法。
  8. 上記(ロ)の自己組織化金属の凝結段階は窒素雰囲気において700ないし1000℃の区間で約7ないし10分間行われることを特徴とする請求項1に記載の窒化物半導体の製造方法。
  9. 上記(ハ)のプラズマエッチング段階はICP−RIE(Inductive Coupled Plasma−Reactive Ion Etching)を用いることを特徴とする請求項1に記載の窒化物半導体の製造方法。
  10. 上記ICP−RIEは臭化水素(HBr)または三塩化硼素(BCl)を1分当たり1ないし200ccの流量で注入させながら、50ないし100Wの高周波電力、1ないし10mmTorrの圧力、及び100ないし300VのDCバイアスで常温ないし100℃において約5ないし20間行われることを特徴とする請求項9に記載の窒化物半導体の製造方法。
  11. 上記(ハ)のプラズマエッチング段階は上記サファイア基板表面の露出した部分に直径50ないし500nmで深さ3ないし50nmの不規則な気孔(pore)を形成することを特徴とする請求項1に記載の窒化物半導体の製造方法。
  12. 上記(ハ)のプラズマエッチング段階は上記サファイア基板表面の露出した部分に直径50ないし500nmで深さ5ないし20nmの不規則な気孔を形成することを特徴とする請求項1に記載の窒化物半導体の製造方法。
  13. 上記(ニ)のウェットエッチング段階は上記エッチングされたサファイア基板を王水に浸し、約80ないし90℃において約30秒ないし2分間加熱することを特徴とする請求項1に記載の窒化物半導体の製造方法。
  14. 上記(ニ)のウェットエッチング段階以降に、上記サファイア基板の上面に窒化物層を形成する段階をさらに有することを特徴とする請求項1に記載の窒化物半導体の製造方法。
  15. 上記サファイア基板を炭化珪素(SiC)基板、酸化物基板、及び炭化物基板のうち、いずれかで代替することを特徴とする請求項1に記載の窒化物半導体の製造方法。
  16. サファイア基板と該基板の上面に順次に形成された窒化物核生成層、n型GaN層、活性層、及びp型GaN層を含む窒化物半導体において、
    上記サファイア基板の上面に請求項1に記載の方法により形成されたナノ寸法の凹凸構造をさらに有することを特徴とする窒化物半導体。
  17. 上記凹凸構造は直径50ないし500nmで深さ3ないし50nmの不規則な気孔(pore)を有することを特徴とする請求項16記載の窒化物半導体。
  18. 上記凹凸構造は直径50ないし500nmで深さ5ないし20nmの不規則な気孔を有することを特徴とする請求項16に記載の窒化物半導体。
  19. 上記サファイア基板は炭化珪素(SiC)基板、酸化物基板、及び炭化物基板のうち、いずれかで代替されることを特徴とする請求項16に記載の窒化物半導体。
  20. 発光ダイオード用窒化物半導体において、
    サファイア基板と、
    上記基板の上面に順次に形成された窒化物核生成層、n型GaN層、活性層、及びp型GaN層と、
    直径50ないし500nmで深さ3ないし50nmの不規則な気孔(pore)を有し上記サファイア基板の上面に形成された凹凸構造と、
    を有することを特徴とする窒化物半導体。
  21. 上記気孔は直径50ないし500nmで深さ5ないし20nmであることを特徴とする請求項20に記載の窒化物半導体。
JP2004120118A 2003-12-20 2004-04-15 窒化物半導体の製造方法とこれを利用した窒化物半導体 Expired - Lifetime JP3934627B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094302A KR100576854B1 (ko) 2003-12-20 2003-12-20 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체

Publications (2)

Publication Number Publication Date
JP2005183905A true JP2005183905A (ja) 2005-07-07
JP3934627B2 JP3934627B2 (ja) 2007-06-20

Family

ID=33563057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004120118A Expired - Lifetime JP3934627B2 (ja) 2003-12-20 2004-04-15 窒化物半導体の製造方法とこれを利用した窒化物半導体

Country Status (3)

Country Link
US (1) US6844569B1 (ja)
JP (1) JP3934627B2 (ja)
KR (1) KR100576854B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007007774A1 (ja) * 2005-07-08 2007-01-18 Sumitomo Chemical Company, Limited 基板及び半導体発光素子
JP2007168066A (ja) * 2005-12-15 2007-07-05 Lg Electronics Inc ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
WO2009066911A2 (en) * 2007-11-21 2009-05-28 Wooree Lst Co., Ltd. Gan-based light emitting diode having omnidirectional reflector with 3-dimensional structure and method for fabricating the same
JP2009526397A (ja) * 2006-02-09 2009-07-16 ソウル オプト デバイス カンパニー リミテッド パターニングされた発光ダイオード用基板及びそれを採用する発光ダイオード
JP2012023365A (ja) * 2010-07-15 2012-02-02 Sino-American Silicon Products Inc 微細凹凸表面を有したエピタキシャル基板とその製造方法
JP2012246216A (ja) * 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用
JP5200194B2 (ja) * 2011-06-24 2013-05-15 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
US9203052B2 (en) 2009-11-18 2015-12-01 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
KR100682879B1 (ko) 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
DE102007027641B4 (de) * 2007-06-15 2015-12-03 Huga Optotech Inc. Verfahren zum Herstellen einer Licht emittierenden Diode
KR101305876B1 (ko) * 2007-08-09 2013-09-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
TWI360236B (en) * 2007-12-20 2012-03-11 Nat Univ Tsing Hua Manufacturing method of self-separation layer
KR100932615B1 (ko) * 2007-12-31 2009-12-17 주식회사 실트론 거침처리된 사파이어 기재 기판을 이용한 화합물 반도체기판 및 그 제조방법과, 이를 이용한 고휘도 발광 소자 및그 제조방법
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
US20110108800A1 (en) * 2008-06-24 2011-05-12 Pan Shaoher X Silicon based solid state lighting
KR101533296B1 (ko) * 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
KR100999363B1 (ko) 2008-08-12 2010-12-09 (주)더리즈 반도체 소자용 기판 및 이를 이용한 반도체 소자
KR101518858B1 (ko) * 2008-12-03 2015-05-13 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US8338308B2 (en) * 2008-12-19 2012-12-25 The Board Of Trustees Of The University Of Illinois Method of plasma etching Ga-based compound semiconductors
KR101055266B1 (ko) 2009-05-07 2011-08-09 (주)더리즈 반도체 소자용 기판 및 이를 이용한 반도체 소자
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
KR101077547B1 (ko) 2009-06-26 2011-10-28 한국과학기술연구원 태양전지의 표면요철 형성방법
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
KR101039122B1 (ko) * 2010-03-11 2011-06-07 주식회사 나노케이 질화물 반도체의 이종 단결정 성장용 사파이어 기판 제조방법
KR101673955B1 (ko) * 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법
CN102376835B (zh) * 2010-08-23 2015-06-10 展晶科技(深圳)有限公司 外延基板
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
CN102790152B (zh) * 2011-05-20 2015-09-09 昆山中辰矽晶有限公司 磊晶基材及其制造方法
CN102254809B (zh) * 2011-08-04 2013-01-09 上海蓝光科技有限公司 一种图形化蓝宝石衬底的干法刻蚀方法
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9653313B2 (en) * 2013-05-01 2017-05-16 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
US9330906B2 (en) * 2013-05-01 2016-05-03 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
EP2942821A1 (en) * 2012-04-02 2015-11-11 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
CN103035788A (zh) * 2012-12-11 2013-04-10 映瑞光电科技(上海)有限公司 一种纳米级图形化衬底的制造方法
US8993404B2 (en) * 2013-01-23 2015-03-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
JP6001476B2 (ja) * 2013-03-12 2016-10-05 スタンレー電気株式会社 半導体発光素子の製造方法
CN103208570A (zh) * 2013-03-14 2013-07-17 映瑞光电科技(上海)有限公司 一种倒装led芯片及其制造方法
US10460952B2 (en) * 2013-05-01 2019-10-29 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
KR101589348B1 (ko) * 2013-08-01 2016-01-27 주식회사 엘지화학 나노 패턴 구조체의 제조방법 및 이를 이용한 반사 방지 필름의 제조방법과 제조장치
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
US10199535B2 (en) 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US9412902B2 (en) 2014-02-22 2016-08-09 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
CN108609579B (zh) * 2018-04-25 2019-05-24 中原工学院 一种无需光刻技术制备图形化硅衬底的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941647A (en) * 1973-03-08 1976-03-02 Siemens Aktiengesellschaft Method of producing epitaxially semiconductor layers
US5952681A (en) * 1997-11-24 1999-09-14 Chen; Hsing Light emitting diode emitting red, green and blue light
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
GB2441705A (en) * 2005-07-08 2008-03-12 Sumitomo Chemical Co Substrate and semiconductor light emitting element
WO2007007774A1 (ja) * 2005-07-08 2007-01-18 Sumitomo Chemical Company, Limited 基板及び半導体発光素子
JP2007168066A (ja) * 2005-12-15 2007-07-05 Lg Electronics Inc ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
US8614458B2 (en) 2006-02-09 2013-12-24 Seoul Opto Device Co., Ltd. Patterned substrate for light emitting diode and light emitting diode employing the same
US8895329B2 (en) 2006-02-09 2014-11-25 Seoul Viosys Co.,. Ltd. Patterned substrate for light emitting diode and light emitting diode employing the same
JP2009526397A (ja) * 2006-02-09 2009-07-16 ソウル オプト デバイス カンパニー リミテッド パターニングされた発光ダイオード用基板及びそれを採用する発光ダイオード
WO2009066911A3 (en) * 2007-11-21 2009-08-13 Wooree Lst Co Ltd Gan-based light emitting diode having omnidirectional reflector with 3-dimensional structure and method for fabricating the same
KR100990226B1 (ko) 2007-11-21 2010-10-29 우리엘에스티 주식회사 3차원 구조의 전방향 반사경을 구비한 질화물계 발광소자및 그 제조방법
WO2009066911A2 (en) * 2007-11-21 2009-05-28 Wooree Lst Co., Ltd. Gan-based light emitting diode having omnidirectional reflector with 3-dimensional structure and method for fabricating the same
US9203052B2 (en) 2009-11-18 2015-12-01 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
JP2012023365A (ja) * 2010-07-15 2012-02-02 Sino-American Silicon Products Inc 微細凹凸表面を有したエピタキシャル基板とその製造方法
JP2012246216A (ja) * 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用
JP5200194B2 (ja) * 2011-06-24 2013-05-15 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法

Also Published As

Publication number Publication date
JP3934627B2 (ja) 2007-06-20
KR20050062280A (ko) 2005-06-23
US6844569B1 (en) 2005-01-18
KR100576854B1 (ko) 2006-05-10

Similar Documents

Publication Publication Date Title
JP3934627B2 (ja) 窒化物半導体の製造方法とこれを利用した窒化物半導体
JP4286527B2 (ja) 窒化ガリウム基板の製造方法
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
TWI464903B (zh) 外延襯底及其製備方法、外延襯底作為生長外延層的應用
JP3946427B2 (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP4471726B2 (ja) 単結晶サファイア基板の製造方法
JP4651207B2 (ja) 半導体用基板とその製造方法
US20120119220A1 (en) Nitride semiconductor structure
JPWO2003015143A1 (ja) Iii族窒化物半導体膜およびその製造方法
JP5706919B2 (ja) 半導体基板の製造方法
KR100878512B1 (ko) GaN 반도체 기판 제조 방법
KR20080102028A (ko) 실리콘 기판 상에 GaN 단결정의 성장 방법, GaN기반의 발광소자의 제조방법 및 GaN 기반의 발광소자
WO2011013363A1 (ja) 微細構造の製造方法
US9355840B2 (en) High quality devices growth on pixelated patterned templates
US20120187445A1 (en) Template, method for manufacturing the template, and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
JP2013503472A (ja) 発光素子の製造方法
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
TWI412069B (zh) 氮化物半導體基板及其製造方法
JP3962283B2 (ja) 半導体装置の製造方法
JPH11274082A (ja) Iii 族窒化物半導体およびその製造方法、およびiii 族窒化物半導体装置
JP2005183997A (ja) 発光素子用窒化物半導体テンプレートおよびその製造方法
JP3883827B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP2010171427A (ja) 低欠陥密度を有するエピタキシャル構造およびその製造方法
WO2022077254A1 (zh) 微型led结构的制作方法
JP5946333B2 (ja) Iii族窒化物半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070315

R150 Certificate of patent or registration of utility model

Ref document number: 3934627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250