JP6001476B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP6001476B2
JP6001476B2 JP2013049003A JP2013049003A JP6001476B2 JP 6001476 B2 JP6001476 B2 JP 6001476B2 JP 2013049003 A JP2013049003 A JP 2013049003A JP 2013049003 A JP2013049003 A JP 2013049003A JP 6001476 B2 JP6001476 B2 JP 6001476B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor structure
structure layer
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013049003A
Other languages
English (en)
Other versions
JP2014175583A (ja
Inventor
孝信 赤木
孝信 赤木
竜舞 斎藤
竜舞 斎藤
宮地 護
護 宮地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013049003A priority Critical patent/JP6001476B2/ja
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to BR112015021734-6A priority patent/BR112015021734B1/pt
Priority to KR1020157025042A priority patent/KR20150127096A/ko
Priority to CN201480019270.5A priority patent/CN105122476B/zh
Priority to EP14763431.5A priority patent/EP2975653B1/en
Priority to US14/774,579 priority patent/US9349908B2/en
Priority to PCT/JP2014/055651 priority patent/WO2014141972A1/ja
Publication of JP2014175583A publication Critical patent/JP2014175583A/ja
Application granted granted Critical
Publication of JP6001476B2 publication Critical patent/JP6001476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、発光ダイオード(LED)などの半導体発光素子の製造方法に関する。
発光ダイオードなどの半導体発光素子は、通常、成長用基板上に、n型半導体層、発光層、及びp型半導体層を成長し、それぞれn型半導体層及びp型半導体層に電圧を印加するn電極及びp電極を形成して作製される。
上記の構造における放熱性能の向上を図る半導体発光素子として、p型半導体層上にp電極を形成した後、接合層を介して素子を支持基板に貼り合わせ、成長用基板を除去した構造を有するいわゆる貼り合わせ構造の半導体発光素子が知られている。
また、発光層から放出された光を多く外部へ取出すことを図る技術として、特許文献1には、成長用基板の除去後に表出したn型半導体層の表面にアルカリ溶液を用いたウェットエッチングを行い、半導体の結晶構造に由来した複数の突起を形成する技術が開示されている。
特開2012-186335号公報
GaN系半導体は、ウルツ鉱型の結晶構造を有している。GaN系半導体からなる半導体層のCマイナス面(C−面)にアルカリ溶液を用いたウェットエッチングを行うと、ウルツ鉱型の結晶構造に由来する六角錐状の突起からなる凹凸構造が形成される。光取出し面であるn型半導体層の表面にこの凹凸構造を形成すると、発光層から放出された光が凹凸構造を通過する確率が高い。従って、多くの光を外部へ取出すことができる。なお、この結晶構造に由来した突起は、マイクロコーンと称される。
特許文献1に記載の技術の要点は、成長用基板を除去することによって表出したn型半導体層のC−面に、その半導体材料の結晶軸に沿って配列された複数の凹部を形成し、その後、n型半導体層にアルカリ溶液を用いたウェットエッチングを行うというものである。
n型半導体層の表面に設けられた凹部は、後工程のウェットエッチングにおいて、n型半導体層の他の表面部分よりもエッチングレートが低いエッチングの制御点として機能する。エッチングの制御点(エッチングの律速点)として凹部が機能するためには、凹部内にC−面以外の様々な結晶面が表出していること、例えば、凹部は、すり鉢状、円錐状又は半球状の形状を有していることが好ましいことが記載されている。
しかし、C−面が多く表出した形状、例えば円柱形状を有する凹部が形成されると、凹部におけるエッチングの進みにくさは、凹部以外の部分のエッチングの進みにくさと同程度となり、凹部がエッチングの制御点として機能しない。また、部分的に過度にエッチングが進むことによって、電極材料が素子内に拡散する問題や、電流のリークが生じるなどの問題が発生する。
一方、特許文献1には、凹部が反応性イオンエッチングなどのドライエッチングを用いて形成されることが記載されている。しかし、本願の発明者は、ドライエッチングを用いる場合、上記制御点としての凹部の形状及び深さを制御することが困難であることに着目した。すなわち、ドライエッチングを用いると、円柱状、多角柱状などの様々な形状の凹部が形成される。従って、均一かつ規則正しく配列され、かつ大きさの揃ったマイクロコーンを形成することが困難であった。
本発明は上記した点に鑑みてなされたものであり、規則正しく配列され、かつ大きさの揃った均一な突起を有し、高信頼性な半導体発光素子の製造方法を提供することを目的としている。
本発明による半導体発光素子の製造方法は、六方晶系の結晶構造を有する半導体構造層を含む半導体発光素子の製造方法であって、半導体構造層の表面に、半導体構造層の結晶軸に沿って等間隔に配列された複数の開口部を有するマスク層を形成する工程と、マスク層の開口部から露出した半導体構造層の表面にプラズマ処理を行う工程と、マスク層を除去する工程と、半導体構造層の表面にウェットエッチングを行うことにより、半導体構造層の表面に、複数の開口部の配列形態に従って配列され且つ半導体構造層の結晶構造に由来する複数の突起を形成する工程と、を含むことを特徴としている。
実施例の半導体発光素子の製造方法における原理を説明する図である。 (a)〜(d)は、実施例の半導体発光素子の製造方法における工程を説明する断面図である。 (a)及び(b)は、マスク層の開口部の配列を説明する図である。 (a)〜(d)は、実施例のウェットエッチング工程を説明する断面図である。 (a)〜(d)は、実施例のウェットエッチング工程におけるn型半導体層の表面を示す図である。 比較例のウェットエッチング工程におけるn型半導体層の表面を示す図である。
本発明の実施例に係る半導体発光素子の製造方法は、六方晶系の結晶構造を有するGaNのC−面すなわちN極性側の面(N極性面)にプラズマ処理を行い、その後アルカリ溶液を用いたウェットエッチングを行うことを特徴としている。まず、このプラズマ処理について簡単に説明する。
本願の発明者は、GaNのC−面に不活性ガスによるプラズマ処理を行うと、アルカリ溶液によるウェットエッチングのエッチングレートが小さくなることを見出した。このことを実証するために、プラズマ処理を行わずにウェットエッチングを行った場合のGaNの表面と、プラズマ処理を行った後にウェットエッチングを行った場合のGaNの表面と、を経時的に比較した。その比較実験の結果の電子顕微鏡観察画像(Scanning Electron Microscope:SEM像)を図1に示す。なお、この実験では、プラズマ処理にArガスのプラズマを使用した。
図1の左側部分の4つの画像はプラズマ処理を行わずにウェットエッチングを行った場合のGaNの表面を示し、図1の右側部分の4つの画像はプラズマ処理を行った後にウェットエッチングを行った場合のGaNの表面を示している。比較のため、図1の右側部分に示したGaNの表面は、その全面にプラズマ処理が施されている。図には、両方の場合におけるマイクロコーンの大きさが同程度となったとき(4段階)の画像を左右に並べた。また、図中の各時間(1min、2.5min等)は、約83℃から84℃に保ったTMAH(トリメチルアンモニア溶液)にGaNを浸漬した後の経過時間(エッチング経過時間)を示している。
図1に示すように、プラズマ処理を行わない場合、ウェットエッチング開始後約1分でマイクロコーンの形成が開始され、約5分で全ての表面にマイクロコーンが形成された。一方、プラズマ処理を行った場合、ウェットエッチング開始後約5分でマイクロコーンの形成が開始され、約10分で全ての表面にマイクロコーンが形成された。なお、図1の下部のプラズマ処理を行わない場合の7分経過後及びプラズマ処理を行った場合の20分経過後には、GaN層の下に形成した金属層が部分的に表出した。この比較からわかるように、プラズマ処理を行った後にウェットエッチングを行うと、マイクロコーンの形成を遅らせることができる。
なお、Arプラズマを照射することによってウェットエッチングが進みにくくなる理由として、GaNの表面における結晶配列が乱れること、表面の結合状態が変化してマイクロコーンが形成する際の酸化作用が進みにくくなること等が考えられる。また、この実験では、Arガスのプラズマを用いたが、他の不活性ガス、例えば、He、Ne、Kr、Xe、Rnのガスのプラズマを用いても同様の効果を得られると推測される。
以下の実施例は、この原理を半導体発光素子の製造方法に適用したものである。
図2(a)〜(d)は、本発明の実施例1に係る半導体発光素子の製造方法を説明する断面図である。なお、説明及び理解の容易さのため、半導体ウェハの隣接する2つの半導体発光素子10の部分について説明する。
図2(a)は、貼り合わせ構造を有する半導体発光素子を作製する工程を説明する断面図である。まず、結晶成長に用いられる成長用基板(図示せず)上に、AlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)の組成を有するn型半導体層(第1の半導体層)11、活性層12及びp型半導体層(第2の半導体層)13を順次成長する。n型半導体層11、活性層12及びp型半導体層13の全体を半導体構造層14と称する。半導体構造層14の成長には、有機金属気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD法)を用いた。
本実施例においては、結晶の成長面がC面であるサファイア基板上に、バッファ層(図示せず)、n−GaN層11、InGaN層/GaN層からなる活性層12、p−AlGaNクラッド層(図示せず)及びp−GaN層13を順次成長した。
次に、p型半導体層13上にp電極15を形成する。p電極15の形成には、例えばスパッタ法及び電子ビーム蒸着法を用いることができる。本実施例においては、p型半導体層13上に、パターニングを施したマスク(図示せず)を形成し、Ni層、Ag層及びNi層を電子ビーム蒸着法により順次形成した後、リフトオフ法によりマスクを除去することによってp電極15を形成した。
続いて、p電極15の全体を覆うように金属層16を形成する。金属層16は、p電極15の材料のマイグレーションを防止するキャップ層(図示せず)及び後述する支持基板との貼り合わせに用いる接合層(図示せず)を含む。金属層16の材料としては、Ti、TiW、Pt、Ni、Au、AuSn、Cuなどの金属材料を用いることができる。金属層16の形成には、例えば、スパッタ法及び電子ビーム蒸着法を用いることができる。本実施例においては、p電極15の全体を覆うように、Ti層、Pt層及びAuSn層を形成した。
次に、半導体構造層14を素子毎に分離した後、半導体構造層14の側部に保護膜17を形成する。保護膜17の形成には、スパッタ法を用いた。保護膜17の材料としては、絶縁材料、例えばSiO2又はSiNを用いることができる。本実施例においては、SiO2膜を半導体構造層14の側部に形成した。
続いて、支持基板18を別個に準備し、金属層15を介して半導体構造層14に貼り合わせる。支持基板18の材料としては、例えば、表面にAuSn又はAuなどの金属層(図示せず)が形成されたSi基板又はメッキが施されたCu合金などの既知の材料を用いることができる。半導体構造層14と支持基板18との貼りあわせには、熱圧着を用いた。本実施例においては、AuSn層が形成されたSi基板18と、半導体構造層14側に形成された金属層15を、加熱及び圧着することによって接合した。
続いて、半導体構造層14の成長に用いた成長用基板を半導体構造層14から除去する。成長用基板の除去にはレーザーリフトオフを用いた。本実施例においては、KrFエキシマレーザを用いて、サファイア基板を照射し、n−GaN層11からサファイア基板を剥離した。サファイア基板が除去されたことによってn−GaN層11のC−面すなわち、GaNのN極性面が表出する。
次に、図2(b)に示すように、まず、n型半導体層11上に、その半導体材料の結晶軸に沿って等間隔に配列された複数の開口部19Aからなるパターンを有するマスク層19を形成する。マスク層19の材料としては、例えばフォトレジストを用いることができる。本実施例においては、直径300nmの円形の開口部19Aを1.5μmのピッチで三角格子配列したパターンを有するマスク層19をn−GaN層11の表面に形成した。具体的には、まず、レジスト層をn−GaN層11の全面に塗布し、ホットプレートを用いてプリベークを行った。次に、UV光を用いてフォトレジストに上記のパターンを露光した。次いで、現像液にウェハを浸漬し、パターンの現像処理を行った。
続いて、マスク層19の開口部19Aから露出したn型半導体層11の表面に、不活性ガスによるプラズマ処理を行った。不活性ガスの材料としては、例えばArを用いることができる。プラズマ処理には、例えばスパッタ装置及びドライエッチング装置などを用いることができる。本実施例においては、Arのプラズマを、スパッタ装置の逆スパッタ機能を用いて、約5分間n−GaN層11の露出した部分に照射した。
次に、図2(c)に示すように、有機溶媒を用いてマスク層19を除去した後、アルカリ溶液を用いてn型半導体層11の表面にウェットエッチングを行った。具体的には、例えば、TMAH(テトラメチルアンモニア溶液)及びKOH(水酸化カリウム溶液)などのアルカリ溶液中に半導体ウェハを浸漬した。本実施例においては、本実施例においては、ウェハを約70℃のTMAHに浸漬した。この際、n型半導体層11の表面には、マスク層19の開口部19Aの配列形態に従って配列され、かつ結晶構造に由来する六角錐状の突起すなわちマイクロコーン20が複数個形成された。
続いて、図2(d)に示すように、n型半導体層11の表面上に、保護層21を形成した。保護層21の材料としては、絶縁材料、例えば、SiO2及びSiNを用いることができる。保護層21の形成には、スパッタ法を用いた。なお、後述するn電極22を形成する部分に保護層21を形成する必要はない。
次に、n型半導体層11の表面にn電極22を形成する。n電極22の形成には、例えばスパッタ法及び電子ビーム蒸着法を用いることができる。本実施例においては、n型半導体層11の表面上に保護層21が形成されない部分を設けた上で、n型半導体層11上に、パターニングを施したマスク(図示せず)を形成し、Ti層、Al層、Ti層、Pt層及びAu層を電子ビーム蒸着法により順次形成した後、リフトオフ法によりマスクを除去することによってn電極22を形成した。その後、素子毎に支持基板18を分割して、半導体発光素子10を得る。
図3(a)及び(b)を参照して、マスク層19における開口部19Aの配列形態について説明する。図3(a)及び図3(b)は、マスク層19の表面を模式的に示しており、図中の破線は半導体構造層14の結晶軸を示している。
本実施例においては、マスク層19の開口部19Aは、図3(a)に示すような配列形態をなすように形成した。すなわち、任意の1の開口部19Aに隣接する他の開口部19Aの各々が正六角形の各頂点に配置され且つ上記正六角形を構成する互いに対向する2辺が半導体構造層14の結晶軸の[11−20]方向と平行となるように開口部19Aを等間隔に配列する。換言すれば、複数の開口部19Aが半導体構造層14の結晶軸の[11−20]方向に等間隔に整列し且つ[2−1−10]方向にも等間隔に整列するように開口部19Aを配列する。半導体構造層14の結晶軸の方向は、例えば、成長用基板に通常形成されている結晶方位を示すオリエンテーションフラット(OF)と称される切り欠き部に基づいて把握することができる。
なお、マスク層19の開口部19Aは、図3(b)に示すような配列形態をなすように形成してもよい。すなわち、任意の1の開口部19Aに隣接する他の開口部19Aの各々が正六角形の各頂点に配置され且つ上記正六角形を構成する互いに対向する2辺が半導体膜20の結晶軸の[1−100]方向と平行となるように開口部19Aを等間隔に配列する。換言すれば、複数の開口部19Aが半導体膜20の結晶軸の[1−100]方向に等間隔に整列し且つ[10−10]方向にも等間隔に整列するように開口部19Aを配列する。かかる配列形態は、図3(a)の開口部19Aの配列を90°回転させた場合に相当する。
なお、図3(a)に示す配列形態及び図3(b)に示す配列形態におけるマイクロコーンの形成過程は、特許文献1(それぞれ特許文献1の図6及び図4)に記載されている通りである。両配列形態におけるマイクロコーン形成時の相違点は、マイクロコーンの形成が完了する部分及びタイミングである。
図3(a)に示す配列形態(本実施例)の場合、隣接するマイクロコーンの底部における正六角形の辺同士が接触する際にマイクロコーンの形成が完了する。従って、この場合におけるマイクロコーンの最深部は、その底部に設けられた正六角形の面の辺部分である。一方、図3(b)に示す配列形態の場合、隣接するマイクロコーンの底部における正六角形の頂点同士が接触する際にマイクロコーンの形成が完了する。従って、この場合におけるマイクロコーンの最深部は、その底部に設けられた正六角形の面の頂点部分である。
従って、図3(a)に示す配列形態の方がマイクロコーンの形成完了までの時間が短く、かつマイクロコーンの底部の制御が容易であり、光取出し効率の向上、信頼性の観点から好ましい配列形態であるといえる。一方、図3(b)に示す配列形態の場合、マイクロコーンの底部の制御が困難である。すなわち、各マイクロコーンの形成完了時間にバラつきが発生する可能性がある。例えば、底部の正六角形の頂点部分にエッチングが進まない部分又は過度にエッチングが進む部分が形成される可能性がある。エッチングが進まない部分は平坦部として残り、光取出し効率の向上に寄与しない。また、過度にエッチングが進むと、上記した電極材料の露出など、信頼性を低下させる原因となる。
図4(a)〜(d)を用いて、図2(c)のウェットエッチング工程において突起20が形成される過程を具体的に説明する。図4(a)は、プラズマ処理工程後、マスク19を除去したn型半導体層11の表面の断面を拡大した図である。プラズマ処理後、プラズマが照射された部分(プラズマ照射部)20Aは、他の表面部分に比べて窪んでいる。このときの窪みは、ほぼ柱状の形状を有している。すなわち、当該窪みの底部は、C−面である他の表面部分に平行な平坦面となっている。また、この窪みはごく浅く、例えば50nm未満、好ましくは30〜40nmの深さを有している。この状態のn型半導体層11の表面を、素子の上面、すなわち、n型半導体層11に垂直な面から見たときのSEM像を図5(a)に示す。
ウェットエッチングを開始すると、図4(b)に示すように、プラズマ照射部20A以外の表面に小さなマイクロコーンが形成されていく。この時点では、プラズマ照射部20Aにはエッチングが進まない。この状態のn型半導体層11の表面を素子の上面から見たときのSEM像を図5(b)に示す。
さらにエッチングを進めると、図4(c)に示すように、プラズマ照射部20Aを核として、マイクロコーンの大きさが整合されていく。この時点でもプラズマ照射部20Aにおいてはエッチングがほとんど進まない。しかし、エッチングが進むにつれて、プラズマ照射部20Aの下側部から、プラズマ照射部20Aの下に潜り込むように、エッチング(サイドエッチ又はアンダーカットとも称する)が進む。この状態のn型半導体層11の表面を素子の上面から見たときのSEM像を図5(c)に示す。
さらにエッチングを進めると、図4(d)に示すように、プラズマ照射部20Aの上面からもエッチングが進む。サイドエッチが進むことも含め、最終的にはプラズマ照射部20Aが完全に除去される。このようにして、プラズマ照射部20Aすなわちマスク層19の開口部19Aを頂部とする六角錐状の突起20が形成される。突起20は、均一な形状を有し、n型半導体層11の表面に最密充填配列をなして形成される。この状態のn型半導体層11の表面を素子の上面から見たときのSEM像を図5(d)に示す。なお、最密充填配列とは、図5(d)に示すように、平面上に正六角形の底面を有する複数のマイクロコーンが隙間なく並んだ配列のことをいい、いわゆるハニカム状の配列のことをいう。
図6は、本実施例の比較例における半導体発光素子の製造方法によって形成されたn−GaN層の表面におけるウェットエッチング時の時系列変化を示すSEM像である。本比較例の製造方法に従って作製された半導体発光素子は、n−GaN層の表面の半分にプラズマ処理を行わなかった部分(比較部)25を有し、その他のn−GaN層の表面部分には本実施例と同様のプラズマ処理を行った部分(プラズマ処理部)26を有している。本比較例は、開口部を有しない部分(比較部25に対応する)と有する部分(プラズマ処理部26に対応する)とを有するマスク層を用いたことを除いては、本実施例と同様の工程を経て半導体発光素子を作製した。
図6の各画像における左側の部分は、プラズマ処理を行っていない比較部25である。一方、図6の各画像における右側の部分は、プラズマ処理を行ったプラズマ処理部26である。図6の各画像はn−GaN層の表面のSEM像であり、各画像の時間(3min、4min等)は、ウェットエッチングを行う工程においてウェハをTMAHに浸漬した後の経過時間(エッチング経過時間)を示している。
図6に示されているように、比較部25(左側)においては、エッチングが継続して進み、マイクロコーンが継続して大きくなっていることがわかる。一方、プラズマ処理部26(右側)においては、一旦マイクロコーンの形成が終了すると(およそエッチングから3分経過後)、それ以降、エッチングが進むことはない。これは、ほぼ全ての突起の形成がほぼ同時に完了し、エッチングの進みやすい結晶面すなわちn−GaNのC−面がほぼ同時に無くなることに起因する。従って、過度にエッチングが進むことがなく、また光取出し効率の向上に寄与しない突起を形成することがない。
なお、本実施例においては、マスク層の材料にレジストを用いる場合について説明したが、マスク層の材料はレジストに限定されるものではない。例えば、SiO2やSiNなどの絶縁材料、又はAg、Ptなどの金属材料を用いてマスク層を形成してもよい。
また、円形の開口部からなるパターンを有するマスク層を形成する場合について説明したが、開口部の形状は円形でなくてもよい。例えば、開口部は多角形状又は楕円形状を有していても良い。
また、開口部の直径が300nmである場合について説明したが、開口部の直径は300nmに限定されるものではない。開口部は、マイクロコーンの形状及び大きさの制御性を考慮すると、50〜1000nmの直径を有していることが好ましい。例えば、開口部の直径が50nmよりも小さい場合、ウェットエッチング開始後、早い段階でプラズマ照射部すなわち開口部にプラズマ照射された部分が除去され、マイクロコーンの形状及び大きさを制御できなくなる。
また、開口部間のピッチが1.5μmである場合について説明したが、開口部間のピッチは1.5μmに限定されるものではない。開口部間は、光取出し効率を向上させるマイクロコーンを形成することを考慮すると、1〜5.5μmのピッチで形成されることが好ましい。例えば、活性層から放出される光の波長に応じて、光取出し効率を向上させる最適なピッチを決定することができる。
また、プラズマ処理における各条件(プラズマガス、処理時間など)は、プラズマ処理に用いる装置、処理を行う表面の組成や状態、形成する突起のサイズなどに応じて適宜調節することができる。
上記したように、本実施例に係る半導体発光素子の製造方法は、六方晶系の半導体構造層の表面に、半導体構造層の結晶軸に沿って等間隔に配列された複数の開口部を有するマスク層を形成する工程と、マスク層の開口部から露出した半導体構造層の表面にプラズマ処理を行う工程と、半導体構造層の表面にウェットエッチングを行うことにより、半導体構造層の表面に複数の突起を形成する工程と、を含む。
従って、規則正しく配列され、かつ大きさの揃った突起を均一に形成することができる。また、過度にエッチングが進むことやリーク電流の発生などによる信頼性の低下を防止することができる。従って、高発光効率かつ高信頼性な半導体発光素子を提供することができる。
10 半導体発光素子
14 半導体構造層
19 マスク層
20 突起

Claims (5)

  1. 六方晶系の結晶構造を有する半導体構造層を含む半導体発光素子の製造方法であって、
    前記半導体構造層の表面に、前記半導体構造層の結晶軸に沿って等間隔に配列された複数の開口部を有するマスク層を形成する工程と、
    前記マスク層の前記開口部から露出した前記半導体構造層の表面にプラズマ処理を行う工程と、
    前記マスク層を除去する工程と、
    前記半導体構造層の表面にウェットエッチングを行うことにより、前記半導体構造層の表面に、前記複数の開口部の配列形態に従って配列され且つ前記半導体構造層の結晶構造に由来する複数の突起を形成する工程と、を含むことを特徴とする製造方法。
  2. 前記半導体構造層の表面はC−面であり、
    前記複数の開口部の各々は、任意の1の開口部に隣接する他の開口部の各々が正六角形の各頂点に配置され且つ前記正六角形を構成する互いに対向する2辺が前記半導体構造層の結晶軸の[1−100]方向または[11−20]方向と平行となるように配置されていることを特徴とする請求項1に記載の製造方法。
  3. 前記複数の突起の各々は六角錐形状を有し且つ最密充填配列をなして形成されていることを特徴とする請求項1又は2に記載の製造方法。
  4. 前記プラズマ処理に用いるガスは不活性ガスであることを特徴とする請求項1乃至3のいずれか1つに記載の製造方法。
  5. 前記ウェットエッチングは、アルカリ溶液を用いたウェットエッチングであることを特徴とする請求項1乃至4のいずれか1つに記載の製造方法。
JP2013049003A 2013-03-12 2013-03-12 半導体発光素子の製造方法 Active JP6001476B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013049003A JP6001476B2 (ja) 2013-03-12 2013-03-12 半導体発光素子の製造方法
KR1020157025042A KR20150127096A (ko) 2013-03-12 2014-03-05 반도체 발광소자 제조방법
CN201480019270.5A CN105122476B (zh) 2013-03-12 2014-03-05 用于制造半导体发光元件的方法
EP14763431.5A EP2975653B1 (en) 2013-03-12 2014-03-05 Method for manufacturing semiconductor light-emitting element
BR112015021734-6A BR112015021734B1 (pt) 2013-03-12 2014-03-05 Método para fabricação de elemento emissor de luz semicondutor
US14/774,579 US9349908B2 (en) 2013-03-12 2014-03-05 Method for manufacturing semiconductor light-emitting element
PCT/JP2014/055651 WO2014141972A1 (ja) 2013-03-12 2014-03-05 半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013049003A JP6001476B2 (ja) 2013-03-12 2013-03-12 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014175583A JP2014175583A (ja) 2014-09-22
JP6001476B2 true JP6001476B2 (ja) 2016-10-05

Family

ID=51536638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013049003A Active JP6001476B2 (ja) 2013-03-12 2013-03-12 半導体発光素子の製造方法

Country Status (7)

Country Link
US (1) US9349908B2 (ja)
EP (1) EP2975653B1 (ja)
JP (1) JP6001476B2 (ja)
KR (1) KR20150127096A (ja)
CN (1) CN105122476B (ja)
BR (1) BR112015021734B1 (ja)
WO (1) WO2014141972A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276170B2 (en) * 2012-10-23 2016-03-01 Toyoda Gosei Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
CN111525010B (zh) * 2020-04-30 2022-05-17 南京大学 高发光效率的深紫外发光二极管芯片及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576854B1 (ko) * 2003-12-20 2006-05-10 삼성전기주식회사 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
KR100769727B1 (ko) * 2006-08-17 2007-10-23 삼성전기주식회사 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
US8080480B2 (en) * 2007-09-28 2011-12-20 Samsung Led Co., Ltd. Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
JP5343225B2 (ja) * 2008-12-16 2013-11-13 スタンレー電気株式会社 Ii−vi族またはiii−v族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
JP2011129718A (ja) * 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
JP5679869B2 (ja) * 2011-03-07 2015-03-04 スタンレー電気株式会社 光半導体素子の製造方法
JP5862354B2 (ja) * 2011-04-15 2016-02-16 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
WO2012160604A1 (ja) * 2011-05-25 2012-11-29 Dowaエレクトロニクス株式会社 発光素子チップ及びその製造方法

Also Published As

Publication number Publication date
CN105122476A (zh) 2015-12-02
JP2014175583A (ja) 2014-09-22
EP2975653A1 (en) 2016-01-20
CN105122476B (zh) 2018-01-23
EP2975653A4 (en) 2016-08-24
US9349908B2 (en) 2016-05-24
EP2975653B1 (en) 2020-04-08
US20160027956A1 (en) 2016-01-28
KR20150127096A (ko) 2015-11-16
BR112015021734A2 (pt) 2017-07-18
BR112015021734B1 (pt) 2021-04-27
WO2014141972A1 (ja) 2014-09-18

Similar Documents

Publication Publication Date Title
US8685774B2 (en) Method for fabricating three-dimensional gallium nitride structures with planar surfaces
JP5679869B2 (ja) 光半導体素子の製造方法
US20160079474A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2010147166A (ja) 半導体素子の製造方法
JP2006196693A (ja) 半導体素子の形成方法および半導体素子のマウント方法
JP2010147164A (ja) 半導体素子の製造方法
KR101344646B1 (ko) 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법
JP6072541B2 (ja) 窒化物半導体素子の製造方法
JP4427993B2 (ja) 半導体発光素子の製造方法
JP5292456B2 (ja) Iii族窒化物半導体素子およびその製造方法
GB2547123A (en) LED vertical chip structure with special coarsening morphology and preparation method therefor
TWI459592B (zh) 奈米級側向成長磊晶之薄膜發光二極體及其製作方法
JP6001476B2 (ja) 半導体発光素子の製造方法
JP2014517543A (ja) 半導体発光素子及びその製造方法
KR100714626B1 (ko) 질화물 반도체 발광소자 및 제조방법
TWI495148B (zh) A light-emitting element manufacturing method and a light-emitting element
JP6231810B2 (ja) 半導体発光素子及びその製造方法
KR20100078778A (ko) 에어갭을 구비하는 발광소자 및 그 제조방법
JP5514341B2 (ja) Iii族窒化物半導体素子の製造方法
KR20100021243A (ko) 발광 소자 및 이의 제조 방법
KR20100056739A (ko) 발광소자 및 이의 제조 방법
JP2005191252A (ja) 半導体装置およびその製造方法
JP2014120523A (ja) 半導体の表面に突起又は凹部を形成する方法及び半導体発光素子の製造方法
KR20090051626A (ko) 반도체 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160901

R150 Certificate of patent or registration of utility model

Ref document number: 6001476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250