CN105122476B - 用于制造半导体发光元件的方法 - Google Patents

用于制造半导体发光元件的方法 Download PDF

Info

Publication number
CN105122476B
CN105122476B CN201480019270.5A CN201480019270A CN105122476B CN 105122476 B CN105122476 B CN 105122476B CN 201480019270 A CN201480019270 A CN 201480019270A CN 105122476 B CN105122476 B CN 105122476B
Authority
CN
China
Prior art keywords
layer
semiconductor structure
opening
structure layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480019270.5A
Other languages
English (en)
Other versions
CN105122476A (zh
Inventor
赤木孝信
斋藤龙舞
宫地护
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN105122476A publication Critical patent/CN105122476A/zh
Application granted granted Critical
Publication of CN105122476B publication Critical patent/CN105122476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了一种具有规则地排列并且具有一致大小的突出部的高可靠性的半导体发光元件、以及一种用于制造所述元件的方法。用于制造半导体发光元件的该方法包括:用于在半导体结构层的表面上形成具有沿着所述半导体结构层的晶轴等间隔地排列的多个开口的掩模层的步骤;用于对通过掩模层的开口暴露的半导体结构层的表面执行等离子体处理的步骤;用于去除掩模层的步骤;以及用于通过对半导体结构层的表面进行湿蚀刻来在半导体结构层的表面上形成突出部的步骤。

Description

用于制造半导体发光元件的方法
技术领域
本发明涉及一种制造诸如发光二极管(LED)这样的半导体发光元件的方法。
背景技术
诸如发光二极管这样的半导体发光元件通常通过以下步骤来制造:在用于生长的基板上生长n型半导体层、发光层和p型半导体层,并且形成用于分别向n型半导体层和p型半导体层施加电压的n电极和p电极。
作为具有上述结构以增强散热性能的半导体发光元件,已经知道具有以下结构(即,接合结构)的半导体发光元件:p电极形成在p型半导体层上,元件通过接合层(jointlayer)接合到支承基板,并且去除用于生长的基板。
作为提取从发光层向外部发出的大量的光的技术,专利文献1公开了以下技术:利用碱性溶液对去除用于生长的基板之后暴露的n型半导体层的表面进行湿蚀刻,以形成从半导体的晶体结构得到的多个突出部(protrusion)。
在先技术文献
专利文献
专利文献1:日本特开2012-186335号公报
发明内容
本发明要解决的问题
基于GaN的半导体具有纤维锌矿(Wurtzite)晶体结构。当利用碱性溶液对由基于GaN的半导体形成的半导体层的C负面(C-面)进行湿蚀刻时,形成包括从纤维锌矿晶体结构得到的六棱锥(hexagonal pyramid)突出部的不平坦结构。当该不平坦结构形成在作为光提取表面的n型半导体层的表面上时,从发光层发出的光通过该不平坦结构的可能性高。因此,能够在外部提取大量的光。注意到,从晶体结构得到的突出部被称为微锥体(micro-cone)。
专利文献1中描述的技术具有以下要点:在去除用于生长的基板之后暴露的n型半导体层的C-面上形成沿着半导体材料的晶轴(crystal axis)排列的多个凹进部,然后利用碱性溶液对n型半导体层进行湿蚀刻。
在n型半导体层的表面上形成的凹进部在作为后处理的湿蚀刻中用作蚀刻控制点,在这些蚀刻控制点中,蚀刻速率比n型半导体层的其它表面部分的蚀刻速率低。为了使得凹进部能够用作蚀刻控制点(蚀刻速率确定点),专利文献1描述了除C-面以外的各种晶体平面优选地出现在凹进部中,例如,凹进部具有锥体形状、圆锥体形状或半球状形状。
然而,当形成具有出现很多C-面的形状(例如,柱状形状)的凹进部时,对在所述凹进部中的蚀刻处理的抵抗程度与对在除所述凹进部以外的部分中的蚀刻处理的抵抗程度基本上相同。因此,所述凹进部不用作蚀刻控制点。当蚀刻部分地并且过度地进行时,存在电极材料扩散到元件中并且发生电流泄漏的问题。
另一方面,专利文献1描述了通过诸如反应离子蚀刻这样的干蚀刻来形成凹进部。本申请的发明人已关注以下情况:当使用干蚀刻时,难以控制作为控制点的凹进部的形状和深度。具体地,当使用干蚀刻时,形成具有诸如柱状形状和多角柱状形状这样的各种形状的凹进部。因此,难以形成一致且规则地排列并且具有相同大小的微锥体。
考虑到上述情况,已经做出本发明,并且本发明的目的在于提供一种制造具有规则地排列并且具有相同大小的一致的突出部的高度可靠的半导体发光元件的方法。
解决问题的手段
根据本发明的制造半导体发光元件的方法是制造包括六方晶体结构(hexagonalcrystal structure)的半导体结构层的半导体发光元件的方法,该方法包括以下步骤:在所述半导体结构层的表面上形成具有沿着所述半导体结构层的晶轴等间隔地排列的多个开口的掩模层;对从所述掩模层中的所述开口暴露的所述半导体结构层的所述表面执行等离子体处理;去除所述掩模层;以及对所述半导体结构层的所述表面进行湿蚀刻,以在所述半导体结构层的所述表面上形成多个突出部,所述多个突出部根据所述多个开口的排列形式而排列,并且从所述半导体结构层的晶体结构得到。
附图说明
图1是例示了实施方式的制造半导体发光元件的方法的原理的图。
图2的(a)至(d)是例示了实施方式的制造半导体发光元件的方法中的步骤的横截面图。
图3的(a)和(b)是例示了掩模层的开口的排列的图。
图4的(a)至(d)是例示了实施方式的湿蚀刻步骤的横截面图。
图5的(a)至(d)是示出了实施方式的湿蚀刻步骤中的n型半导体层的表面的图。
图6是示出了针对比较示例的湿蚀刻步骤中的n型半导体层的表面的图。
具体实施方式
根据本发明的制造半导体发光元件的方法的特征在于:对六方晶体结构的GaN的C-面(即,N极性侧部上的表面(N极性面))执行等离子体处理,然后利用碱性溶液进行湿蚀刻。首先,将简要地描述该等离子体处理。
本申请的发明人已发现,通过利用惰性气体对GaN的C-面进行等离子体处理来减小利用碱性溶液进行湿蚀刻的蚀刻速率。为了证明这个发现,在一段时间后,将在没有等离子体处理的湿蚀刻之后的GaN的表面与在等离子体处理后接着的湿蚀刻之后的GaN的表面彼此进行比较。图1中示出了用于比较的实验的结果的电子显微镜观察图像(SEM(扫描电子显微镜)图像)。在这些实验中,Ar气体的等离子体被用于等离子体处理。
图1的左侧的四个图像示出了在没有等离子体处理的湿蚀刻之后的GaN的表面。图1的右侧的四个图像示出了在等离子体处理后接着的湿蚀刻之后的GaN的表面。为了比较,图1的右侧示出的GaN的整个表面遭受了等离子体处理。在附图中,这两个表面的微锥体的大小大致相同的图像(在四个阶段)并排地排列。附图中的各个时间(1分钟、2.5分钟等)示出了使GaN浸入到保持在约83℃至84℃的三甲基氨溶液(TMAH)中之后的经过时间(蚀刻经过时间)。
如图1所示,当没有执行等离子体处理时,在湿蚀刻开始之后大约1分钟开始形成微锥体,并且在大约5分钟时,微锥体形成在整个表面上。另一方面,当执行等离子体处理时,在湿蚀刻开始之后大约5分钟开始形成微锥体,并且在大约10分钟时,微锥体形成在整个表面上。在图1的下部中,在没有执行等离子体处理的情况下和在执行等离子体处理的情况下,形成在GaN层下面的金属层分别在约7分钟之后和约20分钟之后部分地出现。如能够从这个比较看到的,在等离子体处理之后进行湿蚀刻能够推迟微锥体的形成。
通过利用Ar等离子体辐射难以使湿蚀刻进行的原因被认为是:GaN表面中的晶体的排列被扰乱,并且表面中的结合状态(binding state)改变以抑制氧化作用在微锥体形成期间的进展。在这个实验中,使用了Ar气体的等离子体。然而,即使使用诸如He、Ne、Kr、Xe和Rn气体这样的另一种惰性气体的等离子体,也应当能获得相同的效果。
在下面的实施方式中,上述原理被应用于制造半导体发光元件的方法。
第一实施方式
图2的(a)至(d)是例示了根据本发明的第一实施方式的制造半导体发光元件的方法的横截面图。为了容易描述和理解,将描述彼此相邻的两个半导体发光元件10的半导体晶圆的部分。
图2的(a)是例示了制造具有接合结构的半导体发光元件的步骤的横截面图。在晶体生长中使用的用于生长的基板(未示出)上,顺序地生长具有AlxInyGazN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)的组合物的n型半导体层(第一半导体层)11、有源层12、p型半导体层(第二半导体层)13。n型半导体层11、有源层12和p型半导体层13被共同地称为半导体结构层14。为了生长半导体结构层14,使用金属有机化学气相沉积(MOCVD)方法。
在该实施方式中,在晶体生长面是C面的蓝宝石基板上顺序地生长缓冲层(未示出)、n-GaN层11、InGaN层/GaN层的有源层12、p-AlGaN覆盖层(未示出)以及p-GaN层13。
接下来,在p型半导体层13上形成p电极15。为了形成p电极15,例如,可以使用溅射方法和电子束蒸发方法。在该实施方式中,在p型半导体层13上形成构图掩模(patternedmask)(未示出),通过电子束蒸发方法顺序地形成Ni层、Ag层和Ni层,并且通过剥离方法来去除掩模,以形成p电极15。
接着,形成金属层16,以覆盖整个p电极15。金属层16包括防止p电极15的材料迁移的盖层(未示出)以及用于接合到下面描述的支承基板的接合层。作为用于金属层16的材料,可以使用诸如Ti、TiW、Pt、Ni、Au、AuSn和Cu这样的金属材料。为了形成金属层16,例如,可以使用溅射方法和电子束蒸发方法。在该实施方式中,形成Ti层、Pt层和AuSn层,以覆盖整个p电极15。
接下来,针对每个元件使半导体结构层14分离,并且在半导体结构层14的侧部上形成保护膜17。为了形成保护膜17,使用溅射方法。作为用于保护膜17的材料,可以使用诸如SiO2和SiN这样的绝缘材料。在该实施方式中,在半导体结构层14的侧部上形成SiO2膜。
接着,单独地准备支承基板18,并且通过金属层15使支承基板18接合到半导体结构层14。作为用于支承基板18的材料,例如,可以使用具有在表面上形成的AuSn或Au的金属层(未示出)的Si基板或者诸如镀制的Cu合金这样的已知材料。为了半导体结构层14和支承基板18之间的接合,使用热压接合。在该实施方式中,通过加热和压缩接合来使具有形成的AuSn层的Si基板18和形成在半导体结构层14的一侧的金属层15接合。
接着,从半导体结构层14去除为了生长半导体结构层14而使用的用于生长的基板。为了去除用于生长的基板,使用激光剥离。在该实施方式中,使用KrF准分子激光(excimer laser)辐射蓝宝石基板,以使蓝宝石基板与n-GaN层11分离。因此,蓝宝石基板被去除,以使n-GaN层11的C-面(即,GaN的N极性面)暴露。
接下来,如图2的(b)所示,然后在n型半导体层11上形成掩模层19,该掩模层19具有包括沿着半导体材料的晶轴等间隔排列的多个开口19A的图案。作为用于掩模层19的材料,例如,可以使用光刻胶。在该实施方式中,在n-GaN层11的表面上形成掩模层19,该掩模层19具有直径为300nm的圆形开口19A按照三角形网格形状以1.5μm的节距(pitch)排列的图案。具体地,将抗蚀剂层涂覆在n-GaN层11的整个表面,并且在热板上进行预先烘烤。接下来,通过图案使光刻胶暴露于UV光。然后,将晶圆浸入到显影剂中,以执行对图案的显影。
接着,通过惰性气体来对从掩模层19中的开口19A暴露的n型半导体层11的表面进行等离子体处理。作为用于惰性气体的材料,例如,可以使用Ar。对于等离子体处理,例如,可以使用溅射设备、干蚀刻设备等。在该实施方式中,使用溅射设备的反向溅射功能,利用Ar的等离子体来辐射n-GaN层11的暴露部分达约5分钟。
如图2的(c)所示,使用有机溶剂来去除掩模层19,并且利用碱性溶液来对n型半导体层11的表面进行湿蚀刻。具体地,将半导体晶圆浸入到诸如四甲基氨溶液(TMAH)和氢氧化钾溶液(KOH)这样的碱性溶液中。在该实施方式中,将晶圆浸入到约70℃的TMAH中。此时,在n型半导体层11的表面上形成多个六棱锥状突出部(即,微锥体20),所述多个六棱锥状突出部根据掩模层19中的开口19A的排列形式而排列,并且从晶体结构得到。
如图2的(d)所示,然后在n型半导体层11的表面上形成保护层21。作为用于保护层21的材料,可以使用诸如SiO2和SiN这样的绝缘材料。为了形成保护层21,使用溅射方法。不需要在要形成下面描述的n电极22的部分中形成保护层21。
接下来,在n型半导体层11的表面上形成n电极22。为了形成n电极22,例如,可以使用溅射方法和电子束蒸发方法。在该实施方式中,在n型半导体层11的表面上形成未形成有保护层21的部分,在n型半导体层11上形成构图掩模(未示出),通过电子束蒸发方法顺序地形成Ti层、Al层、Ti层、Pt层和Au层,并且通过剥离方法来去除掩模,以形成n电极22。之后,针对每个元件对支承基板18进行划分,以获得半导体发光元件10。
将参照图3的(a)和(b)来描述掩模层19中的开口19A的排列形式。图3的(a)和(b)示意性地示出了掩模层19的表面,并且在附图中,虚线示出了半导体结构层14的晶轴。
在该实施方式中,掩模层19的开口19A按照图3的(a)中示出的排列形式形成。具体地,开口19A等间隔地排列,使得与开口19A中的任一个相邻的开口19A均设置在正六边形的顶点处,并且正六边形的两个相对的边与半导体结构层14的晶轴的[11-20]方向平行。换句话说,多个开口19A在半导体结构层14的晶轴的[11-20]方向上等间隔地排列,并且在[2-1-10]方向上等间隔地排列。半导体结构层14的晶轴的方向可以例如基于通常形成在用于生长的基板中并且示出晶体取向的被称作定向平面(OF)的切割部分来获知。
掩模层19的开口19A可以按照图3的(b)中示出的排列形式来形成。具体地,开口19A等间隔地排列,使得与开口19A中的任一个相邻的开口19A均设置在正六边形的顶点处,并且正六边形的两个相对的边与半导体膜20的晶轴的[1-100]方向平行。换句话说,开口19A在半导体膜20的晶轴的[1-100]方向上等间隔地排列,并且在[10-10]方向上等间隔地排列。该排列形式对应于通过将图3的(a)的开口19A的排列旋转90°而获得的排列形式。
微锥体按照图3的(a)中示出的排列形式以及图3的(b)中示出的排列形式形成的进展正如在专利文献1中描述的(分别在专利文献1中的图6和图4)。在微锥体的形成完成的部分和时机方面,在按照这两种排列形式形成微锥体期间存在差异。
在图3的(a)中示出的排列形式(该实施方式)中,当在相邻的微锥体的底部处的正六边形的边彼此接触时,微锥体的形成完成。因此,在这种情况下的微锥体的最深部是在微锥体的底部处的正六边形的平面的边。相反,在图3的(b)中示出的排列形式中,当在相邻的微锥体的底部处的正六边形的顶点彼此接触时,微锥体的形成完成。因此,在这种情况下微锥体的最深部是在微锥体的底部处的正六边形的面的顶点部分。
因此,直到微锥体按照图3的(a)中示出的排列形式的形成完成为止所需要的时间更短,并且容易地控制微锥体的底部。这种排列形式在提高光提取效率和可靠性方面是优选的。相反,在图3的(b)中示出的排列形式中,难以控制微锥体的底部。因此,直到每个微锥体的形成完成为止所需要的时间可以是有偏差的(dispersed)。例如,可以在底部处的正六边形的顶点部分处形成没有进行蚀刻的部分或者过度地进行蚀刻的部分。没有进行蚀刻的部分存在作为平坦部分,并且该平坦部分对提高光提取效率没有贡献。当过度地进行蚀刻时,可能发生电极材料的暴露等而降低可靠性。
参照图4的(a)至(d),将具体地描述图2的(c)的湿蚀刻步骤的突出部20的形成的进展。图4的(a)是示出了在等离子体处理步骤之后去除掩模19的n型半导体层11的表面的横截面的放大图。与等离子体处理之后的其它表面部分相比,利用等离子体辐射的部分(即,等离子体辐射部分)20A凹进。这些凹进部分具有基本上柱状的形状。具体地,凹进部分的底部是与作为C-面的其它表面部分平行的平坦平面。这些凹进部分非常浅,例如,具有小于50nm的深度,并且优选地为30至40nm。图5的(a)示出了在这种状态下从元件的顶表面(即,与n型半导体层11垂直的平面)观看的n型半导体层11的表面的SEM图像。
如图4的(b)所示,当开始湿蚀刻时,在除等离子体辐射部分20A以外的表面上形成小的微锥体。此时,不进行对等离子体辐射部分20A的蚀刻。图5的(b)示出了在这种状态下从元件的顶表面观看的n型半导体层11的表面的SEM图像。
如图4的(c)所示,当进一步地进行蚀刻时,等离子体辐射部分20A用作核心,微锥体的大小变得一致。此时,几乎不进行对等离子体辐射部分20A的蚀刻。然而,当继续进行蚀刻时,从等离子体辐射部分20A的下侧部分(被称为侧蚀刻或者底切(undercut))开始进行对在等离子体辐射部分20A之下的部分的蚀刻。图5的(c)示出了在这种状态下从元件的顶表面观看的n型半导体层11的表面的SEM图像。
如图4的(d)所示,当进一步地促进蚀刻时,从等离子体辐射部分20A的顶表面开始进一步地进行蚀刻。此外,进行侧蚀刻。最终完全地去除等离子体辐射部分20A。因此,形成等离子体辐射部分20A,即,掩模层19中的开口19A作为顶部的六棱锥状突出部20。突出部20被形成以在n型半导体层11的表面上具有最密堆积布置的一致的形状。图5的(d)示出了在这种状态下从元件的顶表面观看的n型半导体层11的表面的SEM图像。最密堆积布置是指具有正六边形底部的多个微锥体如图5的(d)中所示在平面上无间隙地排列的排列、或者所谓蜂巢形状的排列。
图6示出了示出在通过实施方式的比较示例中的制造半导体发光元件的方法而形成的n-GaN层的表面的湿蚀刻期间随着时间变化的SEM图像。根据比较示例的方法制造的半导体发光元件具有n-GaN层的表面的一半没有遭受等离子体处理的部分(比较部分)25以及n-GaN层的表面的剩余部分按照与本实施方式中相同的方式遭受了等离子体处理的部分(等离子体处理部分)26。在比较示例中,通过与本实施方式中相同的步骤来制造半导体发光元件,不同之处在于,使用了具有没有具有开口的部分(对应于比较部分25)以及具有开口的部分(对应于等离子体处理部分26)的掩模层。
图6的各个图像的左侧是没有遭受等离子体处理的比较部分25。相反,图6的各个图像的右侧是遭受了等离子体处理的等离子体处理部分26。图6的各个图像是n-GaN层的表面的SEM图像。在各个图像中的各个时间(3分钟、4分钟等)示出了在执行湿蚀刻的步骤时将晶圆浸入到TMAH之后的经过时间(蚀刻经过时间)。
如图6所示,在比较部分25(左侧)中,不断地进行蚀刻,并且微锥体大小不断地增加。相反,在等离子体处理部分26(右侧)中,一旦微锥体的形成完成(在蚀刻之后经过约3分钟),就不再继续蚀刻。这是因为基本上所有突出部的形成基本上同时完成,并且易于蚀刻的晶体面(即,n-GaN的C-面)基本上同时消失。因此,不会过度地进行蚀刻,并且不会形成对提高光提取效率没有贡献的突出部。
在本实施方式中,描述了抗蚀剂被用作掩模层的材料的情况。然而,掩模层的材料不限于抗蚀剂。例如,掩模层可以由诸如SiO2和SiN这样的绝缘材料或者诸如Ag和Pt这样的金属材料形成。
另外,描述了形成具有圆形开口的图案的掩模层的情况。然而,开口的形状可以不是圆形。例如,开口可以具有多边形形状或者椭圆形形状。
描述了开口的直径为300nm的情况。然而,开口的直径不限于300nm。考虑到微锥体的形状和大小的控制特性,优选的是,开口具有50至1000nm的直径。在开口的直径小于50nm的情况下,在湿蚀刻开始之后的更早的阶段去除等离子体辐射部分(即,开口被等离子体辐射的部分),并且不能控制微锥体的形状和大小。
描述了开口之间的节距为1.5μm的情况。然而,开口之间的节距不限于1.5μm。考虑到提高光提取效率的微锥体的形成,优选的是,开口之间的节距为1至5.5μm。例如,可以根据从有源层发出的光的波长来确定最适合于提高光提取效率的节距。
能够根据在等离子体处理中使用的装置、要处理的表面的组成和状态、要形成的突出部的大小等来适当地控制等离子体处理中的各个条件(等离子体气体、处理时间等)。
如上所述,根据本发明的制造半导体发光元件的方法包括以下步骤:在六方晶体半导体结构层的表面上形成具有沿着半导体结构层的晶轴等间隔地排列的多个开口的掩模层;对从掩模层中的开口暴露的半导体结构层的表面执行等离子体处理;以及对半导体结构层的表面进行湿蚀刻,以在半导体结构层的表面上形成多个突出部。
因此,可以一致地形成规则地排列并且具有相同大小的突出部。此外,能够防止由过度蚀刻导致的可靠性的降低、漏电流的产生等。因此,能够提供具有高发光效率的高可靠性的半导体发光元件。
参考标号列表
10 半导体发光元件
14 半导体结构层
19 掩模层
20 突出部

Claims (4)

1.一种制造包括六方晶体结构的半导体结构层的半导体发光元件的方法,该方法包括以下步骤:
在所述半导体结构层的C-面上形成具有沿着所述半导体结构层的晶轴等间隔地排列的多个开口的掩模层;
对从所述掩模层中的所述开口暴露的所述半导体结构层的所述C-面执行等离子体处理,以形成具有柱状形状的多个凹进部,所述多个凹进部中的每一个的底部是与所述C-面平行的平坦平面;
在执行了所述等离子体处理之后,去除所述掩模层;以及
在去除了所述掩模层之后,对所述半导体结构层的所述C-面进行湿蚀刻,以在所述半导体结构层的所述C-面上形成多个突出部,所述多个突出部根据所述多个开口的排列形式而排列,并且从所述半导体结构层的晶体结构得到,其中,所述多个突出部是在所述多个开口的位置处具有顶部的六棱锥状突出部,
其中,在所述等离子体处理中使用的气体是惰性气体。
2.根据权利要求1所述的方法,其中,
所述多个开口各自被布置成使得与所述开口中的任一个开口相邻的开口各自被设置在正六边形的各个顶点处,并且所述正六边形的两个相对的边与所述半导体结构层的晶轴的[1-100]方向或者[11-20]方向平行。
3.根据权利要求1或2所述的方法,其中,所述多个突出部按照最密堆积布置而形成。
4.根据权利要求1或2所述的方法,其中,所述湿蚀刻是利用碱性溶液的湿蚀刻。
CN201480019270.5A 2013-03-12 2014-03-05 用于制造半导体发光元件的方法 Active CN105122476B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-049003 2013-03-12
JP2013049003A JP6001476B2 (ja) 2013-03-12 2013-03-12 半導体発光素子の製造方法
PCT/JP2014/055651 WO2014141972A1 (ja) 2013-03-12 2014-03-05 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
CN105122476A CN105122476A (zh) 2015-12-02
CN105122476B true CN105122476B (zh) 2018-01-23

Family

ID=51536638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480019270.5A Active CN105122476B (zh) 2013-03-12 2014-03-05 用于制造半导体发光元件的方法

Country Status (7)

Country Link
US (1) US9349908B2 (zh)
EP (1) EP2975653B1 (zh)
JP (1) JP6001476B2 (zh)
KR (1) KR20150127096A (zh)
CN (1) CN105122476B (zh)
BR (1) BR112015021734B1 (zh)
WO (1) WO2014141972A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276170B2 (en) * 2012-10-23 2016-03-01 Toyoda Gosei Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
CN111525010B (zh) * 2020-04-30 2022-05-17 南京大学 高发光效率的深紫外发光二极管芯片及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576854B1 (ko) * 2003-12-20 2006-05-10 삼성전기주식회사 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
KR100769727B1 (ko) * 2006-08-17 2007-10-23 삼성전기주식회사 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
US8080480B2 (en) * 2007-09-28 2011-12-20 Samsung Led Co., Ltd. Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
JP5343225B2 (ja) * 2008-12-16 2013-11-13 スタンレー電気株式会社 Ii−vi族またはiii−v族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
JP2011129718A (ja) * 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
JP5679869B2 (ja) * 2011-03-07 2015-03-04 スタンレー電気株式会社 光半導体素子の製造方法
JP5862354B2 (ja) * 2011-04-15 2016-02-16 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
WO2012160604A1 (ja) * 2011-05-25 2012-11-29 Dowaエレクトロニクス株式会社 発光素子チップ及びその製造方法

Also Published As

Publication number Publication date
CN105122476A (zh) 2015-12-02
JP2014175583A (ja) 2014-09-22
EP2975653A1 (en) 2016-01-20
EP2975653A4 (en) 2016-08-24
JP6001476B2 (ja) 2016-10-05
US9349908B2 (en) 2016-05-24
EP2975653B1 (en) 2020-04-08
US20160027956A1 (en) 2016-01-28
KR20150127096A (ko) 2015-11-16
BR112015021734A2 (pt) 2017-07-18
BR112015021734B1 (pt) 2021-04-27
WO2014141972A1 (ja) 2014-09-18

Similar Documents

Publication Publication Date Title
JP4580193B2 (ja) 発光素子
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
CN102683513B (zh) 光半导体元件及其制造方法
JP2007053381A (ja) 垂直構造の窒化ガリウム系led素子の製造方法
KR101344646B1 (ko) 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
CN104040736B (zh) 第iii族氮化物半导体器件及其制造方法
JP2010147164A (ja) 半導体素子の製造方法
CN105122476B (zh) 用于制造半导体发光元件的方法
TW202224205A (zh) Led裝置及製造方法
WO2015027654A1 (zh) 一种氮化镓基高压发光二极管的制作方法
KR101060975B1 (ko) 에어갭을 구비하는 발광소자 및 그 제조방법
US20110284895A1 (en) Light-emitting semiconductor device
JP5514341B2 (ja) Iii族窒化物半導体素子の製造方法
JP6231810B2 (ja) 半導体発光素子及びその製造方法
US10290497B2 (en) Fabrication of semi-polar crystal structures
TW201225338A (en) Method for manufacturing light-emitting semiconductor chip
KR101005301B1 (ko) 발광소자 및 이의 제조 방법
KR20090051626A (ko) 반도체 발광 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant