BR112015021734B1 - Método para fabricação de elemento emissor de luz semicondutor - Google Patents
Método para fabricação de elemento emissor de luz semicondutor Download PDFInfo
- Publication number
- BR112015021734B1 BR112015021734B1 BR112015021734-6A BR112015021734A BR112015021734B1 BR 112015021734 B1 BR112015021734 B1 BR 112015021734B1 BR 112015021734 A BR112015021734 A BR 112015021734A BR 112015021734 B1 BR112015021734 B1 BR 112015021734B1
- Authority
- BR
- Brazil
- Prior art keywords
- layer
- openings
- semiconductor structure
- semiconductor
- structure layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000009832 plasma treatment Methods 0.000 claims abstract description 32
- 239000013078 crystal Substances 0.000 claims abstract description 30
- 239000012670 alkaline solution Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 134
- 230000015572 biosynthetic process Effects 0.000 description 20
- 239000000758 substrate Substances 0.000 description 20
- 238000001039 wet etching Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 238000000605 extraction Methods 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 239000003518 caustics Substances 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000000977 initiatory effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 125000003821 2-(trimethylsilyl)ethoxymethyl group Chemical group [H]C([H])([H])[Si](C([H])([H])[H])(C([H])([H])[H])C([H])([H])C(OC([H])([H])[*])([H])[H] 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 tetramethyl ammonia Chemical compound 0.000 description 1
- GETQZCLCWQTVFV-UHFFFAOYSA-N trimethylamine Chemical compound CN(C)C GETQZCLCWQTVFV-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
método para fabricação de elemento emissor de luz semicondutor. a presente invenção refere-se a um elemento emissor de luz semicondutor altamente confiável que tem protuberâncias que estão dispostas de modo regular e tamanho uniforme e um método para fabricação do dito elemento. esse método para fabricação de um elemento emissor de luz semicondutor inclui: uma etapa para formar uma camada de máscara que tem uma pluralidade de aberturas dispostas em intervalos regulares ao longo de um eixo geométrico de cristal de uma camada de estrutura semicondutora na superfície da camada de estrutura semicondutora; uma etapa para realizar um tratamento de plasma na superfície da camada de estrutura semicondutora que é exposta pelas aberturas da camada de máscara; uma etapa para remover a camada de máscara; e uma etapa para formar protuberâncias na superfície da camada de estrutura semicondutora através da caustificação úmida da superfície da camada de estrutura semicondutora.
Description
[0001] A presente invenção refere-se a um método para produzir um elemento emissor de luz semicondutor, tal como diodo emissor de luz (LED).
[0002] Um elemento emissor de luz semicondutor, tal como um diodo emissor de luz é geralmente fabricado desenvolvendo-se uma camada semicondutora de tipo n, uma camada emissora de luz, e uma camada semicondutora de tipo p em um substrato para desenvolvimento, e formando um eletrodo n e um eletrodo p que são usados para aplicar tensão à camada semicondutora de tipo n e a camada semicondutora de tipo p, respectivamente.
[0003] Como o elemento emissor de luz semicondutor com a estrutura descrita acima para aprimorar o desempenho de dissipação de calor, um elemento emissor de luz semicondutor que tem uma estrutura na qual um eletrodo p é formado em uma camada semicondutora de tipo p, um elemento é ligado a um substrato de sustentação através de uma camada de junta, e um substrato para desenvolvimento é removido, ou seja, uma estrutura de ligação, tem sido conhecido.
[0004] Conforme uma tecnologia para extrair mais luz emitida de uma camada emissora de luz externa, o Documento de Patente 1 revela uma tecnologia na qual uma superfície exposta de uma camada semicondutora tipo n após remoção de um substrato para desenvolvimento é causticada de modo úmido com uma solução alcalina, para formar uma pluralidade de protuberâncias derivadas de uma estrutura de cristal de um semicondutor.
[0005] Documento de Patente 1: Publicação de Pedido de Patente Aberta à Inspeção Pública no JP 2012-186335
[0006] Um semicondutor à base de GaN tem uma estrutura de cristal Wurtzita. Quando um plano C-menos (plano C-) de uma camada semicondutora formada do semicondutor à base de GaN é causticado de modo úmido com uma solução alcalina, uma estrutura irregular que inclui protuberâncias de pirâmide hexagonais derivadas da estrutura de cristal Wurtzita é formada. Quando a estrutura irregular é formada em uma superfície de uma camada semicondutora tipo n como uma superfície de extração de luz, uma probabilidade de passar luz emitida de uma camada emissora de luz através da estrutura irregular é alta. Portanto, mais luz pode ser extraída no exterior. Nota-se que as protuberâncias derivadas da estrutura de cristal são denominadas microcones.
[0007] A técnica descrita no Documento de Patente 1 tem um ponto em que uma pluralidade de porções rebaixadas que são dispostas ao longo de um eixo geométrico de cristal do material semicondutor é formada no plano C- da camada semicondutora de tipo n exposta após a remoção do substrato para desenvolvimento, e a camada semicondutora de tipo n é, então, causticada de modo úmido com uma solução alcalina.
[0008] As porções rebaixadas formadas na superfície da camada semicondutora de tipo n funcionam como pontos de controle de causticação em que as taxas de causticação são menores do que aquelas de outras porções de superfície da camada semicondutora de tipo n em causticação úmida como um pós-processo. A fim de permitir que as porções rebaixadas funcionem como pontos de controle de causticação (pontos de determinação de taxa de causticação), o Documento de Patente 1 descreve que é preferencial que vários planos de cristal além do plano C- apareçam nas porções rebaixadas, por exemplo, as porções rebaixadas têm um formato de cone, um formato de cone circular ou um formato hemiesferoidal.
[0009] Entretanto, quando uma porção rebaixada que tem um formato em que muitos planos C- aparecem, por exemplo, um formato colunar é formado, o grau de resistência para o progresso de causticação na porção rebaixada é substancialmente o mesmo do grau de resistência para o progresso de causticação em uma porção diferente da porção rebaixada. Portanto, a porção rebaixada não funciona como um ponto de controle de causticação. Quando a causticação prossegue parcial e excessivamente, há problemas em que um material de eletrodo difunde em um elemento e ocorre vazamento de corrente.
[0010] Por outro lado, o Documento de Patente 1 descreve que as porções rebaixadas são formadas por causticação seca, tal como causticação de íon reativa. O inventor do presente pedido direcionou atenção para situações em que é difícil controlar o formato e a profundidade das porções rebaixadas como os pontos de controle quando a causticação seca é usada. Especificamente, quando a causticação seca é usada, as porções rebaixadas que têm vários formatos, tal como um formato colunar e um formato colunar poligonal são formadas. Portanto, é difícil para formar microcones que sejam dispostos de modo uniforme e regular e tenham o mesmo tamanho.
[0011] A presente invenção foi realizada tendo em vista as circunstâncias descritas acima, e é um objetivo da presente invenção fornecer um método para produzir um elemento emissor de luz semicondutor altamente confiável que tem protuberâncias uniformes que são dispostas de modo regular e têm o mesmo tamanho.
[0012] Um método para produzir um elemento emissor de luz semicondutor de acordo com a presente invenção é um método para produzir um elemento emissor de luz semicondutor que inclui uma camada de estrutura semicondutora de uma estrutura de cristal hexagonal, sendo que o método inclui: formar uma camada de máscara que tem uma pluralidade de aberturas que são dispostas em intervalos iguais ao longo de um eixo geométrico de cristal da camada de estrutura semicondutora em uma superfície da camada de estrutura semicondutora; realizar um tratamento de plasma na superfície da camada de estrutura semicondutora exposta a partir das aberturas na camada de máscara; remover a camada de máscara; e causticar de modo úmido a superfície da camada de estrutura semicondutora para formar uma pluralidade de protuberâncias que são dispostas de acordo com a forma de disposição da pluralidade de aberturas e derivadas da estrutura de cristal da camada de estrutura semicondutora na superfície da camada de estrutura semicondutora.
[0013] A FIGURA 1 é uma vista que ilustra um princípio de um método para produzir um elemento emissor de luz semicondutor de uma modalidade.
[0014] As FIGURAS 2A a 2D são vistas em corte transversal que ilustram etapas no método para produzir um elemento emissor de luz semicondutor da modalidade.
[0015] As FIGURAS 3A e 3B são vistas que ilustram a disposição de aberturas de uma camada de máscara.
[0016] As FIGURAS 4A a 4D são vistas em corte transversal que ilustram uma etapa de causticação úmida da modalidade.
[0017] As FIGURAS 5A a 5D são vistas que mostram uma superfície de uma camada semicondutora de tipo n na etapa de causticação úmida da modalidade.
[0018] A FIGURA 6 é uma vista que mostra uma superfície de uma camada semicondutora de tipo n em uma etapa de causticação úmida para um exemplo comparativo.
[0019] O método para produzir um elemento emissor de luz semicondutor, de acordo com a presente invenção, é caracterizado realizando-se um tratamento de plasma em um plano C- de GaN de uma estrutura de cristal hexagonal, ou seja, uma superfície em um lado de polaridade N (plano de polaridade N), seguido de causticação úmida com uma solução alcalina. Primeiro, esse tratamento de plasma será descrito de maneira breve.
[0020] O inventor do presente pedido constatou que a taxa de causticação de causticação úmida com uma solução alcalina é diminuída por um tratamento de plasma de plano C- de GaN com um gás inerte. A fim de demonstrar essa constatação, uma superfície de GaN após causticação úmida sem um tratamento de plasma e uma superfície de GaN após um tratamento de plasma seguido de causticação úmida são comparadas uma com a outra ao longo do tempo. As imagens de observação de microscópio Eletrônico (imagens de SEM (Microscópio Eletrônico de Varredura)) de resultados de experimentos para comparação são mostradas na FIGURA 1. Nos experimentos, plasma de gás Ar é usado para um tratamento de plasma.
[0021] Quatro imagens no lado esquerdo da FIGURA 1 mostram uma superfície de GaN após causticação úmida sem um tratamento de plasma. Quatro imagens em um lado direito da FIGURA 1 mostram uma superfície de GaN após um tratamento de plasma seguido de causticação úmida. Para comparação, toda a superfície de GaN mostrada no lado direito da FIGURA 1 é submetida a um tratamento de plasma. Nos desenhos, as imagens (em quatro estágios) em que os tamanhos de microcones de ambas as superfícies são aproximadamente os mesmos são dispostas lado a lado. Cada tempo (1 min, 2,5 min, etc.) nos desenhos mostra um tempo decorrido (tempo decorrido de causticação) após imersão de GaN em uma solução de trimetil amônia (TMAH) mantida cerca de 83 °C a 84 °C.
[0022] Quando um tratamento de plasma não foi realizado, conforme mostrado na FIGURA 1, a formação de microcones iniciou cerca de um minuto após a iniciação de causticação úmida, e os microcones foram formados em toda a superfície em cerca de cinco minutos. Por outro lado, quando um tratamento de plasma foi realizado, a formação de microcones iniciou cerca de cinco minutos após a iniciação de causticação úmida, e os microcones foram formados em toda a superfície em cerca de dez minutos. Em um caso de não realizar um tratamento de plasma e em um caso de realizar um tratamento de plasma em porções inferiores da FIGURA 1, uma camada metálica formada sob uma camada GaN aparece parcialmente após sete minutos e após 20 minutos, respectivamente. Conforme pode ser visto a partir dessa comparação, a causticação úmida após um tratamento de plasma pode atrasar a formação de microcones.
[0023] A razão pela qual a causticação úmida é difícil de prosseguir através de irradiação com plasma Ar é considerada que a disposição de cristal na superfície de GaN é atrapalhada e um estado de ligação na superfície muda para suprimir o progresso de ação de oxidação durante a formação de microcones. Nesse experimento, o plasma de gás Ar é usado. Entretanto, até mesmo quando o plasma de outro gás inerte, tal como gases He, Ne, Kr, Xe e Rn é usado, supõe-se que o mesmo efeito seja obtido.
[0024] Na modalidade a seguir, o princípio descrito acima é aplicado a um método para produzir um elemento emissor de luz semicondutor.
[0025] As FIGURAS 2A a 2D são vistas em corte transversal que ilustram um método para produzir um elemento emissor de luz semicondutor de acordo com uma primeira modalidade da presente invenção. Para facilitar a descrição e entendimento, uma porção de um wafer semicondutor em que dois elementos semicondutores emissores de luz 10 são adjacentes um ao outro será descrita.
[0026] A FIGURA 2A é uma vista em corte transversal que ilustra uma etapa para fabricar um elemento emissor de luz semicondutor que tem uma estrutura de ligação. Em um substrato para desenvolvimento (não mostrado) usado em desenvolvimento de cristal, uma camada semicondutora de tipo n (primeira camada semicondutora) 11, uma camada ativa 12, e uma camada semicondutora de tipo p (segunda camada semicondutora) 13 que têm uma composição de AlxInyGazN (0 < x < 1, 0 < y < 1, 0 < z < 1, x + y + z = 1) são sequencialmente desenvolvidas. A camada semicondutora de tipo n 11, a camada ativa 12, e a camada semicondutora de tipo p 13 são denominadas coletivamente uma camada de estrutura semicondutora 14. Para desenvolvimento da camada de estrutura semicondutora 14, um método de deposição de vapor químico orgânico de metal (MOCVD) foi usado.
[0027] Nessa modalidade, uma camada de tampão (não mostrada), uma camada de n GaN 11, uma camada ativa 12 de uma camada InGaN/uma camada GaN, uma camada revestida de p-AlGaN (não mostrada), e uma camada p-GaN 13 foram desenvolvidas sequencialmente em um substrato de safira em que um plano de desenvolvimento de cristal foi um plano C.
[0028] A seguir, um eletrodo p 15 é formado na camada semicondutora de tipo p 13. Para a formação do eletrodo p 15, por exemplo, um método de desintegração de catodo e um método de evaporação de raio eletrônico podem ser usados. Nessa modalidade, uma máscara padronizada (não mostrada) foi formada na camada semicondutora de tipo p 13, uma camada Ni, uma camada Ag, e uma camada Ni foram sequencialmente formadas por um método de evaporação de raio eletrônico, e a máscara foi removida através de um método de erguimento, para formar o eletrodo p 15.
[0029] Subsequentemente, uma camada metálica 16 é formada de modo a cobrir todo o eletrodo p 15. A camada metálica 16 inclui uma camada de tampão (não mostrada) para evitar migração de um material para o eletrodo p 15 e uma camada de junta (não mostrada) usada para ser ligada em um substrato de sustentação descrito abaixo. Como um material para a camada metálica 16, um material metálico, tal como Ti, TiW, Pt, Ni, Au, AuSn e Cu pode ser usado. Para a formação da camada metálica 16, por exemplo, um método de desintegração de catodo e um método de evaporação de raio eletrônico podem ser usados. Nessa modalidade, uma camada de Ti, uma camada Pt, e uma camada AuSn foram formadas de modo a cobrir todo o eletrodo p 15.
[0030] A seguir, a camada de estrutura semicondutora 14 é separada para cada elemento, e um filme protetor 17 é formado em uma porção lateral da camada de estrutura semicondutora 14. Para a formação do filme protetor 17, um método de desintegração de catodo foi usado. Como um material para o filme protetor 17, um material isolante, tal como SiO2 e SiN podem ser usados. Nessa modalidade, um filme SiO2 foi formado na porção lateral da camada de estrutura semicondutora 14.
[0031] Subsequentemente, um substrato de sustentação 18 é preparado separadamente, e ligado à camada de estrutura semicondutora 14 através da camada metálica 15. Como um material para o substrato de sustentação 18, por exemplo, um substrato de Si que tem uma camada metálica de AuSn ou Au (não mostrada) formada em uma superfície ou um material conhecido, tal como uma liga de Cu chapeada pode ser usado. Para ligação entre a camada de estrutura semicondutora 14 e o substrato de sustentação 18, ligação de termocompressão foi usada. Nessa modalidade, um substrato de Si 18 que tem uma camada de AuSn formada e a camada metálica 15 formada em um lado da camada de estrutura semicondutora 14 foram unidos através de ligação por compressão e aquecimento.
[0032] Subsequentemente, o substrato para desenvolvimento usado para o desenvolvimento da camada de estrutura semicondutora 14 é removido da camada de estrutura semicondutora 14. Para a remoção do substrato para desenvolvimento, erguimento de laser foi usado. Nessa modalidade, o substrato de safira foi irradiado com o uso de um KrF excimer laser, para separar o substrato de safira da camada n-GaN 11. Desse modo, o substrato de safira é removido para expor o plano C- da camada n-GaN 11, ou seja, o plano de polaridade N de GaN.
[0033] A seguir, conforme mostrado na FIGURA 2B, uma camada de máscara 19 que tem um padrão que inclui uma pluralidade de aberturas 19A que são dispostas em intervalos iguais ao longo de um eixo geométrico de cristal do material semicondutor é, então, formada na camada semicondutora de tipo n 11. Como um material para a camada de máscara 19, por exemplo, uma fotorresistência pode ser usada. Nessa modalidade, uma camada de máscara 19 que tem um padrão em que aberturas circulares 19A com um diâmetro de 300 nm foram dispostas em um passo de 1,5 μm em um formato de grade triangular foi formada na superfície da camada n-GaN 11. Especificamente, uma camada de resistência foi aplicada em toda a superfície da camada n-GaN 11, e pré-assada em uma placa quente. A seguir, a fotorresistência foi exposta à luz UV através do padrão. Um wafer foi, então, imerso em um desenvolvedor para realizar desenvolvimento do padrão.
[0034] Subsequentemente, a superfície da camada semicondutora de tipo n 11 exposta a partir das aberturas 19A na camada de máscara 19 foi submetida a um tratamento de plasma por um gás inerte. Como um material para o gás inerte, por exemplo, Ar pode ser usado. Para o tratamento de plasma, por exemplo, um equipamento de desintegração de catodo, um equipamento de causticação seca e similares, pode ser usado. Nessa modalidade, uma porção exposta da camada n-GaN 11 foi irradiada com plasma de Ar durante cerca de 5 minutos com o uso de uma função de desintegração de catodo reversa de um equipamento de desintegração de catodo.
[0035] Conforme mostrado na FIGURA 2C, a camada de máscara 19 foi removida com o uso de um solvente orgânico, e a superfície da camada semicondutora de tipo n 11 foi causticada de modo úmido com uma solução alcalina. Especificamente, o wafer semicondutor foi imerso em uma solução alcalina, tal como uma solução de tetrametil amônia (TMAH) e uma solução de hidróxido de potássio (KOH). Nessa modalidade, o wafer foi imerso em TMAH de cerca de 70 °C. Nesse momento, uma pluralidade de protuberâncias de pirâmide hexagonal que foram dispostas de acordo com a forma de disposição das aberturas 19A na camada de máscara 19 e derivadas de uma estrutura de cristal, ou seja, microcones 20 foram formados na superfície da camada semicondutora de tipo n 11.
[0036] Conforme mostrado na FIGURA 2D, uma camada protetora 21 foi, então, formada na superfície da camada semicondutora de tipo n 11. Como um material para a camada protetora 21, um material isolante, tal como SiO2 e SiN pode ser usado. Para a formação da camada protetora 21, um método de desintegração de catodo foi usado. Não é necessário que a camada protetora 21 seja formada em uma porção onde formar um eletrodo n 22 descrito abaixo.
[0037] A seguir, o eletrodo n 22 é formado na superfície da camada semicondutora de tipo n 11. Para a formação do eletrodo n 22, por exemplo, um método de desintegração de catodo e um método de evaporação de raio eletrônico podem ser usados. Nessa modalidade, uma porção onde a camada protetora 21 não foi formada foi formada na superfície da camada semicondutora de tipo n 11, uma máscara padronizada (não mostrada) foi formada na camada semicondutora de tipo n 11, uma camada de Ti, uma camada de Al, uma camada de Ti, uma camada de Pt, e uma camada de Au foram formadas sequencialmente através de um método de evaporação de raio eletrônico, e a máscara foi removida através de um método de erguimento, para formar o eletrodo n 22. Após isso, o substrato de sustentação 18 foi dividido para cada elemento, para obter os elementos semicondutores emissores de luz 10.
[0038] A forma de disposição das aberturas 19A na camada de máscara 19 será descrita com referência às FIGURAS 3A e 3B. As FIGURAS 3A e 3B mostram, de maneira esquemática, a superfície da camada de máscara 19, e nos desenhos, linhas tracejadas mostram eixos geométricos de cristal da camada de estrutura semicondutora 14.
[0039] Nessa modalidade, as aberturas 19A na camada de máscara 19 foram formadas na forma de disposição mostrada na FIGURA 3A. Especificamente, as aberturas 19A são dispostas em intervalos iguais de modo que as aberturas 19A adjacentes a qualquer uma da abertura 19A sejam dispostas, cada uma, em vértices de um hexágono regular e dois lados opostos do hexágono regular são paralelos a uma direção [11-20] do eixo geométrico de cristal da camada de estrutura de semicondutora 14. Em outras palavras, a pluralidade de aberturas 19A são dispostas em intervalos iguais na direção [11-20] do eixo geométrico de cristal da camada de estrutura semicondutora 14 e em intervalos iguais em uma direção [2-1-10]. A direção do eixo geométrico de cristal da camada de estrutura semicondutora 14 pode ser conhecida, por exemplo, com base em uma porção de corte chamada de uma orientação plana (OF) que é normalmente formada no substrato para desenvolvimento e mostra a orientação de cristal.
[0040] As aberturas 19A na camada de máscara 19 podem ser formadas na forma de disposição mostrada na FIGURA 3B. Especificamente, as aberturas 19A são dispostas em intervalos iguais de modo que as aberturas 19A adjacentes a qualquer uma da abertura 19A sejam dispostas, cada uma, em vértices de um hexágono regular e dois lados opostos do hexágono regular são paralelos a uma direção [1-100] do eixo geométrico de cristal de um filme semicondutor 20. Em outras palavras, as aberturas 19A estão dispostas em intervalos iguais em uma direção [1-100] do eixo geométrico de cristal do filme de semicondutor 20 e em intervalos iguais em uma direção [10-10]. Essa forma de disposição corresponde a uma obtida através da rotação da disposição das aberturas 19A da FIGURA 3A por 90°.
[0041] O progresso da formação de microcones na forma de disposição mostrada na FIGURA 3A e a forma de disposição mostrada na FIGURA 3B é conforme descrito no Documento de patente 1 (FIGURAS 6 e 4, respectivamente, no Documento de patente 1). Há diferenças durante a formação de microcones em ambas as formas de disposição em termos de uma porção e um momento no qual a formação dos microcones é concluída.
[0042] Na forma de disposição mostrada na FIGURA 3A (essa modalidade), quando os lados do hexágono regular em um fundo dos microcones adjacentes entram em contato uns com os outros, a formação dos microcones é concluída. Portanto, as porções mais profundas dos microcones, nesse caso, são laterais do plano do hexágono regular no fundo dos microcones. Em contraste, na forma de disposição mostrada na FIGURA 3B, quando os vértices do hexágono regular no fundo das microcones adjacentes entram em contato umas com as outras, a formação dos microcones é concluída. Portanto, as porções mais profundas dos microcones, nesse caso, são porções de vértice do plano do hexágono regular no fundo dos microcones.
[0043] Consequentemente, um tempo exigido até que a formação dos microcones na forma de disposição mostrada na FIGURA 3A seja concluída é menor e o fundo dos microcones é facilmente controlado. Essa forma de disposição é preferencial em termos de aprimoramento de eficiência de extração de luz e confiabilidade. Em contraste, na forma de disposição mostrada na FIGURA 3B, é difícil controlar o fundo dos microcones. Portanto, um tempo exigido até que a formação de cada microcone seja concluída pode ser disperso. Por exemplo, uma porção em que a caustificação não procede ou uma porção em que a caustificação procede excessivamente pode ser formada nas porções de vértice do hexágono regular no fundo. A porção em que a caustificação não procede existe como uma porção plana e a porção plana não contribui para o aprimoramento da eficiência de extração de luz. Quando a caustificação procede excessivamente, a exposição do material de eletrodo e similares pode ocorrer para diminuir a confiabilidade.
[0044] Com referência às FIGURAS 4A a 4D, o progresso da formação das protuberâncias 20 na etapa de caustificação úmida da FIGURA 2C será especificamente descrito. A FIGURA 4A é uma vista ampliada que mostra o corte transversal de superfície da camada semicondutora do tipo n 11 em que a máscara 19 é removida após a etapa de tratamento de plasma. As porções (isto é, as porções de irradiação de plasma) 20A que são irradiadas com o plasma são rebaixadas em comparação às outras porções de superfície após o tratamento de plasma. Essas porções rebaixadas têm um formato substancialmente de coluna. De modo específico, um fundo das porções rebaixadas é um plano liso paralelo à outra porção de superfície que é o plano C-. Essa porção rebaixada é muito rasa e, por exemplo, tem uma profundidade de menos que 50 nm e, preferencialmente, 30 a 40 nm. A FIGURA 5A mostra uma imagem obtida por SEM da superfície da camada semicondutora do tipo n 11, em que, nesse estágio, é visualizada a partir da superfície superior do elemento, ou seja, um plano perpendicular à camada semicondutora do tipo n 11.
[0045] Quando a caustificação úmida é iniciada, os pequenos microcones são formados em uma superfície, exceto pelas porções de irradiação de plasma 20A, conforme mostrado na FIGURA 4B. Nesse momento, a caustificação das porções de irradiação de plasma 20A não procede. A FIGURA 5B mostra uma imagem obtida por SEM da superfície da camada semicondutora do tipo n 11, em que, nesse estágio, é visualizada a partir da superfície superior do elemento.
[0046] Quando a caustificação ainda procede, as porções de irradiação de plasma 20A funcionam como núcleos e os tamanhos dos microcones se tornam uniforme, conforme mostrado na FIGURA 4C. Nesse momento, a caustificação das porções de irradiação de plasma 20A quase não procede. Entretanto, à medida que a caustificação procede, a caustificação de porções sob as porções de irradiação de plasma 20A a partir das porções laterais inferiores das porções de irradiação de plasma 20A (referenciadas como caustificação ou rebaixo lateral) procede. A FIGURA 5C mostra uma imagem obtida por SEM da superfície da camada semicondutora do tipo n 11, em que, nesse estágio, é visualizada a partir da superfície superior do elemento.
[0047] Quando a caustificação é promovida adicionalmente, a caustificação procede adicionalmente da superfície superior das partes de irradiação de plasma 20A, conforme mostrado na FIGURA 4D. Além disso, a caustificação lateral procede. As porções de irradiação de plasma 20A são finamente removidas completamente. Desse modo, as porções de irradiação de plasma 20A, ou seja, as protuberâncias de pirâmide hexagonal 20 na qual as aberturas 19A na camada de máscara 19 são elevadas, são formadas. As protuberâncias 20 são formadas de modo a ter um formato uniforme em uma disposição empacotada mais próxima na superfície da camada semicondutora do tipo n 11. A FIGURA 5D mostra uma imagem obtida por SEM da superfície da camada semicondutora do tipo n 11, em que, nesse estágio, é visualizada a partir da superfície superior do elemento. A disposição empacotada mais próxima se refere a uma disposição na qual uma pluralidade de microcones que tem um fundo em formato de hexágono regular está disposta sem um vão em um plano, conforme mostrado na FIGURA 5D, ou uma disposição em formato de colmeia assim denominada.
[0048] A FIGURA 6 mostra a imagem obtida por SEMs que mostra uma alteração com o tempo durante a caustificação úmida de uma superfície de uma camada de n-GaN formada por um método de produção de um elemento emissor de luz semicondutor em um exemplo comparativo para a modalidade. Um elemento emissor de luz semicondutor produzido de acordo com o método do exemplo comparativo tem uma porção (porção de comparação) 25 em que uma metade da superfície da camada de n-GaN não foi submetida a um tratamento de plasma e uma porção (porção de tratamento de plasma) 26 em que o resto da superfície da camada de n-GaN foi submetido a um tratamento de plasma da mesma maneira da presente modalidade. No exemplo comparativo, o elemento emissor de luz semicondutor foi produzido através das mesmas etapas como na modalidade, exceto pelo fato de que uma camada de máscara que tem uma porção que não tem nenhuma apertura (que corresponde à porção de comparação 25) e uma parte que tem uma abertura (que corresponde à porção de tratamento de plasma 26) foi usada.
[0049] Um lado esquerdo de cada imagem da FIGURA 6 é a porção de comparação 25 que não foi submetida a um tratamento de plasma. Em contraste, um lado direito de cada imagem da FIGURA 6 é a porção de tratamento de plasma 26 que foi submetida a um tratamento de plasma. Cada imagem da FIGURA 6 é uma imagem obtida por SEM da superfície da camada de n-GaN. Cada tempo (3 minutos, 4 minutos, etc.) em cada imagem mostra um tempo decorrido (tempo decorrido de caustificação) após a imersão de um wafer em TMAH na etapa de realização de caustificação úmida.
[0050] Conforme mostrado na FIGURA 6, na porção de comparação 25 (lado esquerdo), a caustificação procede continuamente e os microcones aumentam continuamente de tamanho. Em contraste, na porção de tratamento de plasma 26 (lado direito), uma vez que a formação dos microcones é concluída (em cerca de três minutos decorre após a caustificação), a caustificação não continua. Isso é devido ao fato de que a formação de substancialmente todas as protuberâncias é concluída de modo substancial e simultaneamente e um plano de cristal que é suscetível a caustificação, ou seja, o plano C- de n-GaN desaparece de modo substancial e simultaneamente. Portanto, a caustificação não procede de modo excessivo e as protuberâncias que não contribuem para aprimorar a eficiência de extração de luz não são formadas.
[0051] Nessa modalidade, descreve-se um caso em que a resistência é usada para o material da camada de máscara. Entretanto, o material da camada de máscara não é restringido a uma resistência. Por exemplo, a camada de máscara pode ser formada a partir de um material de isolamento, tais como SiO2 e SiN ou um material de metal, tais como Ag e Pt.
[0052] Além disso, descreve-se um caso em que a camada de máscara que tem um padrão de aberturas circulares é formada. Entretanto, o formato de aberturas não pode ser circular. Por exemplo, as aberturas podem ter um formato poligonal ou um formato oval.
[0053] É descrito um caso em que o diâmetro das aberturas é 300 nm. Entretanto, o diâmetro das aberturas não é restringido a 300 nm. Tendo em consideração as propriedades de controle de formato e de tamanho de microcones, é preferível que as aberturas tenham um diâmetro de 50 a 1.000 nm. Em um caso em que o diâmetro das aberturas é menor que 50 nm, as porções de irradiação de plasma, ou seja, as porções em que as aberturas são irradiadas com o plasma são removidas em um estágio precoce após a iniciação de caustificação úmida e o formato e tamanho dos microcones não podem ser controlados.
[0054] É descrito um caso em que o passo entre as aberturas é 1,5 μm. Entretanto, o passo entre as aberturas não é restringido a 1,5 μm. Tendo em consideração a formação de microcones de aprimoramento da eficiência de extração de luz, é preferível que o passo entre as aberturas seja 1 a 5,5 μm. Por exemplo, um passo mais adequado para aprimorar a eficiência de extração de luz pode ser determinado de acordo com o comprimento de onda da luz emitida da camada ativa.
[0055] Cada condição em um tratamento de plasma (gás de plasma, tempo de tratamento, etc.) pode ser controlada de modo apropriado de acordo com um dispositivo usado no tratamento de plasma, uma composição e estágio de uma superfície a ser tratado, o tamanho das protuberâncias a ser formado ou similares.
[0056] Conforme descrito acima, o método de produção de um elemento emissor de luz semicondutor de acordo com a presente invenção inclui: formar uma camada de máscara que tem uma pluralidade de aberturas que estão dispostas em intervalos iguais ao longo de um eixo geométrico de cristal de uma camada de estrutura semicondutora em uma superfície de uma camada de estrutura semicondutora de cristal hexagonal; realizar um tratamento de plasma na superfície da camada de estrutura semicondutora exposta a partir das aberturas na camada de máscara; e realizar caustificação úmida da superfície da camada de estrutura semicondutora para formar uma pluralidade de protuberâncias na superfície da camada de estrutura semicondutora.
[0057] Portanto, as protuberâncias que estão dispostas regularmente e têm o mesmo tamanho podem ser formadas de modo uniforme. Além disso, uma diminuição na confiabilidade causada por caustificação excessiva, geração de corrente de escapamento e similares pode ser impedida. Consequentemente, é possível fornecer um elemento emissor de luz semicondutor altamente confiável que tem alta eficiência na emissão de luz. LISTA DE REFERÊNCIAS NUMÉRICAS 10 elemento emissor de luz semicondutor 14 camada de estrutura semicondutora 19 camada de máscara 20 protuberância
Claims (5)
1. Método de produção de um elemento emissor de luz semicondutor, caracterizado pelo fato de que inclui uma camada de estrutura semicondutora (14) de uma estrutura de cristal hexagonal, em que o método compreende: formar uma camada de máscara (19) que tem uma pluralidade de aberturas (19A) que estão dispostas em intervalos iguais ao longo de um eixo geométrico de cristal da camada de estrutura semicondutora (14) em uma superfície C- da camada de estrutura semicondutora (14); realizar um tratamento de plasma na superfície da camada de estrutura semicondutora (14) exposta a partir das aberturas (19A) na camada de máscara (19) para formar porções rebaixadas (20A) que possuem formato colunar, um fundo de cada uma das porções rebaixadas (20A) sendo um plano liso paralelo à superfície C-; após realizar o tratamento de plasma, remover a camada de máscara (19); e após remover a camada de máscara (19), realizar caustificação úmida da superfície da camada de estrutura semicondutora (14) para formar uma pluralidade de protuberâncias (20) que estão dispostas de acordo com a forma de disposição da pluralidade de aberturas (19A) e são derivadas da estrutura de cristal da camada de estrutura semicondutora (14) na superfície da camada de estrutura semicondutora, (14), em que a pluralidade de protuberâncias (20) são protuberâncias (20) em formato de pirâmide hexagonal tendo cristas nas posições (19A, 20A) da pluralidade de aberturas (19A).
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que: a pluralidade de aberturas são, cada uma, dispostas de modo que as aberturas adjacentes a qualquer uma das aberturas (19A) estejam, cada uma, dispostas em cada vértice de um hexágono regular e dois lados opostos do hexágono regular sejam paralelos a uma direção [1-100] ou uma direção [11-20] de um eixo geométrico de cristal da camada de estrutura semicondutora (14).
3. Método, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que a pluralidade de protuberâncias (20) são formadas em uma disposição empacotada mais próxima.
4. Método, de acordo com qualquer uma das reivindicações 1 a 3, caracterizado pelo fato de que um gás usado no tratamento de plasma é um gás inerte.
5. Método, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que a caustificação úmida é uma caustificação úmida com uma solução alcalina.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013049003A JP6001476B2 (ja) | 2013-03-12 | 2013-03-12 | 半導体発光素子の製造方法 |
JP2013-049003 | 2013-03-12 | ||
PCT/JP2014/055651 WO2014141972A1 (ja) | 2013-03-12 | 2014-03-05 | 半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
BR112015021734A2 BR112015021734A2 (pt) | 2017-07-18 |
BR112015021734B1 true BR112015021734B1 (pt) | 2021-04-27 |
Family
ID=51536638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
BR112015021734-6A BR112015021734B1 (pt) | 2013-03-12 | 2014-03-05 | Método para fabricação de elemento emissor de luz semicondutor |
Country Status (7)
Country | Link |
---|---|
US (1) | US9349908B2 (pt) |
EP (1) | EP2975653B1 (pt) |
JP (1) | JP6001476B2 (pt) |
KR (1) | KR20150127096A (pt) |
CN (1) | CN105122476B (pt) |
BR (1) | BR112015021734B1 (pt) |
WO (1) | WO2014141972A1 (pt) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9276170B2 (en) * | 2012-10-23 | 2016-03-01 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and method of manufacturing semiconductor light emitting element |
CN111525010B (zh) * | 2020-04-30 | 2022-05-17 | 南京大学 | 高发光效率的深紫外发光二极管芯片及其制作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100576854B1 (ko) * | 2003-12-20 | 2006-05-10 | 삼성전기주식회사 | 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체 |
US7897420B2 (en) * | 2005-01-11 | 2011-03-01 | SemiLEDs Optoelectronics Co., Ltd. | Light emitting diodes (LEDs) with improved light extraction by roughening |
KR100769727B1 (ko) * | 2006-08-17 | 2007-10-23 | 삼성전기주식회사 | 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법 |
JP2009088519A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro-Mechanics Co Ltd | 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法 |
JP5343225B2 (ja) * | 2008-12-16 | 2013-11-13 | スタンレー電気株式会社 | Ii−vi族またはiii−v族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法 |
JP2011129718A (ja) * | 2009-12-17 | 2011-06-30 | Showa Denko Kk | 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器 |
JP5679869B2 (ja) * | 2011-03-07 | 2015-03-04 | スタンレー電気株式会社 | 光半導体素子の製造方法 |
JP5862354B2 (ja) * | 2011-04-15 | 2016-02-16 | 三菱化学株式会社 | 窒化物系発光ダイオード素子とその製造方法 |
KR20140022032A (ko) * | 2011-05-25 | 2014-02-21 | 도와 일렉트로닉스 가부시키가이샤 | 발광소자 칩 및 그 제조 방법 |
-
2013
- 2013-03-12 JP JP2013049003A patent/JP6001476B2/ja active Active
-
2014
- 2014-03-05 WO PCT/JP2014/055651 patent/WO2014141972A1/ja active Application Filing
- 2014-03-05 US US14/774,579 patent/US9349908B2/en active Active
- 2014-03-05 EP EP14763431.5A patent/EP2975653B1/en active Active
- 2014-03-05 KR KR1020157025042A patent/KR20150127096A/ko not_active Application Discontinuation
- 2014-03-05 BR BR112015021734-6A patent/BR112015021734B1/pt active IP Right Grant
- 2014-03-05 CN CN201480019270.5A patent/CN105122476B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20160027956A1 (en) | 2016-01-28 |
EP2975653A4 (en) | 2016-08-24 |
WO2014141972A1 (ja) | 2014-09-18 |
CN105122476A (zh) | 2015-12-02 |
JP6001476B2 (ja) | 2016-10-05 |
CN105122476B (zh) | 2018-01-23 |
EP2975653B1 (en) | 2020-04-08 |
KR20150127096A (ko) | 2015-11-16 |
US9349908B2 (en) | 2016-05-24 |
EP2975653A1 (en) | 2016-01-20 |
BR112015021734A2 (pt) | 2017-07-18 |
JP2014175583A (ja) | 2014-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5085283B2 (ja) | 柱状ナノ構造体(ナノロッド)を利用し発光ダイオード(led)の発光効率を引き上げる方法 | |
WO2018076406A1 (zh) | 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法 | |
JP2010040698A (ja) | ガードリング構造,その形成方法および半導体デバイス | |
TWI528589B (zh) | Group III nitride semiconductor element and method of manufacturing the same | |
BR112015021734B1 (pt) | Método para fabricação de elemento emissor de luz semicondutor | |
JP2008010608A (ja) | ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法 | |
JP5881865B2 (ja) | 半導体表面の粗面化方法 | |
JP4151560B2 (ja) | 半導体装置の製造方法 | |
TWI459592B (zh) | 奈米級側向成長磊晶之薄膜發光二極體及其製作方法 | |
JP2009170456A (ja) | 半導体装置の製造方法 | |
KR20110103687A (ko) | 패턴 형성방법, 반도체 발광소자 제조방법 및 반도체 발광소자 | |
US9444009B2 (en) | Group-III nitride compound semiconductor light emitting element, manufacturing method therefor and semiconductor light emitting device | |
JP2008109162A (ja) | 光電気化学エッチング装置 | |
JP2008205314A (ja) | Iii族窒化物半導体のエッチング方法および半導体装置の製造方法 | |
TWI830933B (zh) | 結構體的製造方法 | |
CN211929520U (zh) | 一种发光二极管芯片 | |
TW201232809A (en) | Method for manufacturing light emitting chip | |
US9601664B2 (en) | Semiconductor light-emitting element and method of manufacturing the same | |
CN211789074U (zh) | 一种发光二极管芯片 | |
TWI843876B (zh) | 結構體的製造方法及結構體 | |
TWI544116B (zh) | 藍寶石基板 | |
Kim et al. | InGaN/GaN light-emitting diodes with overcut-shaped periodic microstructures formed by wet etching process | |
TW202107559A (zh) | 結構體的製造方法以及中間結構體 | |
KR101335614B1 (ko) | 수직형 발광다이오드 소자 및 그 제조방법 | |
KR101450268B1 (ko) | 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
B06F | Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette] | ||
B06U | Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette] | ||
B09A | Decision: intention to grant [chapter 9.1 patent gazette] | ||
B16A | Patent or certificate of addition of invention granted |
Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 05/03/2014, OBSERVADAS AS CONDICOES LEGAIS. |