KR101450268B1 - 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자 - Google Patents

반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자 Download PDF

Info

Publication number
KR101450268B1
KR101450268B1 KR1020130012507A KR20130012507A KR101450268B1 KR 101450268 B1 KR101450268 B1 KR 101450268B1 KR 1020130012507 A KR1020130012507 A KR 1020130012507A KR 20130012507 A KR20130012507 A KR 20130012507A KR 101450268 B1 KR101450268 B1 KR 101450268B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
type nitride
conductive type
polar
Prior art date
Application number
KR1020130012507A
Other languages
English (en)
Other versions
KR20140099733A (ko
Inventor
정성민
이성남
김현수
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020130012507A priority Critical patent/KR101450268B1/ko
Publication of KR20140099733A publication Critical patent/KR20140099733A/ko
Application granted granted Critical
Publication of KR101450268B1 publication Critical patent/KR101450268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자에 관한 것으로서, 상기 반도체 소자의 제조 방법은 기판 위에 비극성 또는 반극성 질화물 반도체 소자 구조를 형성하는 단계, 그리고 상기 비극성 또는 반극성 질화물 반도체를 습식 식각하는 단계를 포함한다.
상기 반도체 소자의 제조 방법은 개선된 광 추출 특성을 갖는 반극성 또는 비극성 질화물 기반의 반도체 소자를 저렴한 비용 및 단축된 공정으로 제조할 수 있다.

Description

반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자{METHOD FOR MANUFACTURING SEMICONDUCTING DEVICE AND SEMICONDUCTING DEVICE MANUFACTURED BY USING THE SAME}
본 발명은 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자에 관한 것으로서, 보다 상세하게는 비극성 또는 반극성 질화물 반도체를 습식 식각하여 반도체 소자를 제조하는 방법 및 이에 의하여 제조된 반도체 소자에 관한 것이다.
비극성(nonpolar) 또는 반극성(semipolar) 질화물 기반 반도체는 고효율 광 소자 및 전기 소자 분야에서 상당히 큰 잠재력을 가지고 있다. 특히, 반도체 발광 소자(LED)의 경우 기존 극성 반도체 발광 소자(LED)에서 발광효율의 물리적 한계를 나타내는 원인 중 하나인 압전분극 현상이 발생하지 않거나 미세하게 존재해 이론적으로 상당히 큰 효율을 보이고, 실제로 비극성 LED의 경우 같은 면적에서 5배 이상의 광출력을 보이는 것으로 보고되었다.
기존 LED 제작 방법은 n-GaN을 노출시키기 위해 ICP-RIE(Inductively Coupled Plasma Reactive Ion Etching)를 통한 건식 식각이 이용되고 있다. 건식 식각을 사용해 LED를 제작하게 되면 건식 식각이 사용된 표면에 수많은 결함이 발생하게 되고, 결함을 없애기 위한 추가적인 공정이 필요하므로 상당한 비용이 소요된다는 문제가 있다.
한국특허공개 제20090076064호(공개일: 2009.07.13) 한국특허공개 제20070113652호(공개일: 2007.11.29) 한국특허등록 제0785494호(등록일: 2007.12.06)
본 발명의 목적은 상기한 종래 기술의 문제를 해결하기 위한 것으로, 습식 식각을 이용하여 비극성 또는 반극성 반도체 소자를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체 소자의 제조 방법을 이용하여 제조된 반도체 소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 기판 위에 비극성 또는 반극성 질화물 반도체 소자 구조를 형성하는 단계, 그리고 상기 비극성 또는 반극성 질화물 반도체를 습식 식각하는 단계를 포함한다.
상기 습식 식각은 KOH를 포함하는 식각액을 접촉시켜 이루어질 수 있다.
상기 식각액은 KOH를 1 내지 8mol/l의 몰농도로 포함할 수 있다.
상기 습식 식각은 0 내지 150℃에서 1초 내지 24시간 동안 이루어질 수 있다.
상기 기판은 a-면((11-20)면), m-면((10-10)면) 및 r-면((1-102)면)으로 이루어진 군에서 선택되는 어느 하나의 결정면을 가지는 사파이어 기판일 수 있다.
상기 비극성 또는 반극성 질화물 반도체는 (11-20), (11-22), (10-11), (20-21) 및 (30-31)로 이루어진 군에서 선택되는 어느 하나의 결정 구조를 가질 수 있다.
상기 비극성 또는 반극성 질화물 반도체 소자 구조는 제1 도전형 질화물 반도체층, 상기 제1 도전형 질화물 반도체층 위에 형성되는 활성층, 및 상기 활성층 위에 형성되는 제2 도전형 질화물 반도체층을 포함할 수 있다.
상기 습식 식각은 상기 제1 도전형 질화물 반도체층의 일부까지 식각되도록 이루어질 수 있다.
상기 습식 식각에 의하여 상기 제1 도전형 질화물 반도체층, 상기 활성층, 상기 제2 도전형 질화물 반도체층 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 식각면에 요철 구조가 형성될 수 있다.
상기 요철 구조는 주상절리, 판상절리, 방상절리 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 형상일 수 있다.
상기 요철의 크기는 1㎛ 이내일 수 있다.
본 발명의 다른 일 실시예에 따른 반도체 소자는 상기 반도체 소자의 제조 방법에 의하여 제조될 수 있다.
상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 광소자 및 트랜지스터를 포함하는 전자 소자로 이루어진 군에서 선택되는 어느 하나일 수 있다.
이하, 본 발명을 보다 상세하게 설명한다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 기판 위에 비극성 또는 반극성 질화물 반도체 소자 구조를 형성하는 단계, 그리고 상기 비극성 또는 반극성 질화물 반도체를 습식 식각하는 단계를 포함한다.
여기서, 비극성 질화물 반도체 소자는 압전전계에 의한 분극전계가 유발되지 않는 질화물 반도체로 형성된 소자를 의미하며, 반극성 질화물 반도체 소자는 성장면이 c-면인 질화물 반도체에 비해 분극전계가 상대적으로 작은 질화물 반도체로 형성된 소자를 의미한다.
상기 반도체 소자의 제조 방법은 상기 비극성 또는 반극성 질화물 반도체를 습식 식각하는 것으로서, 극성 질화물 반도체의 경우 화학적으로 매우 안정해 습식식각을 할 수 없지만, 비극성 또는 반극성 질화물 반도체의 경우 상대적으로 덜 안정하여 습식 식각이 가능하다.
통상적으로 사파이어의 결정면으로 c-면(예를 들어, (0001)면)을 사용하는 사파이어 기판에 성장되는 극성(polar) 질화물 반도체는, 분극장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되는 문제점이 있다.
이에, 상기 반도체 소자의 제조 방법은 비극성 또는 반극성 질화물 반도체층이 성장 가능하도록 사파이어 기판의 결정면으로 a-면(예를 들어, (11-20)면), m-면(예를 들어, (10-10)면), 또는 r-면(예를 들어, (1-102)면) 등을 이용한다.
예를 들어, 사파이어 기판의 결정면을 m-면으로 선택한 경우에, 그 위에 (11-22)면에 수직한 방향으로 성장되는 반극성(semi-polar) 질화물 반도체층을 형성할 수 있으며, 이외에도 사파이어 기판의 결정면을 a-면으로 선택한 경우에도, 그 위에 소정 방향으로 성장되는 반극성 질화물 반도체층을 형성할 수 있다.
또한, 상기 사파이어 기판의 결정면을 r-면으로 선택한 경우에는, 그 위에 (11-20)면에 수직한 방향으로 성장되는 비극성(nonpolar) 질화물 반도체층을 형성할 수 있다.
이하, 반극성 또는 비극성 질화물 반도체층을 형성하기 위하여, 사파이어 기판의 결정면은 a-면, m-면, 또는 r-면을 이용하고 그 위에 비극성 또는 반극성 질화물 반도체 소자 구조를 형성한 반도체 소자의 구조와 그 제조 방법을 설명한다.
여기서, 상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자를 의미하며, 이하에서 반도체 소자로서 발광 다이오드를 예로 들어 설명하지만, 본 발명이 이에 한정되는 것은 아니며, 상기 사파이어 기판의 결정면으로 a-면, m-면, 또는 r-면을 사용하고 그 위에 반극성 또는 비극성 질화물 반도체층을 형성하여 레이저 다이오드, 광검출 소자(photo detector), 또는 태양 전지 등의 다른 질화물 반도체 소자를 제조하는 방법에도 유사하게 적용될 수 있다. 이외에도, 상기 반도체 소자를 제조하는 방법은 일반 다이오드나 트랜지스터와 같은 반도체 전자 소자를 제조하는 방법에도 유사하게 적용될 수 있다.
도 1 내지 3은 상기 반도체 소자의 구조 및 제조 방법을 설명하기 위한 도면으로서, 도 1은 상기 비극성 또는 반극성 질화물 반도체 소자 구조를 나타내는 개략도이고, 도 2는 습식 식각한 후 상기 비극성 또는 반극성 질화물 반도체 소자 구조를 나타내는 개략도이고, 도 3은 습식 식각한 후 금속층을 형성한 비극성 또는 반극성 질화물 반도체 소자 구조를 나타내는 개략도이다.
도 1을 참조하면, 우선 사파이어 기판(400) 위에 제1 도전형 질화물 반도체층(300), 활성층(200) 및 제2 도전형 질화물 반도체층(100)을 순차적으로 성장해 비극성 또는 반극성 질화물 반도체 소자 구조를 제조한다.
우선, 결정면 a-면, m-면 또는 r-면을 갖는 사파이어 기판(400)을 준비하고, 금속 유기 화학 기상 증착법(metal-organic chemical vapor deposition; MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 방식으로 사파이어 기판(400) 위에 비극성 또는 반극성 질화물 반도체층을 성장시켜 비극성 또는 반극성 질화물 반도체 소자 구조를 형성한다.
상기 결정면 a-면, m-면 또는 r-면을 갖는 사파이어 기판(400) 위에 성장된 비극성 또는 반극성 질화물 반도체층은 (11-20), (11-22), (10-11), (20-21) 및 (30-31)로 이루어진 군에서 선택되는 어느 하나의 결정 구조를 가질 수 있다.
상기 제1 도전형 질화물 반도체층(300)과 제2 도전형 질화물 반도체층(100)은 n형 질화물 반도체층과 p형 질화물 반도체층이거나, 또는 p형 질화물 반도체층과 n형 질화물 반도체층일 수 있다. 바람직하게, 상기 제1 도전형 질화물 반도체층(300)은 n형 질화물 반도체층이고, 상기 제2 도전형 질화물 반도체층(100)은 p형 질화물 반도체층일 수 있다.
상기 n형 질화물 반도체층은 Si 등 불순물을 도핑한 GaN 층을 약 2㎛의 두께로 성장시켜 형성될 수 있다. 상기 p형 질화물 반도체층은 Mg 도핑(Mg 도펀트 농도 약 5X019)한 GaN 층을 약 100nm의 두께로 성장시켜 형성될 수 있다.
상기 활성층(200)은 GaN 배리어층(약 7.5nm 두께)과 In0 .15Ga0 .85N 우물층(약 2.5nm)을 수회(예를 들어, 약 5회) 반복하여 형성한 다중 양자 우물 구조(multi-quantum well; MQW)층일 수 있다. 상기 MQW층의 InGaN 우물층과 GaN 배리어층은 모두 1X1019 정도의 Si 도펀트 농도로 도핑될 수도 있다. 상기 InGaN 우물층은 In0 .15Ga0 .85N층인 것을 예로 들었으나, 본 발명이 이에 한정되는 것은 아니며, InxGa1-xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있으며, 상기 MQW층의 InGaN 우물층과 GaN 배리어층은 위와 같이 Si 이외에도 O, S, C, Ge, Zn, Cd, Mg 중 적어도 어느 하나로 도핑될 수 있다.
상기 도 2를 참조하면, 다음으로 상기 비극성 또는 반극성 질화물 반도체(100, 200, 300)를 습식 식각한다.
상기 비극성 또는 반극성 질화물 반도체(100, 200, 300)를 습식 식각하기 전에, 선택적으로 상기 비극성 또는 반극성 질화물 반도체(100, 200, 300)를 세정할 수 있다. 상기 세정은 유기 세정과 산세정 공정을 포함할 수 있다. 상기 유기 세정과 산세정은 종래 사용되는 세정 방법이면 어느 것이나 사용 가능하므로, 여기서 상세한 설명은 생략한다.
또한, 상기 비극성 또는 반극성 질화물 반도체(100, 200, 300)의 일부분만을 습식 식각하기 위하여, 선택적으로 리소그래피 공정 후 금속 마스크를 증착하는 공정을 더 포함할 수 있다. 상기 리소그래피 공정 및 마스크 증착 공정은 종래 사용되는 리소그래피 및 증착 방법이면 어느 것이나 적용 가능하므로, 여기서 상세한 설명은 생략한다.
상기 습식 식각은 KOH를 포함하는 식각액을 접촉시켜 이루어질 수 있다.
상기 습식 식각은 KOH를 1 내지 8mol/l의 몰농도로 포함하는 식각액으로, 0 내지 150℃의 온도에서 1초 내지 24시간 동안 진행할 수 있다. 상기 습식 식각의 시간은 상기 몰농도와 상기 온도에 따라 변할 수 있다. 상기 KOH의 몰농도가 1mol/l 미만이거나 상기 식각 온도가 0℃ 미만인 경우 식각 속도가 느려 공정 시간이 늘어나며 생산성에 큰 영향을 미칠 수 있다. 반대로 상기 KOH의 몰농도가 8mol/l를 초과하거나 상기 식각 온도가 150℃를 초과하는 경우 식각 속도가 너무 빨라 식각되는 속도를 제어하기 힘들며 균일하게 식각되지 않아 활성층 및 질화물 반도체층에 이중 단차가 생길 수 있고, 언더 컷(under cut) 문제도 생길 수 있다.
상기 습식 식각은 상기 제1 도전형 질화물 반도체층(300)의 일부까지 식각되도록 이루어지는데, 이때 상기 습식 식각에 의하여 상기 제1 도전형 질화물 반도체층(300), 상기 활성층(200), 상기 제2 도전형 질화물 반도체층(100) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 식각면(301, 501, 502, 503)에 요철 구조가 형성될 수 있다.
상기 요철 구조는 상기 비극성 또는 반극성 질화물 반도체의 결정 구조에 의하여 생성된 것으로서, 결정면에 따라 습식 식각 정도가 상이하기 때문이다. 상기 요철 구조는 광 추출 구조로서 작용하여 제조된 반도체 소자의 광 추출 특성을 향상시키며 별도의 공정 없이도 습식 식각만으로 광 추출 구조를 형성할 수 있다.
또한, 상기 요철 구조는 상기 비극성 또는 반극성 질화물 반도체의 결정 구조에 의하여 생성된 것이기 때문에 상기 요철의 크기는 1㎛ 이내이고, 주상절리, 판상절리, 방상절리 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 형상을 가질 수 있다.
상기 도 3을 참조하면, 마지막으로 습식 식각에 의하여 노출된 상기 제1 도전형 질화물 반도체층(300)과 상기 제2 도전형 질화물 반도체층(100) 위에 각각 전원을 인가하기 위한 금속층(310, 110)이 형성될 수 있다.
상기 금속층(310, 110)은 Ti, Al, Ni, Au 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 금속을 포함할 수 있고, 바람직하게는 n형 질화물 반도체층 위에는 Ti/Al을 순차적으로 증착하고, p형 질화물 반도체층 위에는 Ni/Au를 순차적으로 증착할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니고, 상기 금속층(310, 110)은 ITO(Indium Tin Oxide)와 같은 다른 금속층을 사용할 수도 있다.
본 발명의 다른 일 실시예에 따른 반도체 소자는 상기 반도체 소자의 제조 방법에 의하여 제조될 수 있다. 상기 반도체 소자는 광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 광소자 및 트랜지스터를 포함하는 전자 소자로 이루어진 군에서 선택되는 어느 하나일 수 있다.
본 발명의 반도체 소자의 제조 방법은 개선된 광 추출 특성을 갖는 반극성 또는 비극성 질화물 기반의 반도체 소자를 저렴한 비용 및 단축된 공정으로 제조할 수 있다.
도 1은 상기 비극성 또는 반극성 질화물 반도체 소자 구조를 나타내는 개략도이다.
도 2는 습식 식각한 후 상기 비극성 또는 반극성 질화물 반도체 소자 구조를 나타내는 개략도이다.
도 3은 습식 식각한 후 금속층을 형성한 비극성 또는 반극성 질화물 반도체 소자 구조를 나타내는 개략도이다.
도 4는 비교예에서 건식 식각 후 노출된 n-GaN의 표면 및 측면을 나타내는 전자현미경 사진이다.
도 5는 실시예에서 습식 식각 후 노출된 n-GaN의 표면 및 측면을 나타내는 전자현미경 사진이다.
도 6 및 도 7은 각각 비교예 및 실시예에서 제조된 발광 다이오드의 5mA에서 측정한 발광 이미지이다.
도 8은 비교예(dry etching)와 실시예(wet etching)에서 제조한 발광 다이오드의 전류에 따른 광출력을 나타내는 그래프이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
[ 제조예 : 발광 다이오드의 제조]
( 실시예 )
사파이어 기판 위에 반극성 GaN 웨이퍼를 성장하였다. u-GaN, n-GaN, MQW(Multi Quantum Well), p-GaN를 순차적으로 성장하였으며, 상기 웨이퍼 제조는 금속 유기 화학 기상 증착(MOCVD)방식으로 진행하였다. 최종 제작된 반극성 GaN 웨이퍼의 결정구조는 (11-22)였다.
이후, 웨이퍼 세정을 실시하였는데, 이러한 웨이퍼 세정은 유기 세정 공정과 산세정 공정을 포함하였다. 우선, 유기 세정 공정은 아세톤이 담긴 비커에 상기 제조된 웨이퍼를 넣고 초음파를 가해준 상태로 5분 동안 처리하고, 이후 탈이온화수를 5분 동안 흘려주어 아세톤을 제거하고, 질소 가스를 통해 수분을 제거하였다. 같은 방법으로 이소프로필 알콜(IPA)에서 상술한 공정을 반복하였다. 다음으로 산 세정 공정을 진행하였다. 상기 산세정 공정에서는 황산과 과산화수소를 1:1로 섞은 용액과 BOE 용액으로 위와 동일한 과정을 반복해주었으나, 초음파 처리는 하지 않았다.
이후, 상기 유기 세정과 산세정이 끝난 웨이퍼를 부분적으로 습식 식각하기 위해 광학리소그래피공정 후 Ni 마스크를 증착하였다.
상기 광학리소그래피공정은 스핀 코팅기(spin coater) 장비에 상기 제조된 웨이퍼를 놓고 점착 용액을 떨어뜨린 뒤 스핀 코팅기를 작동시켜 회전을 시켰다. 회전을 통해 상기 웨이퍼 위에 균일하게 점착 용액이 퍼지게 만들고, 그 위에 DNR(감광제) 용액을 떨어뜨려 스핀 코팅기를 작동시켜 균일하게 퍼뜨렸다. 이후 핫 트랙(Hot track) 장비 위에 상기 웨이퍼를 놓고, 110℃에서 90초 동안 베이킹을 실시하고, 노광기(aligner)에 CTLM 패턴이 그려진 마스크를 끼우고, UV 광을 3.5초 동안 노출시켰다. 다시 핫 트랙 장비로 웨이퍼를 110℃에서 90초 베이킹을 실시하고, 현상액(developer)에 35초간 침지하고, 탈 이온화수를 흘려주어 상기 현상액을 제거함으로써 광학리소그래피 공정을 완료하였다.
상기 광학리소그래피 공정이 진행된 웨이퍼에 금속 박막을 증착하였다. 먼저, 상기 광학 리소그래피 공정이 진행된 웨이퍼를 탈이온화수에 침지시킨 후, 초음파로 30초간 처리하고, 이를 다시 BOE 용액에 1분간 침지시켰다. 이후 BOE에서 꺼낸 상기 웨이퍼를 탈 이온화수에 담그고 1분간 흘려주고 꺼낸 뒤, 질소 가스로 수분을 제거하였다. 이후 전자빔 증착기에 웨이퍼를 놓고, 1.2X10-6 torr 이하의 압력이 되면 0.1nm/sec 의 속도로 금속(Ni=100nm)을 증착하였다.
이후, 습식 식각을 위해 90℃, 4 mol/l의 KOH 용액에 Ni이 증착된 웨이퍼를 담구고 17분간 습식식각을 진행하였으며, alpha-step을 이용해 식각된 두께를 확인하였다.
이후, 습식 식각에 의하여 노출된 n-GaN에는 Ti/Al을 증착하였으며, p-GaN에는 Ni/Au를 증착하였다. 상기 금속층은 앞서 Ni 마스크 제작과 동일한 방식으로 광학리소그라피 공정과 전자빔증착기를 이용한 증착공정을 진행하였다.
( 비교예 )
상기 습식 시각 공정으로 제작한 실시예의 발광 다이오드의 향상된 광출력을 확인하게 위해 기존의 방법(건식 식각)으로 발광 다이오드를 별도로 제작하였다.
[ 실험예 : 제조된 발광 다이오드의 성능 측정]
상기 실시예 및 비교예에서 제조된 발광 다이오드에 대하여 광 추출 구조의 형성 여부 및 광출력 특성을 측정하였고, 그 결과를 도 4 내지 8에 나타내었다.
도 4는 비교예에서 건식 식각 후 노출된 n-GaN의 표면 및 측면을 나타내는 전자현미경 사진이다. 도 5는 실시예에서 습식 식각 후 노출된 n-GaN의 표면 및 측면을 나타내는 전자현미경 사진이다. 상기 도 4 및 도 5를 참조하면, 실시예에서 제조된 발광 다이오드는 습식 식각에 의하여 1㎛ 이하 크기의 요철이 형성되었음을 확인할 수 있고, 상기 요철 구조가 주상절리, 판상절리, 방상절리 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 형상임을 확인할 수 있다. 상기 요철은 광 추출 구조로 작용할 수 있다.
도 6 및 도 7은 각각 비교예 및 실시예에서 제조된 발광 다이오드의 5mA에서 측정한 발광 이미지이다. 상기 도 6 및 도 7을 참조하면, 습식 식각으로 제조한 실시예의 발광 다이오드가 향상된 광 출력을 보이는 것을 확인할 수 있다.
도 8은 비교예(dry etching)와 실시예(wet etching)에서 제조한 발광 다이오드의 전류에 따른 광출력을 나타내는 그래프이다. 도 8을 참조하면, 20mA에서 측정된 광출력은 실시예가 비교예 보다 89% 향상된 광 출력을 보이는 것을 확인할 수 있다.
이상 살핀 바와 같이 본 발명은 반극성 GaN 반도체에 Ni을 증착한 뒤 습식 식각을 통해 반극성 GaN 반도체 발광 소자(LED)를 제작하여 광출력을 향상 시켰다.
본 발명은 금속박막 증착 공정-KOH에 의한 습식 식각 공정-금속박막 증착 공정 연속적으로 진행함으로써 향상된 광 출력 특성을 갖는 반극성(Semipolar) GaN 기반 소자를 제조할 수 있으며, 특히 반극성 또는 비극성 n-GaN층 표면 및 측면(side wall) 에 향상된 광 추출 구조를 형성할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하며 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제2 도전형 질화물 반도체층
200: 활성층
300: 제1 도전형 질화물 반도체층
400: 기판
110, 310: 금속층
301, 501, 502, 503: 식각면

Claims (8)

  1. 기판 위에 제1 도전형 질화물 반도체층, 상기 제1 도전형 질화물 반도체층 위에 형성되는 활성층, 및 상기 활성층 위에 형성되는 제2 도전형 질화물 반도체층을 포함하는 비극성 또는 반극성 질화물 반도체 소자 구조를 형성하는 단계,
    상기 제2 도전형 질화물 반도체층 위에, 상기 제2 도전형 질화물 반도체층이 습식 식각될 부분을 제외한 부분에 마스크를 증착하는 단계, 그리고
    상기 마스크가 형성되지 않은 부분의 제2 도전형 질화물 반도체층, 활성층 및 제1 도전형 질화물 반도체층의 일부분 까지 습식 식각하여 제거하는 단계를 포함하며,
    상기 습식 식각은 KOH를 1 내지 8mol/l의 몰농도로 포함하는 식각액으로, 0 내지 150℃에서 1초 내지 24시간 동안 이루어지는 것인 반도체 소자의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 습식 식각에 의하여 상기 제1 도전형 질화물 반도체층, 상기 활성층, 상기 제2 도전형 질화물 반도체층 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 식각면에 요철 구조가 형성되는 것인 반도체 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 요철 구조는 주상절리, 판상절리, 방상절리 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나의 형상인 것인 반도체 소자의 제조 방법.
  7. 제1항에 따른 반도체 소자의 제조 방법에 의하여 제조된 반도체 소자.
  8. 제7항에 있어서,
    상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 광소자 및 트랜지스터를 포함하는 전자 소자로 이루어진 군에서 선택되는 어느 하나인 것인 반도체 소자.
KR1020130012507A 2013-02-04 2013-02-04 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자 KR101450268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130012507A KR101450268B1 (ko) 2013-02-04 2013-02-04 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130012507A KR101450268B1 (ko) 2013-02-04 2013-02-04 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자

Publications (2)

Publication Number Publication Date
KR20140099733A KR20140099733A (ko) 2014-08-13
KR101450268B1 true KR101450268B1 (ko) 2014-10-22

Family

ID=51745911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130012507A KR101450268B1 (ko) 2013-02-04 2013-02-04 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자

Country Status (1)

Country Link
KR (1) KR101450268B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032900A (ja) 2007-07-27 2009-02-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
US20100009483A1 (en) 2007-07-19 2010-01-14 Foxsemicon Integrated Technology, Inc. Method for fabricating a nitride-based semiconductor light emitting device
KR20120099173A (ko) * 2011-02-10 2012-09-07 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법
KR20120104985A (ko) * 2009-11-03 2012-09-24 더 리전츠 오브 더 유니버시티 오브 캘리포니아 결정 식각에 의한 초발광 다이오드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100009483A1 (en) 2007-07-19 2010-01-14 Foxsemicon Integrated Technology, Inc. Method for fabricating a nitride-based semiconductor light emitting device
JP2009032900A (ja) 2007-07-27 2009-02-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
KR20120104985A (ko) * 2009-11-03 2012-09-24 더 리전츠 오브 더 유니버시티 오브 캘리포니아 결정 식각에 의한 초발광 다이오드
KR20120099173A (ko) * 2011-02-10 2012-09-07 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법

Also Published As

Publication number Publication date
KR20140099733A (ko) 2014-08-13

Similar Documents

Publication Publication Date Title
JP7062757B2 (ja) 材料および半導体構造を多孔質化する方法
US9153737B2 (en) High-quality non-polar/semi-polar semiconductor device on porous nitride semiconductor and manufacturing method thereof
RU2569638C2 (ru) Светоизлучающий диод с наноструктурированным слоем и способы изготовления и применения
KR100755591B1 (ko) 질화물계 발광소자의 제조방법
US8957427B2 (en) Successive ionic layer adsorption and reaction process for depositing epitaxial ZnO on III-nitride-based light emitting diode and light emitting diode including epitaxial ZnO
US9099609B2 (en) Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
TW201706452A (zh) 利用化學腐蝕的方法剝離生長襯底的方法
US8298842B2 (en) Method for manufacturing semiconductor light-emitting device
TWI617045B (zh) 具有奈米柱之發光元件及其製造方法
CN110416372B (zh) 一种面向micro-LED应用的无损微纳结构的制备方法
TW201322487A (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
TW201921820A (zh) 雷射二極體、led及在圖案化基板上之矽積體感測器
US8796716B2 (en) Light emitting diode
Min et al. Large-scale and high-quality III-nitride membranes through microcavity-assisted crack propagation by engineering tensile-stressed Ni layers
US8790940B2 (en) Method for making light emitting diode
KR101018106B1 (ko) 역 메사 구조의 질화물 반도체 발광 소자의 제조 방법
US20150104944A1 (en) Method of forming patterns for semiconductor device
KR101471608B1 (ko) 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
KR101450268B1 (ko) 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자
KR20230013132A (ko) 마이크로led 피처들의 사전 세척 및 캡슐화
KR102227999B1 (ko) 금속 반사판 일체형 광소자 및 그 제조 방법
US9263628B2 (en) Method for making light emitting diodes
KR20150089551A (ko) Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법
KR101372352B1 (ko) ｐ-ＧａＮ 오믹 전극 제조방법 및 이에 의하여 제조된 ｐ-ＧａＮ 오믹 전극
US9705055B2 (en) Light emitting diodes

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6