KR101372352B1 - ｐ-ＧａＮ 오믹 전극 제조방법 및 이에 의하여 제조된 ｐ-ＧａＮ 오믹 전극 - Google Patents
ｐ-ＧａＮ 오믹 전극 제조방법 및 이에 의하여 제조된 ｐ-ＧａＮ 오믹 전극 Download PDFInfo
- Publication number
- KR101372352B1 KR101372352B1 KR1020120099475A KR20120099475A KR101372352B1 KR 101372352 B1 KR101372352 B1 KR 101372352B1 KR 1020120099475 A KR1020120099475 A KR 1020120099475A KR 20120099475 A KR20120099475 A KR 20120099475A KR 101372352 B1 KR101372352 B1 KR 101372352B1
- Authority
- KR
- South Korea
- Prior art keywords
- gan
- ohmic electrode
- present
- koh
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 abstract description 11
- 238000000427 thin-film deposition Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 16
- 239000000243 solution Substances 0.000 description 8
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 239000008367 deionised water Substances 0.000 description 4
- 229910021641 deionized water Inorganic materials 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 238000005554 pickling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000527 sonication Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
ｐ-ＧａＮ 오믹 전극 제조방법 및 이에 의하여 제조된 ｐ-ＧａＮ 오믹 전극이 제공된다.
본 발명에 따른 ｐ-ＧａＮ 오믹 전극 제조방법은 p-GaN층 표면을 KOH로 식각처리하는 단계; 및 상기 식각처리된 p-GaN층 상에 금속층을 적층하는 단계를 포함하는 것을 특징으로 하며, 본 발명에 따르면, KOH에 의한 습식 식각 공정-금속박막 증착 공정을 연속적으로 진행함으로써 개선된 오믹 컨택 특성을 갖는 반극성(Semipolar) 또는 비극성(nonpolar) p-GaN 기반 오믹 전극을 제조할 수 있다.
본 발명에 따른 ｐ-ＧａＮ 오믹 전극 제조방법은 p-GaN층 표면을 KOH로 식각처리하는 단계; 및 상기 식각처리된 p-GaN층 상에 금속층을 적층하는 단계를 포함하는 것을 특징으로 하며, 본 발명에 따르면, KOH에 의한 습식 식각 공정-금속박막 증착 공정을 연속적으로 진행함으로써 개선된 오믹 컨택 특성을 갖는 반극성(Semipolar) 또는 비극성(nonpolar) p-GaN 기반 오믹 전극을 제조할 수 있다.
Description
본 발명은 p-GaN 오믹 전극 제조방법 및 이에 의하여 제조된 p-GaN 오믹 전극에 관한 것으로, 보다 상세하게는 반극성 또는 비극성 p-GaN 물질과 전극용 금속 사이의 낮은 저항을 구현하는 방법에 관한 것이다.
반극성(Semipoalr) 및 비극성(nonpolar) GaN-기반 반도체는 고효율의 광전자 및 전자 소자의 구성요소로서 매우 중요하다. 최근 반극성 또는 비극성 GaN으로 제작한 LED가 장파장에서 보다 효율적이고 안정한 발광 특성을 나타내는 것으로 나타났다. 또한 반극성 또는 비극성 GaN에서 제조된 LED는 일반적으로 녹색 갭(Green gap)을 채울 수 있는 최종적인 해결책으로 여겨지고 있으며, 향상된 효율의 헤테로구조 전자소자(HFET)가 비극성 AlGaN/GaN 헤테로 구조에서 증명되었다.
이러한 반극성 및 비극성 GaN-기반 반도체의 효율을 더 올리기 위해서는 반극성 GaN 표면상에서의 금속과의 낮은 저항의 오믹 컨택을 형성, 향상시키는 것은 매우 중요하다. 현재 오믹 전극 제조기술은 고농도 도핑, 이종 이상의 금속을 사용하는 방법 또는 열처리하는 방법이 있다.
하지만, 고농도 도핑 기술을 사용하는 경우, 도핑 물질의 농도 조절에 따라 저농도 도핑 소자에는 적용하기 어렵다는 문제가 있고, 이종 이상의 금속을 사용하는 경우, 경제성이 떨어지는 문제가 있다.
이에 반극성 또는 비극성 p-GaN 상에서의 금속간의 오믹 컨택을 개선하는 방법을 제공한다.
상기 과제를 해결하기 위하여, 본 발명은 p-GaN층 표면을 KOH로 식각처리하는 단계; 상기 식각처리된 p-GaN층 상에 금속층을 적층하는 단계을 특징으로 포함하는 p-GaN 오믹 전극 제조방법을 제공한다.
본 발명의 일 실시예에서, 상기 p-GaN층은 반극성 또는 비극성 p-GaN을 포함한다.
본 발명의 일 실시예에서, 상기 반극성 p-GaN 층은 (11-22), (10-11), (20-21) 또는 (30-31) 결정구조를 갖는다.
본 발명의 일 실시예에서, 상기 비극성 p-GaN 층은 (11-20), (10-11), (11-22) 결정구조의 사피이어 기판 위에 성장한다.
본 발명의 일 실시예에서, 상기 금속층은 Pd, Pt, Ag 및 Ni로 이루어진 군으로부터 선택된 하나 이상을 포함한다.
본 발명의 일 실시예에서, 상기 금속층은 순차적으로 적층된 Pd/Pt/Ag이다.
본 발명의 일 실시예에서, 상기 p-GaN층 표면을 KOH로 식각처리하는 단계에 따라 상기 p-GaN층 표면에는 요철구조가 형성된다.
본 발명의 일 실시예에서, 상기 p-GaN층 표면을 KOH로 식각처리하는 단계는, 상기 p-GaN층을 KOH 용액과 접촉시키는 습식 식각 방식으로 진행된다.
본 발명은 상술한 방법으로 제조된 p-GaN 오믹 전극을 제공한다.
본 발명은 또한 상술한 오믹 컨택을 포함하는 것을 특징으로 하는 전자소자를 제공한다.
본 발명의 일 실시예에서, 상기 전자소자는 LED 소자 또는 전력소자이다.
본 발명에 따르면, KOH에 의한 습식 식각 공정-금속박막 증착 공정-열처리 공정을 연속적으로 진행함으로써 개선된 오믹 컨택 특성을 갖는 반극성(Semipolar) 또는 비극성(nonpolar) p-GaN 기반 오믹 전극을 제조할 수 있다.
도 1a 는 본 발명의 일 실시예에 따른 pGaN 오믹 컨택 제조방법의 단계도이다.
도 1b 는 KOH에 의한 습식 식각 처리 후의 표면구조(210)에 대한 주사 전자 현미경 이미지이다.
도 1c 및 도 1d는 오믹전극 특성을 평가하기위해 반극성 pGaN에 KOH에 의한 습식식각을 처리하기 전과 후에 각각 Pd/Pt/Ag을 증착한 최종 제작된 시료의 이미지이다.
도 2a 및 도 2b는 본 발명에 따른 표면 처리 전과 처리 후 갭 스페이싱(gap spacing)에 따른I-V곡선이다.
도 3는 종래 기술과 본 발명에 따른 구조와 효과의 차이를 설명하는 그림이다.
도 4는 온도(180-380 K)에 따른 I-V를 측정한 뒤 이에 대한 컨택 저항값을 나타낸 그래프이다.
도 1b 는 KOH에 의한 습식 식각 처리 후의 표면구조(210)에 대한 주사 전자 현미경 이미지이다.
도 1c 및 도 1d는 오믹전극 특성을 평가하기위해 반극성 pGaN에 KOH에 의한 습식식각을 처리하기 전과 후에 각각 Pd/Pt/Ag을 증착한 최종 제작된 시료의 이미지이다.
도 2a 및 도 2b는 본 발명에 따른 표면 처리 전과 처리 후 갭 스페이싱(gap spacing)에 따른I-V곡선이다.
도 3는 종래 기술과 본 발명에 따른 구조와 효과의 차이를 설명하는 그림이다.
도 4는 온도(180-380 K)에 따른 I-V를 측정한 뒤 이에 대한 컨택 저항값을 나타낸 그래프이다.
이하 첨부된 도면을 참조하여 본 발명에 대해 구체적으로 살펴보기로 한다.
다만, 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 용어가 동일하더라도 표시하는 부분이 상이하면 도면부호가 일치하지 않음을 미리 말해두는 바이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 설정된 용어들로서 이는 실험자 및 측정자와 같은 사용자의 의도 또는 관례에 따라 달라질 수 있으므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 명세서에서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
본 발명은 상술한 향상된 특성의 오믹 컨택을 형성하기 위하여, 먼저 m-plane (11-22)의 결정구조를 가진 사파이어 기판 위에 반극성 p-GaN 웨이퍼를 성장하였다. 상기 웨이퍼 제조는 금속 유기 화학 기상 증착(MOCVD)방식으로 진행되었으며, 반극성 p-GaN 웨이퍼 제작에 기판으로 사용된 m-plane (11-22) 결정구조를 가진 사파이어 기판은 (10-11), (20-21), (30-31) 등으로 대체가 가능하다. 그리고 비슷한 특성을 보이는 비극성 p-GaN의 웨이퍼 제작의 경우 (11-20), (10-11), (11-22) 등의 결정구조를 가진 사파이어 기판 위에 성장할 수 있다.
이후, 웨이퍼 세정을 실시하였는데, 이러한 웨이퍼 세정은 유기세정 공정과 산세정 공정을 포함할 수 있다.
우선 유기세정 공정은 아세톤이 담긴 비커에 웨이퍼를 넣고 초음파를 가해준 상태로 5분동안 처리하고, 이후 탈이온화수를 5분동안 흘려주어 아세톤을 제거, 질소가스를 통해 수분을 제거하였다. 같은 방법으로 이소프로필 알콜(IPA)에서 상술한 공정을 반복하였다. 다음으로 산 세정공정을 진행한다. 산세정 공정에서는 황산과 과산화수소를 1:1로 섞은 용액과 BOE 용액으로 위와 동일한 과정을 반복해주나 초음파 처리는 하지 않는다.
이후, 상기 유기세정과 산세정이 끝난 웨이퍼를 100로 가열된 4몰의 KOH 수용액에 넣고 5분동안 습식식각 공정을 진행하였다. 습식식각 공정이 끝난 후, 다시 웨이퍼 세정공정을 실시하였고, 연속적으로 광학리소그래피 공정을 진행하였다.
광학리소그래피공정은 스핀 코팅기(spin coater) 장비에 웨이퍼를 놓고 점착용액을 떨어 뜨린 뒤 스핀 코팅기를 작동시켜 회전을 시킨다. 회전을 통해 웨이퍼위에 균일하게 점착용액이 퍼지게 만들고, 그 위에 DNR(감광제)용액을 떨어뜨려 스핀 코팅기를 작동시켜 균일하게 퍼뜨린다. 이후 핫 트랙(Hot track) 장비 위에 웨이퍼를 놓고 110에서 90초동안 베이킹을 실시하고, 노광기(aligner)에 CTLM 패턴이 그려진 마스크를 끼우고, UV 광을 3.5초동안 노출시켰다. 다시 핫 트랙 장비로 웨이퍼를 110에서 90초 베이킹을 실시하고, 현상액(developer)에 35초간 침지하고, 탈 이온화수를 흘려주어 상기 현상액을 제거함으로써 광학리소그래피 공정을 완료하였다.
상기 광학리소그래피 공정이 진행된 웨이퍼에 금속 박막을 증착하였는데, 금속 박막 증착 공정은 다음과 같다.
먼저 상기 광학 리소그래피 공정이 진행된 웨이퍼를 탈이온화수에 침지시킨 후, 초음파로 30초간 처리하고, 이를 다시 BOE 용액에 1분간 침지시켰다. 이후 BOE에서 꺼낸 웨이퍼를 탈 이온화수에 감그고 1분간 흘려주고 꺼낸 뒤, 질소가스로 수분을 제거하였다. 이후 열 증착기에 웨이퍼를 놓고, 1.2E-6 torr이하의 압력이 되면 0.1nm/sec 의 속도로 금속(Pd/Pt/Ag=5/10/80nm)을 증착하였다.
본 발명은 KOH에 의한 습식 식각 공정-금속박막증착공정 연속적으로 진행함으로써 개선된 오믹 특성을 갖는 반극성(Semipolar) p-GaN 기반 소자를 제조할 수 있으며, 특히 반극성 또는 비극성 p-GaN와 금속간 낮은 저항의 오믹 컨택 구조를 형성할 수 있다.
도 1a 는 본 발명의 일 실시예에 따른 GaN 오믹 컨택 제조방법의 단계도이다.
도 1a를 참조하면, 사파이어 기판(100)위에 반극성 p-GaN 층(200)을 성장하고, 상기 p-GaN층(200) 표면을 KOH 등의 화학용액으로 식각 공정을 통하여 식각처리를 하고, 도 1a에 도시된 바와 같이 표면에 일정 높이의 요철의 모폴로지를 갖는 표면 구조(210)을 형성한다.
이후, 상기 p-GaN 층(200), 보다 정확하게는 일정 높이의 요철의 모폴로지를 갖는 표면 구조(210) 상에 금속층(300)이 적층되는데, 상기 금속층의 물질은 Pd, Pt, Ag 및 Ni로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다. 본 발명의 일 실시예에서, 상기 금속층은 순차적으로 적층된 Pd/Pt/Ag(5/10/80nm)이었으나, 예를 들어 Pd 대신 Ni이 사용될 수 있다.
도 1b는 KOH에 의한 습식 식각 처리 전과 처리 후의 표면구조(210)에 대한 주사 전자 현미경 이미지이고, 도 1c 및 도 1d는 오믹전극 특성을 평가하기위해 반극성 pGaN에 KOH에 의한 습식식각을 처리하기 전과 후에 각각 Pd/Pt/Ag을 증착한 최종 제작된 시료의 이미지이다.
도 1b, 1c, 및 1d를 참조하면, KOH의 습식 식각에 따라 표면에는 평탄하지 않은 요철 구조가 표면에 형성되었음을 알 수 있다.
도 2a는 본 발명에 따른 표면 처리 전 반극성 p-GaN 오믹 전극에 대한 I-V곡선이고, 도 2b는 본 발명에 따라 제조된 반극성 p-GaN 오믹 전극에 대한 I-V곡선이다.
도 2a 및 2b를 참조하면, KOH 표면 처리를 5분 실시한 반극성 p-GaN 웨이퍼에서 상대적으로 가장 우수한 오믹접촉 형성 가능성(선형성)을 확인할 수 있다(도 3 참조). 하지만, 도 2에서 도시된 바와 같이 본 발명에 따른 표면 처리 방식이 진행되지 않은 전극에는 전류가 잘 흐르지 않는 것을 알 수 있다.
이상의 실험 결과로부터 계산된 본 발명의 오믹 전극의 비접촉 저항 (specific contact resistance)은 1.6310-3 cm2 로, 이는 전처리를 실시하지 않은 전극은 컨택저항을 측정할 수 없을 정도로 전류가 흐지않는 다는 사실과 비교할 때, 본 발명에 따른 방법에 따라 우수한 접촉저항 특성의 오믹 전극을 p-GaN 소자에 제조할 수 있음을 알 수 있다.
도 3는 종래 기술과 본 발명에 따른 구조와 효과의 차이를 설명하는 그림이다.
도 3를 참조하면, 종래 기술은 평평한 표면 위에 전류를 흘려 전기장을 형성하지만, 본 발명은 일정 높이의 요철구조의 모폴로지를 가지며, 특히 표면 모폴로지 중 평평한 부분보다 뾰족한 부분에 강한 전기장이 걸려 터널링 현상이 강하게 일어남을 알 수 있다. 따라서, 본 발명에 따르면, 이러한 요철 구조의 뾰족한 부분에서의 터널링 효과에 의하여 컨택 저항값이 낮아진다는 것을 확인할 수 있다.
도 4는 180 - 380 K 의 온도영역에서 40 K 간격으로 I-V를 측정한 후 그 결과로부터 구한컨택 저항 그래프이다.
도 4를 참조하면 캐리어 수송 메카니즘은 TE, TFE, FE 모델로 구분할 수 있는데, TE 모델은 열에 의한 캐리어의 이동이 주된 요인이고, TFE 모델은 열에 의한 이동과 터널링 현상에 의한 이동을 둘 다 포함하고 있고, FE 모델의 경우 터널링 현상에 의한 이동이 주된 요인이다. 이러한 모델들을 도 4에서 보이는 피팅(fitting)을 통해 이론적인 값(점선) 실험적인 값(실선)을 비교해보면 FE 모델에 거의 일치함을 알 수 있다. 이는 터널링 현상에 의해 캐리어가 이동한다는 것을 확인할 수 있다.
이상 살핀 바와 같이 본 발명은 p-GaN 층, 특히 반극성 및 비극성 p-GaN에 대한 금속의 오믹 컨택을 형성하고, 그 특성을 향상시키기 위하여 먼저 p-GaN을 KOH로 식각하여, 요철구조의 모폴로지를 형성, 이후 금속을 증착한다.(도1a 참조) 이로써 금속과 p-GaN 사이의 오믹 컨택을 형성하여 저항을 낮추어, 다양한 소자 예를 들어 p-GaN 가 사용될 수 있는 LED를 포함한 광소자나 전자소자 또는 전력소자의 특성을 향상시킬 수 있다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합되거나 결합되어 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 또한, 이상에서 기재된 포함하다, 구성하다 또는 가지다 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것으로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하며 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (11)
- 반극성 또는 비극성인 p-GaN층 표면을 KOH로 식각처리하는 단계;
상기 식각처리된 p-GaN층 상에 금속층을 적층하는 단계를 포함하며,
상기 p-GaN층 표면을 KOH로 식각처리하는 단계에 따라 상기 p-GaN층 표면에는 요철구조가 형성되며, 상기 반극성 또는 비극성인 p-GaN층과 상기 금속층은 오믹 컨택을 형성하는 것을 특징으로 하는 p-GaN 오믹 전극 제조방법. - 삭제
- 제 1항에 있어서,
상기 반극성 p-GaN 층은 (11-22), (10-11), (20-21) 또는 (30-31) 결정구조를 갖는 것을 특징으로 하는 사파이어 기판 위에 성장한 것을 특징으로 하는 p-GaN 오믹 전극 제조방법. - 제 1항에 있어서,
상기 비극성 p-GaN 층은 (11-20), (10-11), (11-22) 결정구조의 사피이어 기판 위에 성장한 것을 특징으로 하는 p-GaN 오믹 전극 제조방법. - 제 1항에 있어서,
상기 금속층은 Pd, Pt, Ag 및 Ni로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 p-GaN 오믹 전극 제조방법. - 제 5항에 있어서,
상기 금속층은 순차적으로 적층된 Pd/Pt/Ag인 것을 특징으로 하는 p-GaN 오믹 전극 제조방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120099475A KR101372352B1 (ko) | 2012-09-07 | 2012-09-07 | ｐ-ＧａＮ 오믹 전극 제조방법 및 이에 의하여 제조된 ｐ-ＧａＮ 오믹 전극 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120099475A KR101372352B1 (ko) | 2012-09-07 | 2012-09-07 | ｐ-ＧａＮ 오믹 전극 제조방법 및 이에 의하여 제조된 ｐ-ＧａＮ 오믹 전극 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101372352B1 true KR101372352B1 (ko) | 2014-03-12 |
Family
ID=50648136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120099475A KR101372352B1 (ko) | 2012-09-07 | 2012-09-07 | ｐ-ＧａＮ 오믹 전극 제조방법 및 이에 의하여 제조된 ｐ-ＧａＮ 오믹 전극 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101372352B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016098978A1 (ko) * | 2014-12-18 | 2016-06-23 | 고려대학교 산학협력단 | P형 반도체 박막 구조물의 형성 방법 및 이를 이용한 p형 오믹 전극의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016312A (ja) * | 2000-06-27 | 2002-01-18 | Sanyo Electric Co Ltd | 窒化物系半導体素子およびその製造方法 |
| KR20110041611A (ko) * | 2009-10-16 | 2011-04-22 | 한국산업기술대학교산학협력단 | 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 |
| JP2011258843A (ja) | 2010-06-10 | 2011-12-22 | Panasonic Corp | 窒化物半導体発光素子及びその製造方法 |
| KR20120066153A (ko) * | 2010-12-14 | 2012-06-22 | 엘지디스플레이 주식회사 | 발광 다이오드 및 이의 제조 방법 |
-
2012
- 2012-09-07 KR KR1020120099475A patent/KR101372352B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016312A (ja) * | 2000-06-27 | 2002-01-18 | Sanyo Electric Co Ltd | 窒化物系半導体素子およびその製造方法 |
| KR20110041611A (ko) * | 2009-10-16 | 2011-04-22 | 한국산업기술대학교산학협력단 | 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 |
| JP2011258843A (ja) | 2010-06-10 | 2011-12-22 | Panasonic Corp | 窒化物半導体発光素子及びその製造方法 |
| KR20120066153A (ko) * | 2010-12-14 | 2012-06-22 | 엘지디스플레이 주식회사 | 발광 다이오드 및 이의 제조 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016098978A1 (ko) * | 2014-12-18 | 2016-06-23 | 고려대학교 산학협력단 | P형 반도체 박막 구조물의 형성 방법 및 이를 이용한 p형 오믹 전극의 제조 방법 |
| KR20160074183A (ko) * | 2014-12-18 | 2016-06-28 | 고려대학교 산학협력단 | p형 반도체 박막 구조물의 형성 방법 및 이를 이용한 p형 오믹 전극의 제조 방법 |
| KR101636625B1 (ko) * | 2014-12-18 | 2016-07-05 | 고려대학교 산학협력단 | p형 반도체 박막 구조물의 형성 방법 및 이를 이용한 p형 오믹 전극의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230105367A1 (en) | Method for electrochemically etching a semiconductor structure | |
| US7588955B2 (en) | Method for promoting light emission efficiency of LED using nanorods structure | |
| US10062804B2 (en) | Method of manufacturing nano-scale LED electrode assembly comprising selective metal ohmic layer | |
| US8865577B2 (en) | Method for making epitaxial structure | |
| US8525198B2 (en) | Ultraviolet light emitting diode devices and methods for fabricating the same | |
| WO2018076406A1 (zh) | 镓酸锂衬底上的垂直结构非极性led芯片及其制备方法 | |
| US8900977B2 (en) | Method for making epitaxial structure | |
| US8796693B2 (en) | Successive ionic layer adsorption and reaction process for depositing epitaxial ZnO on III-nitride-based light emitting diode and light emitting diode including epitaxial ZnO | |
| CN102254969B (zh) | 基于纳米柱阵列的光电器件及其制作方法 | |
| US20150125981A1 (en) | Method for separating semiconductor devices using nanoporous structure | |
| US20130210180A1 (en) | Light emitting diodes | |
| WO2004001920A1 (ja) | GaN系半導体素子 | |
| US20130285016A1 (en) | Epitaxial structure | |
| US8859402B2 (en) | Method for making epitaxial structure | |
| US20130285212A1 (en) | Epitaxial structure | |
| CN104241465A (zh) | 一种纳米粗化复合图形化的蓝宝石衬底及制备方法 | |
| US9105484B2 (en) | Epitaxial stucture | |
| CN110323295B (zh) | 一种插入AlGaN结构的多量子阱InGaN太阳能电池 | |
| TWI798695B (zh) | 紫外led及其製作方法 | |
| CN104952988A (zh) | 发光二极管的制备方法 | |
| KR101372352B1 (ko) | ｐ-ＧａＮ 오믹 전극 제조방법 및 이에 의하여 제조된 ｐ-ＧａＮ 오믹 전극 | |
| KR101317106B1 (ko) | 오믹 컨택 제조방법 및 이에 의하여 제조된 오믹 컨택 | |
| CN106549049B (zh) | 一种电化学刻蚀p型氮化物实现增强型hemt的方法 | |
| CN104952987A (zh) | 发光二极管 | |
| CN214336736U (zh) | 双层ito膜的led芯片结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170221 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180208 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |