KR101005301B1 - 발광소자 및 이의 제조 방법 - Google Patents

발광소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101005301B1
KR101005301B1 KR1020080115696A KR20080115696A KR101005301B1 KR 101005301 B1 KR101005301 B1 KR 101005301B1 KR 1020080115696 A KR1020080115696 A KR 1020080115696A KR 20080115696 A KR20080115696 A KR 20080115696A KR 101005301 B1 KR101005301 B1 KR 101005301B1
Authority
KR
South Korea
Prior art keywords
substrate
deflection
deflection groove
undercut
protrusions
Prior art date
Application number
KR1020080115696A
Other languages
English (en)
Other versions
KR20100056739A (ko
Inventor
홍창희
김형구
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020080115696A priority Critical patent/KR101005301B1/ko
Publication of KR20100056739A publication Critical patent/KR20100056739A/ko
Application granted granted Critical
Publication of KR101005301B1 publication Critical patent/KR101005301B1/ko

Links

Images

Abstract

본 발명에 따른 발광소자는 기판과, 기판 상에 상호 이격되어 형성된 복수의 돌기와, 복수의 돌기를 덮도록 형성되며, 발광 영역을 갖는 반도체층과, 반도체층의 상면에서 상기 기판을 향하는 방향으로 갈수록 폭이 점차 넓어지는 복수의 언더컷 편향홈을 포함한다.
따라서, 본 발명에 의하면 기판 상에 복수의 돌기를 형성한 후, 상기 돌기를 덮도록 반도체층을 형성한다. 여기서, 돌기는 반도체층에서 생성된 광 중에서 내부 전반사로 인해 수직 방향으로 진행하는 광을 산란시킴으로써, 광 추출 효율을 향상시킨다. 또한, 반도체층의 상부에서 기판을 향하는 방향으로 갈수록 폭이 넓어지는 복수의 언더컷 편향홈을 형성한다. 이러한 언더컷 편향홈은 반도체층에서 생성된 광 중에서 내부 전반사로 인해 수평 방향으로 진행되는 광을 편향 제어함으로써 광 추출 효율을 향상시킨다.
반도체, 편향홈, 습식식각, 편향홈 유도 패턴, 발광소자

Description

발광소자 및 이의 제조 방법{Light emitting device and method of manufacturing the same}
본 발명은 발광소자 및 이의 제조 방법에 관한 것으로, 광 추출 효율을 보다 향상시킬 수 있는 발광소자 및 이의 제조 방법에 관한 것이다.
일반적으로 MOCVD 법을 이용하여 반도체 발광소자를 제작할 경우, 먼저 기판 상에 버퍼층, n형층, 활성층, p형층을 순차로 성장시킨 웨이퍼를 만든 다음 메사형의 건식 식각을 실시한다. 이후, 금속 증착, 패터닝 공정을 실시하여 p형층 상에 전류 확산층을 형성한 다음 금속 증착, 패터닝(patterning) 및 어닐링(annealing) 공정을 실시하여 n형 전극 및 p형 전극을 형성하여 제작한다. 이때, n형 전극은 n형층 상의 일부 영역에 형성하고, p형 전극은 전류 확산층 상의 일부 영역에 형성한다.
이러한 발광소자는 기판과 소자 표면 사이에 광 도파로(light waveguide)와 같은 구조가 형성된다. 이로 인해, 활성층에서 생성된 광이 소자 표면, 기판 경계면, 혹은 기판 뒷면 경계면에서 내부 전반사됨에 따라 상당한 광이 외부로 방출되지 못하고 내부에서 소실됨으로써 광 추출 효율이 낮게 나타나게 된다. 이를 해결 하기 위해 종래에 제시된 방법은 p형층 또는 n형층 표면에 표면 거칠기를 주는 방법 또는 기판 내부에 반사 또는 산란 센터를 형성하여 전반사 되는 빛의 경로를 꺽는 방법이 제시되어 왔다. 하지만, 종래의 방법은 반사 또는 산란 센터에 의해 수직방향으로 광을 추출하는 효과는 두드러지나, 동시에 측면으로 빛을 추출하는데는 어려움이 있었다.
본 발명은 상기의 문제점을 해결하기 위해, 반도체층이 형성되는 기판 영역에 복수의 돌기를 형성함으로써, 광 추출 효율을 향상시킬 수 있는 발광소자 및 이의 제조 방법을 제공한다. 또한, 반도체층 상부에서 기판을 향하는 방향으로 갈수록 폭이 점차 넓어지는 언더컷 편향홈을 형성함으로써, 광 추출 효율을 향상시킬 수 있는 발광소자 및 이의 제조 방법을 제공한다.
본 발명에 따른 발광소자는 기판과, 상기 기판 상에 상호 이격되어 형성된 복수의 돌기와, 상기 복수의 돌기를 덮도록 형성되며, 발광 영역을 갖는 반도체층과, 상기 반도체층의 상면에서 상기 기판을 향하는 방향으로 갈수록 폭이 점차 넓어지는 복수의 언더컷 편향홈을 포함한다.
상기 언더컷 편향홈은 상기 돌기가 형성되지 않은 기판 영역의 상측에 대응형성되는 것이 바람직하다.
상기 복수의 돌기가 형성되지 않은 기판 영역에 편향홈 유도 패턴이 더 형성되고, 상기 편향홈 유도 패턴 상측에 대응하여 언더컷 편향홈이 형성된다.
상기 복수의 돌기 및 복수의 언더컷 편향홈 각각은 주기적 배열을 갖도록 형성된다.
상기 기판 또는 상기 기판 상에 형성된 편향홈 유도 패턴과 접하는 반도체층의 내측 경사각이 30° 내지 70°가 되도록 형성되는 것이 효과적이다.
본 발명에 따른 발광소자의 제조 방법은 기판을 마련하는 단계와, 상기 기판 상에 복수의 돌기 및 복수의 편향홈 유도 패턴을 형성하는 단계와, 상기 복수의 돌기 및 복수의 편향홈 유도 패턴이 형성된 기판 상에 상기 기판을 향하는 방향으로 갈수록 폭이 점차 좁아지는 편향홈을 갖는 반도체층을 형성하는 단계와, 상기 복수의 편향홈의 내측 영역을 습식 식각하여 기판을 향하는 방향으로 갈수록 폭이 점차 넓어지는 언더컷 편향홈을 형성하는 단계를 포함한다.
상기 기판 상에 SiOx, SiNx, W 및 Pt 중 어느 하나의 물질로 이루어진 마스크 박막을 형성한 후, 상기 마스크 박막을 패터닝하여 상호 이격된 복수의 돌기 및 편향홈 유도 패턴을 형성한다.
상기 복수의 돌기 및 복수의 편향홈 유도 패턴은 주기적 배열을 갖도록 형성하고, 상기 돌기 및 편향홈 유도 패턴은 서로 다른 크기로 형성한다.
상기 돌기는 5㎛ 이하의 크기로 형성하고, 상기 편향홈 유도 패턴은 5㎛ 이상의 크기로 형성한다.
상기 편향홈의 내측 영역을 습식 식각하여 언더컷 편향홈을 형성하는 단계에 있어서, 상기 기판 상에 형성되어 편향홈에 의해 노출된 편향홈 유도 패턴을 함께 제거한다.
상기 언더컷 편향홈의 형성 단계는, 수산화칼륨, 황산, 인산 및 알루에치(4H8PO4+4CH8COOH+HNO8+H2O) 중 적어도 어느 하나를 포함하는 식각 용액을 이용하여 실시한다.
상기 반도체층은 n형층, 활성층 및 p형층을 포함하고, 선택적 MOCVD 법으로 형성한다.
본 발명은 기판 상에 복수의 돌기를 형성한 후, 상기 돌기를 덮도록 반도체층을 형성한다. 여기서, 돌기는 반도체층에서 생성된 광 중에서 내부 전반사로 인해 수직 방향으로 진행하는 광을 산란시킴으로써, 광 추출 효율을 향상시킨다. 또한, 반도체층의 상부에서 기판을 향하는 방향으로 갈수록 폭이 넓어지는 복수의 언더컷 편향홈을 형성한다. 이러한 언더컷 편향홈은 반도체층에서 생성된 광 중에서 내부 전반사로 인해 수평 방향으로 진행되는 광을 편향 제어함으로써 광 추출 효율을 향상시킨다.
이후, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 1a는 본 발명의 제 1 실시예에 따른 발광소자를 나타낸 사시도이고, 도 1b는 도 1a의 A-A' 선에 따라 절취한 발광소자의 단면도이다.
도 1a 및 도 1b를 참조하면, 발광소자는 기판(100)과, 기판(100) 상에 상호 이격되어 형성된 복수의 돌기(111)와, 복수의 돌기(111)를 모두 덮도록 형성된 반 도체층(130, 140, 150)과, 반도체층(130, 140, 150)의 상면에서 기판(100)을 향하는 방향으로 갈수록 폭이 점차 넓어지는 언더컷 편향홈(230)을 포함한다. 또한, 반도체층(130, 140, 150)에 전류를 인가하기 위한 전극 패드(171, 172)를 포함한다. 이러한 발광소자는 전극 패드(171, 172)를 통해 외부 전류를 인가하면 반도체층(130, 140, 150)의 활성층(140)이 발광 영역으로 기능한다.
기판(100)은 사파이어 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈룸 인화물(gallium phophide;GaP) 기판 중의 어느 하나를 사용할 수 있으며, 본 실시예에서는 사파이어 기판을 사용한다.
돌기(111)는 반도체층(130, 140, 150)에서 생성된 광 중에서 내부 전반사로 인해 수직 방향으로 진행하는 광을 산란시킴으로써 광 추출 효과를 향상시키는 역할을 한다. 본 실시예에서는 도 1에 도시된 바와 같이 그 단면이 사각형의 형상이 되도록 돌기(111)를 형성하였으나, 이에 한정되지 않고, 삼각형 및 반구형 등 다양한 형상으로 제작할 수 있다. 또한, 이러한 돌기(111)는 SiOx, SiNx, W 및 Pt 중 어느 하나의 물질로 이루어지며, 5㎛ 이하의 크기로 제작되는 것이 바람직하다.
반도체층(130, 140, 150)은 n형층(130), 활성층(140) 및 p형층(150)을 포함하며, Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 반도체 박막 중 적어도 하나로 형성되는 것이 바람직하다. 여기서, 상기 n형층(130)은 다수 캐리어가 전자인 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다. 이러한 n형 반도체층과 n형 클래드층은 전술한 반도체 박막에 n형 불 순물 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 그리고, p형층(150)은 다수 캐리어가 정공인 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다. 이러한 p형 반도체층과 p형 클래드층은 전술한 반도체 박막에 p형 불순물 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성한다. 활성층(140)은 n형층(130)에서 제공된 전자와 p형층(150)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층이다. 이러한 활성층(140)은 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 양자 우물 구조 또는 다중 양자 우물 (multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이때, 활성층(140)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다.
한편, 반도체층(130, 140, 150)의 상면에 형성된 입구의 단면적이 기판(100)에 접하는 영역의 단면적에 비해 좁은 복수의 언더컷 편향홈(230)을 형성한다. 즉, 언더컷 편향홈(230)은 반도체층(130, 140, 150)의 상면에서 상기 기판(100)을 향하는 방향 즉, 깊이 방향으로 갈수록 폭이 점차 넓어지는 구조로 제작된다. 여기서, 반도체층(130, 140, 150)의 상부에 형성된 언더컷 편향홈(230)의 입구는 원형 또는 다각형의 형태로 제작된다. 이때, 언더컷 편향홈(230)의 내측 경사각(θ1)이 기판(100)을 기준으로 대략 30° 내지 70°가 되도록 형성하는 것이 바람직하다. 따라서, 이러한 언더컷 편향홈(230)의 내측 경사면은 내부 전반사에 의해 수평 방향으로 진행되는 광을 편향 제어하여 광 추출 효율을 향상시킨다.
전극 패드(171,172)는 n형층(130)에 접하는 n형 전극 패드(171) 및 p형 층(150)에 접하는 p형 전극 패드(172)를 포함한다. 여기서 n형 전극 패드(171) 및 p형 전극 패드(172) 각각은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti 및 이들을 포함하는 합금 중 적어도 어느 하나의 금속으로 이루어진 단일막 또는 다층막으로 형성하는 것이 바람직하다. 그리고, 이러한 전극 패드(171,172) 중 p형 전극 패드(172)는 먼저 p형층(150) 상에 전류 확산층(160)을 형성한 다음 그 위에 형성할 수 있다.
이와 같은 구성을 갖는 본 발명의 실시예에 따른 발광소자의 제조 공정을 설명하면 다음과 같다. 후술할 내용 중 전술한 내용과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 2 내지 도 5는 본 발명의 제 1 실시예에 따른 발광소자의 제조 방법을 순서적으로 도시한 도면이다.
도 2a 및 도 2b를 참조하면, 우선 준비된 기판(100) 상에 소정 두께로 마스크 박막(미도시)을 형성한다. 이때, 마스크 박막(미도시)은 SiOx, SiNx, W 및 Pt 중 적어도 어느 하나의 물질을 플라즈마 CVD(Chemical Vapor Deposition) 방식 또는 스퍼터링(Sputtering) 방식으로 증착시켜 형성한다. 이때, 마스크 박막(미도시)은 대략 3000Å 이하의 두께로 형성하는 것이 바람직하다. 이어, 마스크 박막(미도시)을 패터닝하여 상호 이격되도록 복수의 돌기(111) 및 편향홈 유도 패턴(112)을 형성한다. 물론, 돌기(111) 및 편향홈 유도 패턴(112)은 전술한 패터닝 공정 대신 리프트 오프(lift-off) 공정을 실시하여 형성할 수도 있다. 또한, 복수의 돌기(111) 및 복수의 편향홈 유도 패턴(112)은 서로 다른 크기로 제작되며, 각기 주 기적 배열을 갖도록 형성되는 것이 바람직하다. 편향홈 유도 패턴(112)의 크기가 돌기(111) 보다 크도록 형성한다. 본 실시예에서는 마스크 박막(미도시)을 패터닝 하여 5㎛ 이하의 크기로 돌기(111)를 형성하고, 5㎛ 이상의 크기로 편향홈 유도 패턴(112)을 형성한다. 이는, 편향홈 유도 패턴(112)은 반도체층(130, 140, 150)에 의해 봉합되지 않고, 돌기(111)는 상기 반도체층(130, 140, 150)에 의해 봉합되어야 하기 때문이다. 이때, 반도체층(130, 140, 150)은 5㎛ 내지 10㎛ 이하의 두께로 형성한다. 즉, 편향홈 유도 패턴(112)이 너무 작게되면 반도체층(130, 140, 150) 형성시 상기 편향홈 유도 패턴(112)이 노출되지 않고 봉합될 수 있다. 또한, 돌기(111)가 너무 크게되면 상기 돌기(111) 상에 반도체층(130, 140, 150) 불균일한 표면을 갖도록 형성될 수 있다. 따라서, 본 실시예에서는 전술했던 바와 같이, 마스크 박막(미도시)을 패터닝 하여 5㎛ 이하의 크기로 돌기(111)를 형성하고, 5㎛ 이상의 크기로 편향홈 유도 패턴(112)을 형성한다. 또한, 이러한 돌기(111) 및 편향홈 유도 패턴(112) 각각은 육각 형태의 단면을 갖도록 제작한다. 물론, 돌기(111) 및 편향홈 유도 패턴(112)은 원형이 아닌, 삼각형, 다각형 등 다양한 형상의 수평 단면을 갖도록 형성될 수 있다. 그리고, 돌기(111) 및 편향홈 유도 패턴(112)은 적어도 편향홈이 형성될 영역(A1)을 차폐시키고, 전극 패턴이 형성될 영역(A2, A3)을 개방하도록 형성한다. 여기서, 편향홈 유도 패턴(112)은 후속층의 성장을 규제하는 역할을 한다.
도 3a 및 도 3b를 참조하면, 돌기(111) 및 편향홈 유도 패턴(112)이 형성된 기판(100) 상에 n형층(130), 활성층(140) 및 p형층(150)을 순차적으로 적층하여 반 도체층을 형성한다. 본 실시예에서는 질화물 박막에 전술한 n형 불순물을 주입하여 n형층(130)을 형성한다. 또한, 장벽층과 우물층을 교대로 증착하여 In1-xGa1-yAl1-zN/In1-xGa1-yAl1-zN 구조의 다중 양자 우물을 형성하되 0≤x≤1, 0≤y≤1, 0≤z≤1 을 조절하여 활성층(140)을 형성한다. 그리고, 그 위에 다시 질화물 박막을 증착한 후 전술한 p형 불순물을 주입하여 p형층(150)을 형성한다. 여기서, 반도체층(130, 140, 150)은 MOCVD 법을 이용하여 선택적 에피 성장(Selective EPI Growing, SEG)시키는 것이 바람직하다. 선택적 MOCVD 공정시에는 수평 성장율보다 수직 성장율이 우세하다. 따라서, 결정 씨드(seed)가 없고, 5㎛ 이상의 크기로 형성된 편향홈 유도 패턴(112)의 상부에는 역피라미드 형태로 박막 결정이 성장된다. 이때, 마찬가지로 결정 씨드가 없고 5㎛ 이하의 작은 크기로 형성된 복수의 돌기(111) 상에는 연속적인 에피 성장에 의해 상기 복수의 돌기(111)를 모두 덮도록 박막 결정 성장이 이루어진다. 따라서, 최종적으로 반도체층(130, 140, 150)의 상부에서 편향홈 유도 패턴(112)을 향하는 방향으로 갈수록 폭이 점차 좁아지는 복수의 편향홈(220)이 형성된다. 물론, 편향홈(220)의 형상은 이에 한정되지 않고, 편향홈 유도 패턴(112) 상에 성장시킨 반도체층(130, 140, 150)의 결정 구조에 따라 다양한 형상으로 변형될 수 있다.
도 4a 및 도 4b를 참조하면, 반도체층(130, 140, 150) 상에 전류 확산층(160)을 형성한 다음 이를 부분적으로 제거하는 패터닝 공정을 실시한다. 이때, 전류 확산층(160)은 인듐 틴 옥사이드(indium tin oxide, ITO) 또는 인듐 징크 옥 사이드(indium zinc oxide, IZO) 등과 같은 투광성 도전막으로 형성하는 것이 바람직하다. 패터닝 공정에서는 n형층(130) 및 활성층(140)의 일부 영역을 메사(mesa) 식각하여 n형 전극 패드(171)가 형성될 n형층(130)의 일부 영역을 노출시킨다. 이후, 편향홈(220)의 내측 영역을 습식 식각하여 반도체층(130, 140, 150)의 상면에서 기판(100)을 향하는 방향으로 갈수록 폭이 점차 넓어지는 형상 즉, 피라미드 형상의 언더컷 편향홈(230)을 형성한다. 또한, 동시에 편향홈(220)을 통해 노출된 편향홈 유도 패턴(112)을 제거한다. 이때, 식각액은 수산화칼륨(KOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H8PO4+4CH8COOH+ HNO8+H2O) 중 적어도 어느 하나를 포함하는 것이 바람직하다. 이때, 습식 식각은 전기를 인가하여 식각하는 전기화학적 식각 방법 또는 광을 이용하여 식각하는 PEC(photo-enhanced chemical) 방법을 이용할 수 있다. 언더컷 편향홈(230)의 형성 및 편향홈 유도 패턴(112)의 제거는 동일한 식각액을 이용하여 동시에 실시하거나 또는 이종의 식각액을 이용하여 순차로 실시할 수 있다. 습식 식각시에는 반도체층(130, 140, 150)과 사파이어 기판(100)의 식각 선택비가 서로 다르게 나타나고, 반도체층(130, 140, 150)의 갈륨 면인 (0001) 면과 나이트라이드 면인 (000-1) 면의 식각 선택비가 서로 다르게 나타난다. 이로 인해, 반도체층(130, 140, 150)의 나이트라이드 면인 (000-1) 면의 식각이 상대적으로 빨리 이루어져서 최초 편향홈(220)의 내측면이 갖는 경사와 반대의 경사를 이루는 언더컷 편향홈(230)이 형성된다. 즉, 도 4b와 같이, 반도체층(130, 140, 150)의 상면에는 최초 편향홈(220)의 위치에 대응하여 기판(100) 방향으로 갈 수록 폭이 점차 넓어지는 언더컷 편향홈(230)이 형성된다.
도 5a 및 도 5b를 참조하면, 노출된 n형층(130)의 일부 영역 및 전류 확산층(160)의 일부 영역에 금속 증착, 패터닝 및 어닐링(annealing) 공정을 실시하여 n형 전극 패드(171) 및 p형 전극 패드(172)를 형성한다. 이때, n형 전극 패드(171)는 n형층(130)의 일부 영역에 접하도록 형성하고, p형 전극 패드(172)는 전류 확산층(160)의 일부 영역에 접하도록 형성한다. 여기서, n형 전극 패드(171) 및 p형 전극 패드(172)는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti 및 이들을 포함하는 합금 중 적어도 어느 하나의 금속으로 이루어진 단일막 또는 다층막으로 형성하는 것이 바람직하다.
도 6은 본 발명의 제 1 실시예에 따른 발광소자의 광 추출 효율을 설명하기 위한 개념도이다.
도 6을 참조하면, 활성층(140)에서 생성된 광은 n형층(130) 또는 p형층(150)을 경유하여 외부로 추출된다. 일반적인 경우, 회피 콘 앵글(escape cone angle) 밖에 있는 부분으로 진행된 일부 광은 n형층(130) 또는 p형층(150)의 경계면에서 내부 전반사되어 내부 공간에 갇혀 소실됨으로써 광 추출 효율이 저하된다. 이를 해결 하기 위해, 본 실시예에 따른 발광소자는 반도체층(130, 140, 150)의 상면에서 기판(100) 방향으로 갈수록 폭이 점차 넓어지는 복수의 언더컷 편향홈(230)을 복수로 형성한다. 이로 인해, 활성층(140)에서 생성되어 내부 전반사에 의해 수평 방향으로 진행되는 광은 언더컷 편향홈(230) 내측 경사면에 의하여 상부와 하부 그리고 측면으로 산란됨으로써, 소자의 상부 및 측부로 추출된다. 이때, 시뮬레이션 결과는 언더컷 편향홈(230)의 내측 경사각(θ1)이 30° 내지 70° 범위의 경사각을 가질 때 광 추출 효율이 가장 우수함을 관찰할 수 있었다. 반면, 상기의 범위를 벗어나는 경사각에서는 점차로 광 추출 효율이 저하됨을 관찰할 수 있었다. 또한, 본 실시예에 따른 발광소자는 기판(100) 상에 복수의 돌기(111)를 형성하고, 상기 돌기(111)를 덮도록 반도체층(130, 140, 150)을 형성한다. 이로 인해, 활성층(140)에서 생성되어 내부 전반사에 의해 수직 방향으로 진행하는 광은 돌기(111)에 의해 산란됨으로써 소자 상측으로 추출된다. 따라서, 본 발명에 의하면 복수의 돌기(111) 및 복수의 언더컷 편향홈(230)에 의해 광 추출 효율이 향상된다.
한편, 전술한 실시예에서는 전류 확산층(160)을 형성한 후 편향홈(220)의 내측 영역을 식각하여 언더컷 편향홈(230)을 형성하였으나, 이에 한정되지 않고, 전류 확산층(160)을 형성하기 전에 편향홈(220)의 내측 영역을 식각하여 언더컷 편향홈(230)을 형성할 수 있음은 물론이다.
도 7은 본 발명의 제 2 실시예에 따른 발광소자를 나타낸 단면도이다. 하기에서는 전술한 제 1 실시예와 중복되는 설명은 생략하거나 간략히 설명한다.
도 7을 참조하면, 발광소자는 기판(100)과, 기판(100) 상에 상호 이격되어 형성된 복수의 돌기(111)와, 복수의 돌기(111)를 덮도록 형성된 반도체층(130, 140, 150)과, 복수의 돌기(111) 및 반도체층(130, 140, 150)이 형성되지 않은 기판(100) 영역에 형성된 복수의 편향홈 유도 패턴(112)과, 반도체층(130, 140, 150)의 상면에서 편향홈 유도 패턴(112)을 향하는 방향으로 갈수록 폭이 점차 넓어지는 언더컷 편향홈(230)을 포함한다. 여기서, 본 실시예에 따른 돌기(111)는 상측으로 갈수록 폭이 좁아지는 삼각형의 단면을 갖도록 제작된다. 또한, 반도체층(130, 140, 150)에 전류를 인가하기 위한 전극 패드(171, 172)를 포함한다.
이와 같은 구성을 갖는 본 발명의 제 2 실시예에 따른 반도체 발광소자의 제조 공정을 설명하면 다음과 같다.
도 8 내지 도 12는 본 발명의 제 2 실시예에 따른 발광소자의 제조 방법을 순서적으로 도시한 도면이다.
도 8을 참조하면, 우선 준비된 기판(100) 상에 마스크 박막(미도시)을 형성한 다음 이를 패터닝하여 복수의 돌기(111) 및 복수의 편향홈 유도 패턴(112)을 형성한다. 이때, 마스크 박막(미도시)은 SiOx, SiNx, W 및 Pt 중 어느 하나의 물질을 플라즈마 CVD(Chemical Vapor Deposition) 법 혹은 스퍼터링(Sputtering) 법으로 증착시켜 형성할 수 있다. 이러한 마스크 박막(미도시)은 대략 3000Å 이하의 두께로 형성하는 것이 바람직하다. 그리고, 복수의 돌기(111) 및 복수의 편향홈 유도 패턴(112)은 적어도 편향홈이 형성될 영역을 차폐시키고, 전극 패턴이 형성될 영역을 개방하도록 형성하는 것이 바람직하다.
도 9를 참조하면, 습식 식각을 실시하여 돌기(111) 및 편향홈 유도 패턴(112)의 일부를 제거한다. 이때, 습식 식각시에는 돌기(111) 및 편향홈 유도 패턴(112) 각각의 상부가 하부에 비해 빨리 식각이 이루어진다. 이로 인해, 최종적으로 상부로 갈수록 폭이 좁아지는 형상인 돌기(111) 및 편향홈 유도 패턴(112)이 각각 형성된다. 즉, 그 단면이 삼각형의 형상인 돌기(111) 및 피라미드의 형상인 편 향홈 유도 패턴(112)이 형성된다. 여기서, 식각액은 수산화칼륨(KOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H8PO4+4CH8COOH+ HNO8+H2O) 중 적어도 어느 하나를 포함하는 것이 바람직하다.
도 10을 참조하면, 돌기(111) 및 편향홈 유도 패턴(112)이 형성된 기판(100) 상에 n형층(130), 활성층(140) 및 p형층(150)을 순차로 적층하여 반도체층을 형성한다. 반도체층(130, 140, 150)은 전술했던 바와 같이 MOCVD 법을 이용하여 선택적 에피 성장(Selective EPI Growing, SEG)시키는 것이 바람직하다. 이로 인해, 결정 씨드(seed)가 없고, 5㎛ 이상의 크기로 형성된 편향홈 유도 패턴(112)의 상부에는 역피라미드 형태로 박막 결정이 성장된다. 이때, 마찬가지로 결정 씨드가 없고, 그 단면이 삼각형인 돌기(111) 상에는 연속적인 에피 성장에 의해 상기 돌기(111)를 모두 덮도록 박막 결정 성장이 이루어진다. 따라서, 최종적으로 반도체층(130, 140, 150)의 상부에서 편향홈 유도 패턴(112)을 향하는 방향으로 갈수록 폭이 점차 좁아지는 복수의 편향홈(220)이 형성된다.
도 11을 참조하면, 반도체층(130, 140, 150) 상에 전류 확산층(160)을 형성한 다음 이를 부분적으로 제거하는 패터닝 공정을 실시한다. 상기의 패터닝 공정에서는 n형층(130) 및 활성층(140)의 일부 영역을 메사(mesa) 식각하여 n형 전극 패드(171)가 형성될 n형층(130)의 일부 영역을 노출시킨다. 이후, 편향홈(220)의 내측 영역을 습식 식각하여 편향홈 유도 패턴(112) 방향으로 갈수록 폭이 점차 넓어지는 형상 즉, 피라미드 형상의 언더컷 편향홈(230)을 형성한다. 이때, 식각액은 수산화칼륨(KOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H8PO4+4CH8COOH+ HNO8+H2O) 중 적어도 어느 하나를 포함하는 것이 바람직하다.
도 12를 참조하면, 노출된 n형층(130)의 일부 영역 및 전류 확산층(160)의 일부 영역에 금속 증착, 패터닝 및 어닐링(annealing) 공정을 실시하여 n형 전극 패드(171) 및 p형 전극 패드(172)를 형성한다. 이때, n형 전극 패드(171)는 n형층(130)의 일부 영역에 접하도록 형성하고, p형 전극 패드(172)는 전류 확산층(160)의 일부 영역에 접하도록 형성한다.
도 13은 제 2 실시예의 변형예에 따른 발광소자를 나타낸 도면이다.
도 13을 참조하면, 변형예에 따른 발광소자는 제 2 실시예에 따른 발광소자와 동일한 구성을 갖는다. 단, 변형예에서는 건식 식각을 통해 돌기(111)의 일부를 제거하여 최종적으로 반구형의 형상의 돌기(111)를 제작한다. 이때, 건식 식각을 위해 사용되는 가스로는 염소 계열 가스 즉, Cl2, BCl3, CC14 및 HCl 등을 사용할 수 있다.
본 실시예에서는 그 단면이 사각형, 삼각형 및 반구형인 돌기(111)를 형성하였으나, 이에 한정되지 않고 다양한 형상으로 제작될 수 있다.
도 1a는 본 발명의 제 1 실시예에 따른 발광소자를 나타낸 사시도.
도 1b는 도 1a의 A-A' 선에 따라 절취한 발광소자의 단면도.
도 2 내지 도 5는 본 발명의 제 1 실시예에 따른 발광소자의 제조 방법을 순서적으로 도시한 도면.
도 6은 본 발명의 제 1 실시예에 따른 발광소자의 광 추출 효율을 설명하기 위한 개념도.
도 7은 본 발명의 제 2 실시예에 따른 발광소자를 나타낸 단면도.
도 8 내지 도 12는 본 발명의 제 2 실시예에 따른 발광소자의 제조 방법을 순서적으로 도시한 도면.
도 13은 제 2 실시예의 변형예에 따른 발광소자를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 111 : 요철
112 : 편향홈 유도 패턴 130 : n형층
140 : 활성층 150 : p형층
160 : 전류 확산층 230 : 언더컷 편향홈

Claims (12)

  1. 기판;
    상기 기판 상에 상호 이격되어 형성된 복수의 돌기;
    상기 복수의 돌기를 덮도록 형성되며, 발광 영역을 갖는 반도체층;
    상기 반도체층의 상면에서 상기 기판을 향하는 방향으로 갈수록 폭이 점차 넓어지는 복수의 언더컷 편향홈을 포함하는 발광소자.
  2. 청구항 1에 있어서,
    상기 언더컷 편향홈은 상기 돌기가 형성되지 않은 기판 영역의 상측에 대응형성되는 발광소자.
  3. 청구항 1에 있어서,
    상기 복수의 돌기가 형성되지 않은 기판 영역에 편향홈 유도 패턴이 더 형성되고, 상기 편향홈 유도 패턴 상측에 대응하여 언더컷 편향홈이 형성되는 발광소자.
  4. 청구항 3에 있어서,
    상기 복수의 돌기 및 복수의 언더컷 편향홈 각각은 주기적 배열을 갖도록 형성되는 발광소자.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 기판 또는 상기 기판 상에 형성된 편향홈 유도 패턴과 접하는 반도체층의 내측 경사각이 30° 내지 70°가 되도록 형성되는 발광소자.
  6. 기판을 마련하는 단계;
    상기 기판 상에 복수의 돌기 및 복수의 편향홈 유도 패턴을 형성하는 단계;
    상기 복수의 돌기 및 복수의 편향홈 유도 패턴이 형성된 기판 상에 상기 기판을 향하는 방향으로 갈수록 폭이 점차 좁아지는 편향홈을 갖는 반도체층을 형성하는 단계;
    상기 복수의 편향홈의 내측 영역을 습식 식각하여 기판을 향하는 방향으로 갈수록 폭이 점차 넓어지는 언더컷 편향홈을 형성하는 단계를 포함하는 발광소자의 제조 방법.
  7. 청구항 6에 있어서,
    상기 기판 상에 SiOx, SiNx, W 및 Pt 중 어느 하나의 물질로 이루어진 마스크 박막을 형성한 후, 상기 마스크 박막을 패터닝하여 상호 이격된 복수의 돌기 및 편향홈 유도 패턴을 형성하는 발광소자의 제조 방법.
  8. 청구항 7에 있어서,
    상기 복수의 돌기 및 복수의 편향홈 유도 패턴은 주기적 배열을 갖도록 형성하고, 상기 돌기 및 편향홈 유도 패턴은 서로 다른 크기로 형성하는 발광소자의 제조 방법.
  9. 청구항 8에 있어서,
    상기 돌기는 상기 기판에 수평한 방향의 폭이 5μm 이하가 되도록 형성하고, 상기 편향홈 유도 패턴은 상기 기판에 수평한 방향의 폭이 5μm 이상이 되도록 형성하는 발광소자의 제조 방법.
  10. 청구항 6에 있어서,
    상기 편향홈의 내측 영역을 습식 식각하여 언더컷 편향홈을 형성하는 단계에 있어서, 상기 기판 상에 형성되어 편향홈에 의해 노출된 편향홈 유도 패턴을 함께 제거하는 발광소자의 제조 방법.
  11. 청구항 6에 있어서,
    상기 언더컷 편향홈의 형성 단계는, 수산화칼륨, 황산, 인산 및 알루에치(4H8PO4+4CH8COOH+HNO8+H2O) 중 적어도 어느 하나를 포함하는 식각 용액을 이용하여 실시하는 발광소자의 제조 방법.
  12. 청구항 6에 있어서,
    상기 반도체층은 n형층, 활성층 및 p형층을 포함하고, 선택적 MOCVD 법으로 형성하는 발광소자의 제조 방법.
KR1020080115696A 2008-11-20 2008-11-20 발광소자 및 이의 제조 방법 KR101005301B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080115696A KR101005301B1 (ko) 2008-11-20 2008-11-20 발광소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080115696A KR101005301B1 (ko) 2008-11-20 2008-11-20 발광소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100056739A KR20100056739A (ko) 2010-05-28
KR101005301B1 true KR101005301B1 (ko) 2011-01-04

Family

ID=42280695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115696A KR101005301B1 (ko) 2008-11-20 2008-11-20 발광소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101005301B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012020896A1 (en) * 2010-08-11 2012-02-16 Seoul Opto Device Co., Ltd. Uv light emitting diode and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632760B1 (ko) 2001-03-21 2006-10-11 미츠비시 덴센 고교 가부시키가이샤 반도체 발광 소자
JP2006287208A (ja) 2005-03-09 2006-10-19 Showa Denko Kk 窒化物半導体発光素子及びその製造方法
KR20080058133A (ko) * 2006-12-21 2008-06-25 전북대학교산학협력단 발광 소자 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632760B1 (ko) 2001-03-21 2006-10-11 미츠비시 덴센 고교 가부시키가이샤 반도체 발광 소자
JP2006287208A (ja) 2005-03-09 2006-10-19 Showa Denko Kk 窒化物半導体発光素子及びその製造方法
KR20080058133A (ko) * 2006-12-21 2008-06-25 전북대학교산학협력단 발광 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20100056739A (ko) 2010-05-28

Similar Documents

Publication Publication Date Title
TWI608632B (zh) 藍寶石基板、其製造方法以及氮化物半導體發光元件
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
KR101277445B1 (ko) 반도체 발광소자 및 그 제조방법
JP5165276B2 (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP6024533B2 (ja) サファイア基板及びその製造方法並びに窒化物半導体発光素子
KR20140054183A (ko) 나노구조 층을 갖는 발광 다이오드 및 그의 제조 및 사용 방법
KR20120092326A (ko) 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
US9287366B2 (en) III nitride semiconductor device and method of producing the same
KR20110107618A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101060975B1 (ko) 에어갭을 구비하는 발광소자 및 그 제조방법
KR100871614B1 (ko) 발광 소자 및 이의 제조 방법
CN110838538B (zh) 一种发光二极管元件及其制备方法
KR101005301B1 (ko) 발광소자 및 이의 제조 방법
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR101265056B1 (ko) 모래시계 구조를 갖는 발광소자 및 그 제조방법
KR101283062B1 (ko) 나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조방법
KR100781660B1 (ko) 발광띠를 구비한 발광 소자 및 그 제조 방법
KR20100021243A (ko) 발광 소자 및 이의 제조 방법
US9548420B2 (en) Light-emitting device and manufacturing method thereof
JP5514341B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
KR101176462B1 (ko) 식각골이 형성된 기판, 그 제조방법 및 그 기판을 사용한 발광소자와 그 제조방법
US20230109404A1 (en) Semiconductor Light-Emitting Device And Preparation Method Thereof
KR20100021242A (ko) 발광 소자 및 이의 제조 방법
TWI506809B (zh) 發光二極體晶粒及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170209

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 9