KR101283062B1 - 나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조방법 - Google Patents

나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조방법 Download PDF

Info

Publication number
KR101283062B1
KR101283062B1 KR1020100093249A KR20100093249A KR101283062B1 KR 101283062 B1 KR101283062 B1 KR 101283062B1 KR 1020100093249 A KR1020100093249 A KR 1020100093249A KR 20100093249 A KR20100093249 A KR 20100093249A KR 101283062 B1 KR101283062 B1 KR 101283062B1
Authority
KR
South Korea
Prior art keywords
substrate
etching
pattern
layer
ito
Prior art date
Application number
KR1020100093249A
Other languages
English (en)
Other versions
KR20120031703A (ko
Inventor
홍창희
김형구
Original Assignee
엘지이노텍 주식회사
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 전북대학교산학협력단 filed Critical 엘지이노텍 주식회사
Priority to KR1020100093249A priority Critical patent/KR101283062B1/ko
Publication of KR20120031703A publication Critical patent/KR20120031703A/ko
Application granted granted Critical
Publication of KR101283062B1 publication Critical patent/KR101283062B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조 방법에 관한 것으로, 광 추출 효율을 보다 향상시킬 수 있는 기판과 이를 구비하는 발광소자 및 그 제조방법에 관한 것이다.

Description

나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조방법{substrate and light emitting diode having nano-structure, and fabrication method thereof}
본 발명은 나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조 방법에 관한 것으로, 광 추출 효율을 보다 향상시킬 수 있는 기판과 이를 구비하는 발광소자 및 그 제조방법에 관한 것이다.
일반적으로 MOCVD 법을 이용하여 반도체 발광소자를 제작할 경우, 먼저 기판 상에 버퍼층, n형층, 활성층, p형층을 순차로 성장시킨 다음 메사형태의 건식 식각을 실시한다. 이후, 금속 증착, 패터닝 공정을 실시하여 p형층 상에 전류 확산층을 형성한 다음 금속 증착, 패터닝(patterning) 및 어닐링(annealing) 공정을 실시하여 n형 전극 및 p형 전극을 형성하여 제작한다. 이때, n형 전극은 n형층 상의 일부 영역에 형성하고, p형 전극은 전류 확산층 상의 일부 영역에 형성한다.
이러한 발광소자는 기판과 소자 표면 사이에 광 도파로(light waveguide)와 같은 구조가 형성된다. 이로 인해, 활성층에서 생성된 광이 소자 표면, 기판 경계면, 혹은 기판 뒷면 경계면에서 내부 전반사됨에 따라 상당한 광이 외부로 방출되지 못하고 내부에서 소실됨으로써 광 추출 효율이 낮아지게 된다. 이러한 문제를 해결하기 위해 종래에 제시된 방법은 p형층 또는 n형층 표면에 표면 거칠기를 주는 방법(ex; surface roughenning) 또는 기판 자체에 반사 또는 산란 센터(Patterned Sapphire Substrate)를 형성하여 전반사 되는 빛의 경로를 꺽는 방법이 제시되어 왔다.
또한, 기판상에 형성된 반도체층은 다수의 결정결함을 포함하게 되며, 이러한 결정결함이 반도체층에 형성되는 것을 방지하기 위해 버퍼층이 사용된다.
본 발명은 위와 같은 종래의 기판과 발광소자가 갖는 문제점을 해결하기 위한 것으로서, 반도체층이 형성되는 영역에 광 추출 효율을 향상시키며, 결정결함을 감소시킬 수 있는 미세 구조물을 갖는 기판 및 이러한 기판 상에 형성되는 발광소자 및 이의 제조 방법을 제공한다.
상기와 같은 과제를 해결하기 위하여 본 발명의 실시예인 기판은 표면; 상기 표면에 형성된 패턴; 상기 패턴 주위를 둘러싼 나노스트럭쳐를 포함한다. 또한, 본 발명의 실시예인 기판은 표면; 상기 표면에 상호 이격되어 형성된 복수의 패턴; 상기 패턴 사이에 개재된 나노스트럭쳐를 포함할 수 있다.
또한, 상기 기판은 재질이 사파이어일 수 있다.
또한, 상기 기판 표면에 형성된 패턴이 홈일 수 있다.
상기와 같은 과제를 해결하기 위하여 본 발명의 실시예인 발광소자는 기판; 상기 기판 표면에 형성된 패턴; 상기 패턴 주위를 둘러싼 나노스트럭쳐를 포함한다. 또한, 본 발명의 실시예인 발광소자는 기판; 상기 기판 표면에 상호 이격되어 형성된 복수의 패턴; 상기 패턴 사이에 개재된 나노스트럭쳐; 및 상기 패턴과 나노스트럭쳐를 구비하는 상기 기판 상에 형성된 반도체층;을 포함하며, 상기 패턴과 상기 나노스트럭쳐는 상기 기판의 표면에 형성될 수 있다.
또한, 상기 기판이 사파이어일 수 있다.
또한, 상기 기판 표면에 형성된 패턴이 홈일 수 있다.
상기와 같은 과제를 해결하기 위하여 본 발명의 실시예인 기판의 제조방법은 기판을 준비하는 단계; 상기 기판 상에 식각용 마스크패턴을 위한 박막층을 형성하는 단계; 상기 박막층을 식각하여 마스크패턴을 형성하는 단계; 상기 기판을 1차 식각하는 단계; 상기 박막층 상에 ITO 나노스피어를 형성하는 단계; 그리고 상기 기판을 2차 식각하는 단계를 포함한다. 또한, 본 발명의 실시예인 기판의 제조방법은 기판을 준비하는 단계; 상기 기판 상에 식각용 마스크패턴을 위한 박막층을 형성하는 단계; 상기 박막층을 식각하여 마스크패턴을 형성하는 단계; 상기 마스크패턴을 식각마스크로 상기 기판을 1차 식각하는 단계; 상기 박막층 상에 ITO 나노스피어를 형성하는 단계; 및 상기 ITO 나노스피어를 식각마스크로 상기 기판을 2차 식각하는 단계;를 포함하며, 상기 기판의 1차 식각에 의해 상기 기판의 표면에 상호 이격되어 형성된 복수의 패턴이 형성되며, 상기 2차 식각에 의해 상기 기판의 패턴 사이에 나노스트럭쳐가 형성될 수 있다.
또한, 상기 기판을 2차 식각하는 단계 후에 ITO 나노스피어와 마스크패턴을 제거하는 단계를 더 포함할 수 있다.
본 발명에 의한 기판과 발광소자 및 그 제조방법은 기판의 표면 상에 홈형태의 패턴과 나노스트력쳐가 형성되어, 광산란이 증가하여 광추출효율이 증대된다.
또한, 나노스트럭쳐 상에 박막을 성장시키면 막형성 결함이 감소되는 효과가 있다.
도 1은 본 발명의 실시예에 의한 마스크패턴의 평면도.
도 2는 본 발명의 실시예에 의한 에칭전반부의 개요도.
도 3은 본 발명의 실시예에 의한 에칭후반부의 개요도.
도 4는 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 기판의 단면도.
도 5는 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 발광소자의 단면도.
도 6은 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 기판을 3000배 확대한 사진.
도 7은 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 기판을 6000배 확대한 사진.
도 8은 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 기판을 7000배 확대한 사진.
도 9는 본 발명의 다른 실시예에 의한 일부의 층에 에어바와 에어바층을 갖는 발광소자의 사시도.
도 10은 본 발명의 또 다른 실시예에 의한 일부의 층에 에어바와 에어바층을 갖는 발광소자의 사시도.
도 11은 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 발광소자에 에어바를 형성하기 위한 패터닝 입구를 도시한 사시도.
도 12는 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 발광소자에 에어바를 형성하기 위한 마스크패턴을 도시한 사시도.
이하 본 발명을 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
이러한 실시예는 본 발명에 대하여 당업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 본 발명은 이하에서의 실시예들에 한정되는 것이 아니라, 본 발명의 특허청구범위가 제시하는 범위 내에서 다양한 형태로 구현될 수 있다.
도 1은 본 발명의 실시예에 의한 마스크패턴의 평면도이고, 도 2는 본 발명의 실시예에 의한 에칭전반부의 개요도이고, 도 3은 본 발명의 실시예에 의한 에칭후반부의 개요도이고, 도 4는 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 기판의 단면도이고, 도 5는 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 발광소자의 단면도이고, 도 6은 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 기판을 3000배 확대한 사진이고, 도 7은 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 기판을 6000배 확대한 사진이고, 도 8은 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 기판을 7000배 확대한 사진이고, 도 9는 본 발명의 다른 실시예에 의한 일부의 층에 에어바와 에어바층을 갖는 발광소자의 사시도이고, 도 10은 본 발명의 또 다른 실시예에 의한 일부의 층에 에어바와 에어바층을 갖는 발광소자의 사시도이고, 도 11은 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 발광소자에 에어바를 형성하기 위한 패터닝 입구를 도시한 사시도이고, 도 12는 본 발명의 실시예에 의한 패턴과 나노스트럭쳐가 형성된 발광소자에 에어바를 형성하기 위한 마스크패턴을 도시한 사시도이다.
먼저 나노스트럭쳐가 형성된 기판과 발광소자의 구조에 대해 설명한 후, 상기 기판과 발광소자의 제조방법에 대해 설명한다.
도 4 및 도 7에 도시된 바와 같이, 본 발명의 실시예에 의한 나노스트럭쳐(12)가 형성된 기판(10'')은 표면; 상기 표면에 형성된 패턴(11); 상기 패턴 주위를 둘러싼 나노스트럭쳐(12)를 포함하여 구성된다.
상기 기판(10'')은 사파이어 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈륨 인화물(gallium phophide;GaP) 기판 중의 어느 하나를 사용할 수 있으며, 본 발명의 실시예에서는 사파이어 기판을 사용한다.
도 6 내지 도 8에 도시된 바와 같이, 상기 패턴(11)은 상기 기판(10'')의 표면에 형성되며, 원형 또는 삼각형, 사각형과 같은 다각형의 홈으로 형성이 가능하다.
본 발명의 실시예에서는 홈이 형성된 원형의 패턴(11)을 형성하였다.
상기 패턴(11)의 홈은 기판의 표면에서 빛을 산란시켜 기판의 전면부로 방출되는 빛의 광추출효율을 향상시킨다.
이와 같은, 상기 패턴(11)의 홈은 기존의 포토리소그래피를 사용한 PSS(patterned sapphire substrate)공정에 의해 형성되므로 마이크로 단위까지 형성할 수 있다.
또한, 상기 패턴(11)은 광추출효율을 향상시키기 위하여 일정한 간격으로 배열되도록 형성하는 것이 바람직하다.
상기 패턴(11) 주위에는 나노스트럭쳐(12)가 상기 기판(10'')의 표면에 형성된다.
상기 나노스트럭쳐(12)는 광추출효율을 더욱 향상시키기 위하여 상기 홈의 주위를 둘러싸도록 형성되며, 나노사이즈의 구인 ITO 나노스피어(nanosphere)를 이용하여 형성되므로 상기 패턴(12)의 홈보다 더욱 조밀하고 작은 형상으로 형성된다.
도 7 및 도 8에 도시된 바와 같이, 상기 나노스트럭쳐(12)는 피라미드의 형상이며, 상단부에 일부 평탄한 면이 형성될 수도 있다.
이와 같이 형성된 나노스트럭쳐(12)는 나노 단위의 크기로 형성되어, 상기 패턴(11)만 형성된 경우에 비해 기판(10'')의 표면 상에서 광산란이 더욱 증가하여 광추출효율이 향상된다.
다음으로, 도 5에 도시된 바와 같이, 본 발명의 실시예인 발광소자는, 기판(10''); 상기 기판 표면애 형성된 패턴(11); 상기 패턴(11) 주위를 둘러싼 나노스트럭쳐(12)를 포함하여 구성된다.
상기 기판(10'')은 사파이어 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈륨 인화물(gallium phophide;GaP) 기판 중의 어느 하나를 사용할 수 있으며, 본 발명의 실시예에서는 사파이어 기판을 사용한다.
또한, 상기 기판(10'')은 표면에 마이크로 단위의 요철(미도시)이 미리 형성된 기판일 수 있다.
이와 같이, 마이크로 단위의 요철이 미리 형성된 기판에 패턴(11)과 나노스트럭쳐(12)를 형성하면, 마이크로 단위 요철 위에 나노스트럭쳐(12)가 형성되게 되므로 기판 표면에서 더 높은 광추출 효율을 얻을 수 있다.
상기 기판(10'') 표면 상의 패턴(11)과 나노스트럭쳐(12)의 구조는 전술한 기판의 패턴과 나노스트럭쳐와 동일하다.
또한, 본 발명의 실시예에 의한 발광소자는 상기 패턴(11)과 나노스트럭쳐(12)상에 형성된 다수의 반도체층(50)을 더 포함할 수 있다.
상기 기판(10'') 표면에 형성된 홈 모양의 패턴(11)주위로 나노스트럭쳐(12)를 형성시키고 그 위에 반도체층(50)의 박막을 성장시키면, 나노스트럭쳐(12)가 형성된 C면 위에 성장이 개시되고, 성장된 박막의 전면에 막형성 결함이 감소된다.
이러한 저결함 박막의 구성으로 만들어지는 발광소자는 나노스트럭쳐(12) 구조에 의해 광산란도 증가하므로 광추출효율이 더욱 증대된다.
상기 반도체층(50)은 n형층(51)과 활성층(53) 및 p형층(52)을 포함하며, Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 반도체 박막층 중 적어도 하나를 포함하여 형성되는 것이 바람직하다. 여기서, 상기 n형층(51)은 다수 캐리어가 전자인 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다.
이러한 n형 반도체층과 n형 클래드층은 전술한 반도체층(50)에 n형 불순물 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다.
그리고, p형층(52)은 다수 캐리어가 정공인 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다.
이러한 p형 반도체층과 p형 클래드층은 전술한 반도체 박막층에 p형 불순물 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성한다.
활성층(53)은 n형층에서 제공된 전자와 p형층에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층이다.
이러한 활성층(53)은 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 양자 우물 구조 또는 다중 양자 우물 (multiple quantum well) 구조를 갖는 다층의 반도체층으로 형성할 수 있다.
이때, 활성층(53)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다.
또한, 상기 반도체층(50)의 상단에는 전류를 인가하기 위한 전극 패드(71, 72)가 마련된다.
상기 전극 패드(71, 72)는 n형층(51)에 접하는 n형 전극 패드(71) 및 p형층(52)에 접하는 p형 전극 패드(72)를 포함한다.
여기서 n형 전극 패드(71) 및 p형 전극 패드(72) 각각은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti 및 이들을 포함하는 합금 중 적어도 어느 하나의 금속으로 이루어진 단일막 또는 다층막으로 형성하는 것이 바람직하다.
그리고, 이러한 전극 패드(71, 72) 중 p형 전극 패드(72)는, 먼저 p형층(52) 상에 전류 확산층(60)을 형성한 다음 그 위에 형성할 수 있다.
상기 전극 패드(71, 72)를 통해 외부 전류를 인가하면 반도체층(50) 내의 활성층(53)이 발광 면적 또는 발광 영역의 기능을 수행한다.
또한, 도 9 및 도 10에 도시된 바와 같이, 본 발명의 실시예에서는 상기 다수의 반도체 층의 모두 또는 일부에 형성된 다수의 에어바(220)를 더 포함할 수 있다.
이와 같이 에어바(220)가 반도체층 내에 형성된 발광소자는, 기판(100); 상기 기판(100) 표면에 형성된 패턴(110); 상기 기판(100)상에 형성된 반도체층(200); 및 상기 반도체층(200, 200') 내에 형성되며 상기 패턴(110)과 마주보는 에어바(220)를 포함하여 구성된다.
상기 에어바(220)는 상기 반도체층(200, 200') 내에 형성되며, 상기 반도체층(200, 200')에서 생성된 광 중에서 사파이어 기판 방향으로 진행하는 광을 산란시킴으로써 광 추출 효과를 향상시키는 역할을 한다.
본 실시예에서는 에어바(220)의 단면이 삼각형 형태인 것을 예로 하였으나, 본 발명에 따르는 에어바(220)는 이에 한정되지 않고, 사각형 및 오각형의 단면을 갖는 등의 다양한 형상을 갖도록 제작될 수 있다.
상기 에어바(220)는 사다리꼴 형태의 에어바로 변형이 가능하며, 반도체층별로 다층으로 적층하는 경우에 동일한 패턴을 반복적으로 형성할 수 있으나, 동일한 반도체층에 형성된 에어바와 에어바 사이의 공간을 감소시켜 광 추출 효과를 향상시키기 위하여 층간에 서로 다른 패턴을 사용하는 것도 가능하며, 패턴과 패턴이 서로 엇갈리도록 형성하는 것도 가능하다.
또한, 에어바(220)의 크기를 다양하게 변형시키는 것도 가능하며, 상기 에어바(220)의 배열을 변형시키는 것도 가능하다.
또한, 상기 다수의 반도체 층의 모두 또는 일부에 형성된 다수의 에어바로 이루어진 에어바층을 더 포함할 수 있다.
도 9는 이러한 에어바(220)가 이중으로 설치된 모습의 사시도를 도시하고 있으며, 도 10은 이러한 에어바(220) 삼중으로 설치된 모습의 사시도이다.
먼저, 본 발명의 실시예에 따른 기판의 제조 방법을 설명하면 다음과 같다.
상기와 같은 과제를 해결하기 위하여 본 발명의 실시예인 기판의 제조방법은 기판(10)을 준비하는 단계; 상기 기판(10)상에 식각용 마스크패턴을 위한 박막층(20)을 형성하는 단계; 상기 박막층(20)을 식각하여 마스크패턴(20')을 형성하는 단계; 상기 기판(10)을 1차 식각하는 단계; 상기 기판(10')상에 ITO 나노스피어(31)를 형성하는 단계; 그리고 상기 기판(10')을 2차 식각하는 단계를 포함한다.
상기 기판의 제조 방법은 표면에 패턴이 형성되지 않은 기판(10)을 전반부와 후반부의 2단계로 에칭한다.
에칭 전반부에는 기판(10)의 표면에 패턴(11)이 형성되며, 에칭 후반부에는 ITO 나노스피어에 의해 상기 패턴(11)의 주변에 나노스트럭쳐(12)가 형성된다.
이와 같은 나노스트럭쳐(12) 구조에 의해 광산란이 증가하므로 광추출효율이 증대된다.
먼저 에칭 전반부에는, 도 2에 도시된 바와 같이, 기판(10)을 준비하고, 상기 준비된 기판(10) 상에 소정 두께를 갖는 패터닝용 박막층(20)을 형성한다.
이때 기판(10) 상에는 다른 박막층이 존재할 수도 있다.
도 1은 상기 패턴(11)이 형성된 박막층(20)을 도시한 것이다.
여기서, 또한 이러한 상기 패터닝용 박막층(20)은 600℃ 이상의 온도를 견딜 수 있는 것이 바람직하다.
상기 패터닝용 박막층(20)은 산화물 계열 (예: XOy 또는 X2Oy의 형태, X는 Ba,Be,Ce,Cr,Er,Ga,In,Mg,Ni,Si,Sc,Ta,Ti,Zn,Zr중 어느 하나이고 Y는 0<y≤9 )인 물질, 또는 질화물 계열인 물질(예: SiNx), 또는 W 또는 Pt 중 적어도 어느 하나의 물질을 플라즈마 CVD(Chemical Vapor Deposition) 방식, E-Beam 또는 스퍼터링(Sputtering) 방식으로 증착시켜 형성할 수 있다.
이때, 상기 패터닝용 박막(20)은 약 300㎚ 이하의 두께로 형성하는 것이 바람직하다.
그 다음으로, 상기 박막층(20)을 식각하여 마스크패턴(20')을 형성한다.
그 다음으로, 상기 기판(10)에 1차식각을 진행하면, 마스크패턴(20')이 없는 부분은 식각이 진행되어, 기판(10) 상에 홈 형태의 패턴(11)이 형성된다.
상기 기판(10)의 식각은 습식식각과 건식식각을 순차 적용할 수 있다.
또한, 이방성식각에 의해 상기 패턴(11)의 단면을 사각형 형태로 형성할 수 있으며, 상기 사각형 형태은 사다리꼴, 직사각형, 정사각형을 포함한다.
또한, 상기 패턴(11)의 단면은 삼각형 형태로 형성할 수도 있으며, 상기 삼각형 형태는 정삼각형, 이등변삼각형, 직각삼각형을 포함한다.
상기 습식식각의 식각액은 수산화 나트륨(NaOH), 수산화칼륨(KOH), 황산(H2SO4), 인산(H3PO4), 알루에치(4H8PO4+4CH8COOH+ HNO8+H2O), 불산 중 적어도 어느 하나를 포함할 수 있다.
이상과 같이 에칭전반부가 완료되면, 도 2에 도시된 바와 같은 단면을 갖는 기판(10')이 형성된다.
그 다음으로 에칭후반부가 진행된다.
에칭 후반부는 상기 기판(10')상에 ITO 나노스피어(31)를 형성하는 단계; 및 상기 기판(10')을 2차 식각하는 단계를 포함한다.
도 3에 도시된 바와 같이, 상기 기판(10') 상에 ITO 나노스피어(31)를 형성하기 위해서 상기 기판(10')상에 박막층(40)을 형성한 후, 상기 박막층 (40)상에 ITO층(30)을 형성하고, 상기 ITO층(30)을 식각하여 ITO 나노스피어(31)로 형성한다.
이하 각 단계들을 자세하게 설명한다.
먼저, 기판(10')에 박막층(40)을 형성하는데, 상기 박막층(40)의 형성방법은 에칭전반부와 동일하다.
그 다음으로, 상기 박막층(40) 상에 ITO(30)층을 형성하고 식각하여 나노 사이즈의 구인 ITO 나노스피어(nanosphere)(31)를 형성한다.
이를 위하여 먼저, 상기 기판(10') 상에 ITO(Indium Tin Oxide)층(30)을 형성한다.
상기 기판(10')상의 ITO층(30)은 SnOx, InxOy , AlxOy, ZnO, ZrOx, HfOx, TiOx, TaxOy, GaxO등의 조성물 중에서 하나 혹은 두 개 이상으로 이루어질 수 있다.
상기 ITO층(30)은 전자빔 증착(electron-beam deposition) 또는 스퍼터링(sputtering)에 의해 형성될 수 있다.
상기 ITO층(30)은 열처리를 거치지 않은 다결정질 상태로서 결합력이 약한 결정 경계(grain boundary)를 가지며, 상기 박막층(40)과의 결합력이 약한 계면에서 활발한 식각에 의해 ITO 나노스피어(31)를 형성할 수 있다.
상기 ITO층(30)의 두께는 50nm ~ 600nm로 형성하는 것이 바람지하며, 상기 ITO층(30)의 두께를 조절하여, 생성되는 ITO 나노스피어(31)의 평균적인 크기를 조절할 수 있다.
상기 ITO층(30)은 두께에 따라 다른 식각특성을 보이는데, 상기 ITO층(30)의 두께가 증가함에 따라 ITO 나노스피어(31)의 크기가 증가한다.
상기 ITO층(30)의 두께가 50nm보다 얇으면 ITO 나노스피어(31)가 형성되지 않으며, 600nm보다 두꺼우면 ITO 나노스피어(31)의 모양이 균일하지 않게 되는 경향이 있다.
상기 박막층(40)의 위에 형성된 상기 ITO층(30)을 식각하여 ITO 나노스피어(31)를 형성하기 위한 식각공정은 습식식각에 의해 이루어지며, 건식식각에 의해 이루어질 수도 있다.
상기 습식식각은 BOE(buffered oxide echant)을 사용하여 식각하는 시간을 조절하는 방식으로 진행되며, 염산(HCl), 질산(HNO3), 인산(H3PO4), 옥살산(oxalic acid), 황산(H2SO4), 불산(HF)등의 중 하나 또는 둘 이상을 포함한 식각용액일 수 있다. 이때, 상기 산성용액의 산도(pH)는 0.1 ~ 1인 것이 바람직하다.
산도(pH)가 0.1보다 작은 pH를 갖는 고농도 산성용액으로 식각을 하면 ITO 나노스피어(31)가 형성이 되지 않고 ITO층(30)이 제거되며, 산도(pH)가 1보다 큰 저농도 산성용액으로 식각을 하게 되면 식각률이 낮아 구의 형태로 식각되지 않게 되어 ITO 나노스피어(31)의 밀도가 낮아지게 된다.
상기 건식식각은 ICP(Inductively Coupled Plasma) 장비를 사용하여 진행되며, 식각가스로는 ITO층의 재질에 따라 최적의 식각가스를 선택한다. 주된 식각가스로는 CH4를 사용하고 첨가가스로는 O2와 HBr를 사용할 수 있다.
상기와 같은 식각공정을 거치면, 도 3에 도시된 바와 같이 ITO 나노스피어(31)가 형성된다.
상기 식각공정에 의해 형성된 ITO 나노스피어(31)를 보다 경화시키기 위한 열처리를 할 수도 있으며, ICP(Inductively Coupled Plasma)처리를 통해 상기 ITO 나노스피어(31)의 형태를 변화시킬 수도 있다.
그 다음으로 상기 ITO 나노스피어(31)의 하부면의 박막층(40)을 식각하여 나노사이즈의 마스크패턴(41)을 형성한다.
ITO 나노스피어(31)의 사이로 노출된 박막층(40)의 식각은 습식 식각에 의해 이루어지며, 또한, 상기 식각공정은 건식 식각에 의해 이루어질 수도 있다.
이때, 습식 식각은 BOE(buffered oxide echant)용액에 식각하는 시간을 조절하여 진행한다. 또한, 건식식각은 ICP(Inductively Coupled Plasma) 장비를 사용하여 진행하며, 식각가스로는 SF6, CF4, CHF3, C2F6와 같은 플루오린(fluorine) 계열의 가스를 사용할 수 있다.
또한, 상기 식각공정이 건식식각에 의해 이루어질 경우에 건식식각은 ICP(Inductively Coupled Plasma) 장비를 사용하여 진행하며, 식각가스로는 SF6, CF4, CHF3, C2F6와 같은 플루오린(fluorine) 계열의 가스를 사용한다.
그 다음으로, 상기 기판(10')을 2차 식각하면 도 4에 도시된 바와 같이, 패턴(11)의 주위로 나노스트럭쳐(12)가 형성된 기판(10'')이 완성된다.
또한, 상기 2차 식각 후에 전 단계에서 제거되지 않은 ITO 나노스피어(31)와 마스크패턴(41)을 제거하는 단계를 더 포함할 수 있다.
또한, 상기 기판(10)의 표면에 요철이 미리 형성된 기판을 사용할 수 있다.
또한, 상기 2차식각에 의해 홈모양의 패턴(11)주위로 형성된 나노스트럭쳐(12)의 크기를 조절하기 위해 3차식각을 수행할 수 있다.
이러한 단계를 거쳐 만들어진 나노스트럭쳐(12)를 갖는 기판(10'')에 대하여 발광소자를 만드는 단계를 연속하여 진행할 수 있다.
따라서, 본 발명의 실시예인 발광소자의 제조방법은 기판(10)을 준비하는 단계; 상기 기판(10)상에 식각용 마스크패턴을 위한 박막층(20)을 형성하는 단계; 상기 박막층을 식각하여 마스크패턴(20')을 형성하는 단계; 상기 기판(10)을 1차 식각하는 단계; 상기 기판(10')상에 ITO 나노스피어(31)를 형성하는 단계; 및 상기 기판을 2차 식각하는 단계를 포함할 수 있다.
또한, 본 발명의 실시예는 상기 2차 식각 후 ITO 나노스피어와 마스크패턴을 제거하는 단계를 더 포함할 수 있다.
또한, 본 발명의 실시예에서는 상기 기판(10')을 3차 식각하는 단계를 더 포함할 수 있다.
또한, 본 발명의 실시예에서는 상기 기판(10)이 표면에 요철을 가질 수 있다.
또한, 본 발명의 다른 실시예에서는 반도체층을 형성하는 단계; 상기 반도체층 상에 패터닝용 박막층을 형성하는 단계; 상기 패터닝용 박막층에 식각 유도용 패턴과, 이에 연결된 에어바용 패턴을 형성하는 단계; 상기 패턴 상에 반도체층을 형성하는 단계; 상기 반도체층상에 노출된 식각 유도용 패턴을 습식식각용액으로 습식식각하는 단계; 상기 식각 유도용 패턴과 연결된 에어바용 패턴을 습식식각하는 단계를 더 포함하여 이루어진 다수의 에어바로 이루어진 에어바층을 갖는 두 개의 반도체층을 구비할 수 있다.
또한, 본 발명의 또 다른 실시예에서는, 반도체층을 형성하는 단계; 상기 반도체층 상에 패터닝용 박막층을 형성하는 단계; 상기 패터닝용 박막층에 식각 유도용 패턴과, 이에 연결된 에어바용 패턴을 형성하는 단계; 상기 패턴 상에 반도체층을 형성하는 단계; 상기 반도체층상에 노출된 식각 유도용 패턴을 습식식각용액으로 습식식각하는 단계; 상기 식각 유도용 패턴과 연결된 에어바용 패턴을 습식식각하는 단계를 반복하여 이루어진 다수의 에어바로 이루어진 에어바층을 갖는 다수의 반도체층을 구비할 수 있다.
상기와 같이, 패턴(110)과 나노스트럭쳐(120)가 형성된 기판(100)의 에어바(220)는 다음과 같은 제조 방법에 의해 형성된다.
여기서, 이러한 에어바(220)를 형성하기 위해 사용되는 마스크패턴(300)은 산화물, 질화물, W 및 Pt 중 어느 하나의 물질로 이루어지며, 식각유도용 패턴(301)은 상기 마스크패턴 영역위에서 반도체층이 봉합되지 않을 것이 요구된다.
에어바용 패턴(302)은 상기 마스크패턴 영역위에서 반도체층이 봉합되어질 것이 요구된다.
도 11에 도시된 바와 같이, 산화물, 질화물, W 및 Pt 중 어느 하나의 물질로 이루어진 식각유도패턴 위에서는 반도체층(200)이 성장하지 않으므로, 반도체층(200)의 성장과 함께 반도체층(200)의 상면을 향해 상기 마스크패턴이 노출되어 패터닝입구(201)가 형성된다.
상기 패터닝 입구(201)를 통하여 침투하는 습식식각액이 사파이어 기판 위에 놓인 식각유도 패턴 영역을 제거한다. 상기 패턴이 제거 되면, 상기 마스크패턴이 있는 공간 위로 노출된 질화물 반도체의 N-면을 습식식각 할 수 있게 되어 삼각형 단면의 에어바(220)가 형성될 수 있다.
여기서, 반도체 층(200)상부의 패터닝 입구(201)는 식각유도용 패턴의 형상에 따라 원형 또는 다각형의 형태로 제작될 수 있다.
이러한 에어바(220)를 포함하는 반도체층(200, 200', 200'')은 하나 이상이 중첩하여 형성될 수 있다.
도 12에 도시된 바와 같이, 사파이어 기판상에 식각유도용 패턴(301)인 실리콘옥사이드 닷(dot) 패턴과 이를 관통하는 에어바용 패턴(302)인 스트라이프(stripe)패턴을 형성한 후, 갈륨 나이트라이드 층을 성장시키고, 이어서 다시 한번 실리콘 옥사이드 닷(dot)패턴과 이를 관통하는 스트라이프(stripe)패턴을 형성한 후 갈륨 나이트라이드 층을 다시 성장시킨다.
이후, 실리콘 닷 위에 갈륨나이트라이드가 성장하지 않아서 생기는 패터닝 입구로 습식식각용액이 주입되어 상기 스트라이프 패턴을 따라가며 스트라이프패턴에 대한 식각이 진행되면 에어바 형성을 위해 습식식각액이 침투할 수 있는 공간이 형성된다.
10, 10', 10'', 100 : 기판 11, 21, 110 : 패턴
12, 120 : 나노스트럭쳐 20, 40 : 박막층
20', 41, 300 : 마스크패턴 30 : ITO층
31 : ITO 나노스피어 50, 200, 200', 200'' : 반도체층
51, 210, 211, 212 : n형층 52, 240 : p형층
53, 230 : 활성층 60, 250 : 전류확산층
71, 260 : n형 전극패드 72, 270: p형 전극패드
201 : 패터닝입구 220 : 에어바
301 : 식각유도용패턴 302 : 에어바용패턴

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판을 준비하는 단계;
    상기 기판 상에 식각용 마스크패턴을 위한 박막층을 형성하는 단계;
    상기 박막층을 식각하여 마스크패턴을 형성하는 단계;
    상기 마스크패턴을 식각마스크로 상기 기판을 1차 식각하는 단계;
    상기 박막층 상에 ITO 나노스피어를 형성하는 단계; 및
    상기 ITO 나노스피어를 식각마스크로 상기 기판을 2차 식각하는 단계;를 포함하며,
    상기 기판의 1차 식각에 의해 상기 기판의 표면에 상호 이격되어 형성된 복수의 패턴이 형성되며,
    상기 2차 식각에 의해 상기 기판의 패턴 사이에 나노스트럭쳐가 형성되는 기판의 제조방법.
  8. 제7항에 있어서,
    상기 기판을 2차 식각하는 단계 후에 상기 ITO 나노스피어와 상기 마스크패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 기판의 제조방법.
KR1020100093249A 2010-09-27 2010-09-27 나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조방법 KR101283062B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100093249A KR101283062B1 (ko) 2010-09-27 2010-09-27 나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093249A KR101283062B1 (ko) 2010-09-27 2010-09-27 나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20120031703A KR20120031703A (ko) 2012-04-04
KR101283062B1 true KR101283062B1 (ko) 2013-07-05

Family

ID=46135087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093249A KR101283062B1 (ko) 2010-09-27 2010-09-27 나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101283062B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103682013B (zh) * 2012-09-11 2016-06-15 中国科学院物理研究所 一种在发光二极管表面制备纳米尺度球形体结构的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080093558A (ko) * 2007-04-17 2008-10-22 엘지전자 주식회사 질화물계 발광 소자
KR20090030819A (ko) * 2007-09-21 2009-03-25 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20090073940A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080093558A (ko) * 2007-04-17 2008-10-22 엘지전자 주식회사 질화물계 발광 소자
KR20090030819A (ko) * 2007-09-21 2009-03-25 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20090073940A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20120031703A (ko) 2012-04-04

Similar Documents

Publication Publication Date Title
TWI608632B (zh) 藍寶石基板、其製造方法以及氮化物半導體發光元件
JP4970783B2 (ja) 高効率半導体発光素子及びその製造方法
US20140038320A1 (en) Method of manufacturing a light emitting diode
JP5707978B2 (ja) 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子
TWI528589B (zh) Group III nitride semiconductor element and method of manufacturing the same
KR20110107618A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101009744B1 (ko) 반도체 발광소자 및 그 제조방법
KR101283062B1 (ko) 나노스트럭쳐가 형성된 기판과 발광소자 및 그의 제조방법
CN110838538B (zh) 一种发光二极管元件及其制备方法
KR101060975B1 (ko) 에어갭을 구비하는 발광소자 및 그 제조방법
KR100650996B1 (ko) 미세 돌기를 형성한 표면부를 포함하는 질화물 반도체 발광 다이오드 및 그의 제조방법
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20080058133A (ko) 발광 소자 및 이의 제조 방법
JP6037449B2 (ja) 窒化物半導体光素子及びその製造方法
KR101005301B1 (ko) 발광소자 및 이의 제조 방법
KR101265056B1 (ko) 모래시계 구조를 갖는 발광소자 및 그 제조방법
JP2009170610A (ja) ＧａＮ系ＬＥＤ素子およびその製造方法
KR101176462B1 (ko) 식각골이 형성된 기판, 그 제조방법 및 그 기판을 사용한 발광소자와 그 제조방법
JP5075318B2 (ja) 窒化物半導体基板、半導体デバイス、半導体発光素子、半導体受光素子および窒化物半導体基板の製造方法
JP2010092903A (ja) 窒化物系半導体発光素子の製造方法
KR20100021243A (ko) 발광 소자 및 이의 제조 방법
KR101136064B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
TWI506809B (zh) 發光二極體晶粒及其製作方法
KR20120027966A (ko) 발광소자 및 그 제조방법
KR101323778B1 (ko) 반도체 발광소자용 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
AMND Amendment
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 7