JP5707978B2 - 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子 - Google Patents
半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子 Download PDFInfo
- Publication number
- JP5707978B2 JP5707978B2 JP2011017443A JP2011017443A JP5707978B2 JP 5707978 B2 JP5707978 B2 JP 5707978B2 JP 2011017443 A JP2011017443 A JP 2011017443A JP 2011017443 A JP2011017443 A JP 2011017443A JP 5707978 B2 JP5707978 B2 JP 5707978B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- light emitting
- emitting device
- main surface
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 153
- 239000000758 substrate Substances 0.000 title claims description 123
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000013078 crystal Substances 0.000 claims description 77
- 150000004767 nitrides Chemical class 0.000 claims description 23
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 239000010980 sapphire Substances 0.000 claims description 11
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000000605 extraction Methods 0.000 description 16
- 229910002601 GaN Inorganic materials 0.000 description 14
- 238000005530 etching Methods 0.000 description 11
- 206010053759 Growth retardation Diseases 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000001902 propagating effect Effects 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- -1 for example Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- XPPKVPWEQAFLFU-UHFFFAOYSA-N diphosphoric acid Chemical compound OP(O)(=O)OP(O)(O)=O XPPKVPWEQAFLFU-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229940005657 pyrophosphoric acid Drugs 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、基板表面に凸部が配置された半導体発光素子に関し、特に、この凸部の配置によって光取り出し効率を増加させた半導体発光素子およびそれに用いる基板、並びにそれらの製造方法に関する。
半導体素子、例えば窒化物半導体からなる発光ダイオード（ＬＥＤ）は、一般に、基板上にｎ型半導体層、活性層、ｐ型半導体層を順に積層し、その上に電極を形成することによって構成されている。活性層の光は、半導体構造の外部露出面（上面、側面）、基板の露出面（裏面、側面）などから素子外部に出射される。半導体層内で発生した光が電極との界面または基板との界面に対して所定の臨界角以上の角度で入射すると、全反射を繰り返しながら半導体層内を横方向に伝搬し、その間に光の一部は吸収され、光取り出し効率が低下する。
そこで、光取り出し効率を向上させるために、基板の半導体成長面側に凹凸を設けることが考えられた。基板の成長面に凹凸を設ける従来技術として、以下の文献があり、特許文献３に関連して、特開２００６−０６６４４２号公報、特開２００５−０６４４９２号公報、特開２００５−１０１２３０号公報、特開２００５−１３６１０６号公報、特開２００５−３１４１２１号公報があり、特許文献４、５に関連して、特開２０００−３３１９３７号公報、特開２００２−２８０６０９号公報、特開２００２−２８９５４０号公報がある。
光取り出し効率を向上させるためには、凸部が密に配置されること、および凸部の高さが高いことが好ましい。また、半導体結晶面上に凸部が配置されていると、基板界面に発生した転位の横方向成長、結晶接合により、欠陥の伝播を抑えて半導体結晶を成長させることができるので、凸部が密に配置され且つ凸部高さが高いと、貫通転位が低減された結晶性の高い半導体が得られる。
しかし、貫通電位の低減により、半導体結晶の抵抗が大きくなって、得られる半導体発光素子の順電圧が増加するという問題が生じる。順電圧の増加は、照明用途などの大電流域で顕著に表れる。
しかし、貫通電位の低減により、半導体結晶の抵抗が大きくなって、得られる半導体発光素子の順電圧が増加するという問題が生じる。順電圧の増加は、照明用途などの大電流域で顕著に表れる。
そこで、本発明は、上記事情に鑑み、結晶性および光取り出し効率に優れ、かつ高電流域での順電圧増加が抑制された発光素子用基板、その発光素子基板の製造方法、およびその発光素子基板を用いた発光素子を提供することを目的とする。
以上の目的を達成するために、本発明に係る半導体発光素子基板は、基板上の第１主面上に半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、
前記半導体結晶の成長が抑制される傾斜面を各々有する複数の凸部が前記第１主面上に形成されており、
前記複数の凸部は、前記傾斜面が前記第１主面上で偏在するように、即ち前記傾斜面が密に配置される領域と、粗に配置される領域とが前記第１主面上に存在するように、かつ前記第１主面に対して平行に伝搬する光がいずれかの凸部において反射されるように配置されていることを特徴とする。
前記半導体結晶の成長が抑制される傾斜面を各々有する複数の凸部が前記第１主面上に形成されており、
前記複数の凸部は、前記傾斜面が前記第１主面上で偏在するように、即ち前記傾斜面が密に配置される領域と、粗に配置される領域とが前記第１主面上に存在するように、かつ前記第１主面に対して平行に伝搬する光がいずれかの凸部において反射されるように配置されていることを特徴とする。
本発明に係る半導体発光素子基板は、半導体結晶の成長が抑制される傾斜面が第１主面上に偏在するように、凸部が第１主面上に配置されることにより、結晶成長面において発生する転位の一部が結晶の横方向成長によって結晶内部に閉じ込められる一方で、結晶表面に現れる貫通転位の数が増加する。また、第１主面に対して平衡に伝搬する光がいずれかの凸部において反射されるように凸部が配置されることにより、半導体発光素子基板の側面からの光の出射が妨げられ、高い光取り出し効率を保持することができる。
以下、本発明の実施の形態について図面に基づいて説明する。ただし、以下に説明する実施の形態は、本発明の技術思想を具体化するための態様を例示するものであって、本発明を以下のものに特定しない。実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。更に、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよく、一の部材の機能を複数の部材で分担して実現することもできる。
本発明の半導体発光素子は、図１に示すように、基板１０の上に下地層１２、第１導電型層（ｎ型層）１３、活性層（発光層）１４、第２導電型層（ｐ型層）１５が順に積層された半導体積層構造１１が設けられており、下地層１２を成長させる基板１０の第１主面２に、複数の凸部（ディンプル）１が設けられている。第１主面上に凸部が形成されることにより、横方向に伝搬する光を凸部で反射して縦方向に伝搬させることができ、その結果、半導体発光素子の光取り出し効率が改善される。また、第１主面上に凸部が形成されると、基板界面に発生する転位の横方向成長、結晶接合により、欠陥の伝播を抑えて半導体結晶を成長させることができるので、貫通転位が低減された結晶性の高い半導体が得られる。以下、結晶成長メカニズムをより詳細に説明する。
窒化物半導体（例えば、ＧａＮ）を結晶成長させる場合、サファイア、スピネル、ＳｉＣ、ＧａＮ等の基板が用いられ、例えば、その結晶成長が可能な結晶成長面(例えばサファイアのＣ面（０００１））上に窒化物半導体結晶が成長させられる。しかし、これらの基板を用いると、ＧａＮ結晶と基板とが格子整合していないことに起因して（基板の格子定数と窒化物半導体の格子定数の差に起因して）、形成される結晶表面において多数の転位が存在することになる。
一方、凸部は通常、基板表面と平行でない傾斜面４（または基板表面に対して垂直な面）を有する。基板表面２を窒化物半導体の結晶成長が可能な表面（以下、結晶成長面と呼ぶ）としたとき、傾斜面４（または垂直面）は、結晶成長面とは異なる面方位を有し、これらの面において結晶成長は抑制される（以下、これらの面を結晶成長抑制面と呼ぶ）。凸部は、その上部に基板表面と平行な平坦面３（結晶成長面）を有してもよい。以上より、第１主面上に凸部が形成されると、結晶成長が可能な結晶成長面の中に結晶成長抑制面が存在することになる。結晶成長面において半導体結晶が各々三次元成長し、結晶成長抑制面を覆うように側面・横方向の結晶成長が起こり、欠陥の伝搬が抑制される。その結果、成長方向に伸びる転位が下地層の内部に閉じ込められ、表面に現れる貫通転位が減少する。
一方、凸部は通常、基板表面と平行でない傾斜面４（または基板表面に対して垂直な面）を有する。基板表面２を窒化物半導体の結晶成長が可能な表面（以下、結晶成長面と呼ぶ）としたとき、傾斜面４（または垂直面）は、結晶成長面とは異なる面方位を有し、これらの面において結晶成長は抑制される（以下、これらの面を結晶成長抑制面と呼ぶ）。凸部は、その上部に基板表面と平行な平坦面３（結晶成長面）を有してもよい。以上より、第１主面上に凸部が形成されると、結晶成長が可能な結晶成長面の中に結晶成長抑制面が存在することになる。結晶成長面において半導体結晶が各々三次元成長し、結晶成長抑制面を覆うように側面・横方向の結晶成長が起こり、欠陥の伝搬が抑制される。その結果、成長方向に伸びる転位が下地層の内部に閉じ込められ、表面に現れる貫通転位が減少する。
従来の凸部配置において、凸部は、隣接する凸部の中心間距離が同じであるように規則的に配置され、例えば三角形格子、四角形格子、または六角形格子等の多角形格子の頂点に位置するように配置される。従来の半導体発光素子基板において、凸部は、半導体発光素子の光取り出し効率を高くするために密に配置される。凸部を密に配置すると、半導体発光素子基板の第１主面における結晶成長抑制面の面積の割合が大きくなることによって、結晶成長抑制面を覆うような半導体結晶の横方向成長が増加し、転位が減少する。その結果、良好な特性を有する結晶性の高い半導体結晶が得られる。しかし、半導体結晶における転位が少ないと、特に高電流領域において順電圧が増加するという問題が生じる。
従って、本発明に係る半導体発光素子基板は、隣接する凸部の中心間距離が同じであるように密に配置された従来の凸部配置（三角形格子等）から凸部の数を減少させることによって、結晶成長面の面積が増加している。
仮に、従来の凸部配置の格子寸法を大きくすることによって、隣接する凸部中心間距離が同じであるように疎らに凸部を配置して凸部数を減少させると、結晶成長面の面積は増加するが、基板の第１主面と平行に横方向に伝搬する光の一部がいずれの凸部にも反射されることなく半導体発光素子の側面から出射し、光取り出し効率が低下してしまう。
それに対して、本発明の半導体発光素子基板においては、凸部の数を減少させ、かつ傾斜面（即ち結晶成長抑制面）が偏在するように凸部を配置することによって、傾斜面が密に配置される領域と粗に配置される領域とが第１主面上に設けられ、かつ結晶成長面の面積が増加される。その結果、結晶表面における貫通転位の数が増加し、得られる半導体発光素子の順電圧が減少する。結晶表面の貫通転位の数は、結晶表面において貫通転位に起因して発生するＶピットの数を、原子間力顕微鏡（ＡＦＭ）を用いて測定することによって見積もることができる。半導体結晶表面におけるＶピットの数は、６００〜８００個／１０μｍ２であることが好ましい。
また、傾斜面が偏在するように凸部が配置されることにより、隣接する凸部の中心間距離が短い部分（または凸部が密に配置されている部分）と、隣接する凸部の中心間距離が長い部分（または凸部が粗に配置されている部分）とが第１主面上に存在するように凸部が配置され、その結果、基板の第１主面と平行に横方向に伝搬する光が、第１主面上に配置されるいずれかの凸部によって反射されて縦方向に伝搬するようになる。従って、本発明の半導体発光素子は、凸部が密に配置された従来の半導体発光素子と同程度の光取り出し効率を有し得る。
仮に、従来の凸部配置の格子寸法を大きくすることによって、隣接する凸部中心間距離が同じであるように疎らに凸部を配置して凸部数を減少させると、結晶成長面の面積は増加するが、基板の第１主面と平行に横方向に伝搬する光の一部がいずれの凸部にも反射されることなく半導体発光素子の側面から出射し、光取り出し効率が低下してしまう。
それに対して、本発明の半導体発光素子基板においては、凸部の数を減少させ、かつ傾斜面（即ち結晶成長抑制面）が偏在するように凸部を配置することによって、傾斜面が密に配置される領域と粗に配置される領域とが第１主面上に設けられ、かつ結晶成長面の面積が増加される。その結果、結晶表面における貫通転位の数が増加し、得られる半導体発光素子の順電圧が減少する。結晶表面の貫通転位の数は、結晶表面において貫通転位に起因して発生するＶピットの数を、原子間力顕微鏡（ＡＦＭ）を用いて測定することによって見積もることができる。半導体結晶表面におけるＶピットの数は、６００〜８００個／１０μｍ２であることが好ましい。
また、傾斜面が偏在するように凸部が配置されることにより、隣接する凸部の中心間距離が短い部分（または凸部が密に配置されている部分）と、隣接する凸部の中心間距離が長い部分（または凸部が粗に配置されている部分）とが第１主面上に存在するように凸部が配置され、その結果、基板の第１主面と平行に横方向に伝搬する光が、第１主面上に配置されるいずれかの凸部によって反射されて縦方向に伝搬するようになる。従って、本発明の半導体発光素子は、凸部が密に配置された従来の半導体発光素子と同程度の光取り出し効率を有し得る。
上述のように凸部を減少させたことにより、基板の第１主面と平行に伝搬する光が凸部において反射されることなく基板側面から出射するのを防ぐために、凸部は、光がいずれかの凸部において反射されるように配置され、かつ寸法が定められる。その結果、凸部の減少による光取り出し効率の低下が抑制される。なお、形状および／または寸法の異なる２種類以上の凸部が第１主面上に配置されてもよい。
本発明に係る凸部配置の具体的形態の例を以下に示す。
［第１の形態］
本発明の半導体発光素子の第１の形態において、隣接する配置位置の間の距離が等しくなるように設定された従来の凸部配置位置から一部の配置位置を周期的に取り除いた配置で、複数の凸部を基板の第１主面上に設けることによって、凸部の数が減少させられている。例えば、三角形格子の各頂点に設定された従来の配置位置から、一部の配置位置を周期的に取り除いた配置で、複数の凸部を設けることによって凸部の数を減少させることができる。凸部の配置位置が取り除かれた部分では、他の部分と比較して、結晶成長が抑制される凸部の傾斜面が減少し、隣接する凸部の中心間距離が長くなる。凸部の数は、凸部の形状および大きさ並びに配置にもよるが、従来の形態における凸部数の６０〜８０％程度に減少させることが好ましく、より好ましくは７０〜８０％に減少させる。凸部の数が少なすぎると光取り出し効率が低下し、また、結晶の高転位化により内部量子効率が低下するので好ましくない。
第１の形態の一の例を図３に示す。この例における凸部配置は、図２に示すような従来の凸部配置位置から、三角形格子２１の１辺を１辺とする六角形３１の中心３２に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。
第１の形態のもう１つの例を図４に示す。この例における凸部配置は、図２に示すような従来の凸部配置位置から、三角形格子２１の１辺の長さの２倍を１辺とする菱形４１の中心４２に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。
本発明の半導体発光素子の第１の形態において、隣接する配置位置の間の距離が等しくなるように設定された従来の凸部配置位置から一部の配置位置を周期的に取り除いた配置で、複数の凸部を基板の第１主面上に設けることによって、凸部の数が減少させられている。例えば、三角形格子の各頂点に設定された従来の配置位置から、一部の配置位置を周期的に取り除いた配置で、複数の凸部を設けることによって凸部の数を減少させることができる。凸部の配置位置が取り除かれた部分では、他の部分と比較して、結晶成長が抑制される凸部の傾斜面が減少し、隣接する凸部の中心間距離が長くなる。凸部の数は、凸部の形状および大きさ並びに配置にもよるが、従来の形態における凸部数の６０〜８０％程度に減少させることが好ましく、より好ましくは７０〜８０％に減少させる。凸部の数が少なすぎると光取り出し効率が低下し、また、結晶の高転位化により内部量子効率が低下するので好ましくない。
第１の形態の一の例を図３に示す。この例における凸部配置は、図２に示すような従来の凸部配置位置から、三角形格子２１の１辺を１辺とする六角形３１の中心３２に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。
第１の形態のもう１つの例を図４に示す。この例における凸部配置は、図２に示すような従来の凸部配置位置から、三角形格子２１の１辺の長さの２倍を１辺とする菱形４１の中心４２に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。
［第２の形態］
本発明の半導体発光素子の第２の形態において、第１主面上に存在する凸部数が従来の凸部配置よりも少なくなるようにして、多角形の各頂点および中心に配置された凸部の組を周期的に配置する。この場合、光取り出し効率が低下しないように、隣接する凸部の中心間距離が短い部分と長い距離とが存在するように、そしてその結果、結晶成長が抑制される凸部の傾斜面が偏在するように、即ち傾斜面が密に存在する部分と粗に存在する部分とが存在するように、前記凸部の組が第１主面上に配置される。例えば、正五角形の各頂点および中心に配置された６個の凸部の組を、結晶成長抑制面が密に存在する部分と粗に存在する部分とが存在するように、第１主面上に周期的に配置する。
凸部の数は、凸部の形状および大きさ並びに配置にもよるが、従来の形態における凸部数の５５〜８０％程度に減少させることが好ましく、より好ましくは７０〜８０％に減少させる。凸部の数が少なすぎると光取り出し効率が低下し、また、結晶の高転位化により内部量子効率が低下するので好ましくない。
第２の形態の一の例を図５に示す。この例において、図２に示すような従来の凸部と同じ寸法の凸部が正八角形５１の各頂点に配置され、従来の凸部より寸法が大きい凸部５２が前記正八角形の中心に配置される。この正八角形を１組として、一の方向において、一の正八角形がそれに隣接する別の正八角形と一辺５３を共有するように、正八角形が配置され、かつ、前記一の方向と直交する方向において、一の正八角形がそれに隣接する別の正八角形と別の一辺５４を共有するように、正八角形が配置される。
第２の形態のもう一つの例を図６に示す。この例において、正五角形６１の各頂点および中心に凸部が配置され、この正五角形を１組として、三角形格子６２の各格子点に前記正五角形の中心が一致するように、第１主面上に凸部が配置される。
第２の形態の更にもう一つの例を図７に示す。この例において、正五角形７１の各頂点および中心に凸部が配置される。この正五角形を１組として、第１主面上の第１列７２において、同一の方向に向けられた正五角形が直線状に配置され、第２列７３において、第１列と反対方向に向けられた正五角形が直線状に配置され、かつ第１列の正五角形の中心と、第２列の正五角形の中心とがジグザグ配置になるように配置される。第３列７４および第４列７５においては、第１列および第２列の組と線対称になるように正五角形が配置される。更に、第２列における第１の正五角形、第２列において第１の正五角形の隣に位置する第２の正五角形、第１および第２の正五角形と線対称である、第３列における第３の正五角形および第４の正五角形の各々の中心７６〜７９を頂点とする四角形の中心７０１に、凸部が配置される。以上の構成で配置される第１列〜第４列の繰り返しに従って、凸部が配置される。
本発明の半導体発光素子の第２の形態において、第１主面上に存在する凸部数が従来の凸部配置よりも少なくなるようにして、多角形の各頂点および中心に配置された凸部の組を周期的に配置する。この場合、光取り出し効率が低下しないように、隣接する凸部の中心間距離が短い部分と長い距離とが存在するように、そしてその結果、結晶成長が抑制される凸部の傾斜面が偏在するように、即ち傾斜面が密に存在する部分と粗に存在する部分とが存在するように、前記凸部の組が第１主面上に配置される。例えば、正五角形の各頂点および中心に配置された６個の凸部の組を、結晶成長抑制面が密に存在する部分と粗に存在する部分とが存在するように、第１主面上に周期的に配置する。
凸部の数は、凸部の形状および大きさ並びに配置にもよるが、従来の形態における凸部数の５５〜８０％程度に減少させることが好ましく、より好ましくは７０〜８０％に減少させる。凸部の数が少なすぎると光取り出し効率が低下し、また、結晶の高転位化により内部量子効率が低下するので好ましくない。
第２の形態の一の例を図５に示す。この例において、図２に示すような従来の凸部と同じ寸法の凸部が正八角形５１の各頂点に配置され、従来の凸部より寸法が大きい凸部５２が前記正八角形の中心に配置される。この正八角形を１組として、一の方向において、一の正八角形がそれに隣接する別の正八角形と一辺５３を共有するように、正八角形が配置され、かつ、前記一の方向と直交する方向において、一の正八角形がそれに隣接する別の正八角形と別の一辺５４を共有するように、正八角形が配置される。
第２の形態のもう一つの例を図６に示す。この例において、正五角形６１の各頂点および中心に凸部が配置され、この正五角形を１組として、三角形格子６２の各格子点に前記正五角形の中心が一致するように、第１主面上に凸部が配置される。
第２の形態の更にもう一つの例を図７に示す。この例において、正五角形７１の各頂点および中心に凸部が配置される。この正五角形を１組として、第１主面上の第１列７２において、同一の方向に向けられた正五角形が直線状に配置され、第２列７３において、第１列と反対方向に向けられた正五角形が直線状に配置され、かつ第１列の正五角形の中心と、第２列の正五角形の中心とがジグザグ配置になるように配置される。第３列７４および第４列７５においては、第１列および第２列の組と線対称になるように正五角形が配置される。更に、第２列における第１の正五角形、第２列において第１の正五角形の隣に位置する第２の正五角形、第１および第２の正五角形と線対称である、第３列における第３の正五角形および第４の正五角形の各々の中心７６〜７９を頂点とする四角形の中心７０１に、凸部が配置される。以上の構成で配置される第１列〜第４列の繰り返しに従って、凸部が配置される。
［第３の形態］
本発明の半導体発光素子の第３の形態において、隣接する配置位置の間の距離が等しくなるように設定された配置位置から、隣接する複数の配置位置を取り除くことにより、半導体結晶が成長可能な平坦領域が設けられる配置で、前記複数の凸部が前記第１主面上に設けられる。その結果、平坦領域以外の部分において、結晶成長が抑制される傾斜面が密に存在しているのに対し、平坦領域においては、結晶成長が抑制される凸部の傾斜面は存在しない。また、平坦領域では、それ以外の部分と比較して、隣接する凸部の中心間距離が長くなる。
平坦領域は、好ましくは第１主面上に周期的に設けられる。平坦領域の形状はいずれの形状であってもよく、例えば、円形、多角形等であってよい。平坦領域が円形である場合、平坦領域の寸法（即ち直径）は、好ましくは８〜２０μｍ、より好ましくは１０〜１５μｍである。第１主面の面積に対する平坦領域の面積の割合は、好ましくは１０〜３０％、より好ましくは１０〜２０％である。第１主面面積に対する平坦領域面積の割合が大き過ぎると、結晶の高転位化により内部量子効率が低下し、また、光取り出し効率が低下するので好ましくない。
第３の形態の一の例を図８に示す。図２に示すような従来の凸部配置と同じように凸部が配置された半導体発光素子基板の第１主面において、結晶成長が可能な円形の平坦領域８１が周期的に配置されている。
本発明の半導体発光素子の第３の形態において、隣接する配置位置の間の距離が等しくなるように設定された配置位置から、隣接する複数の配置位置を取り除くことにより、半導体結晶が成長可能な平坦領域が設けられる配置で、前記複数の凸部が前記第１主面上に設けられる。その結果、平坦領域以外の部分において、結晶成長が抑制される傾斜面が密に存在しているのに対し、平坦領域においては、結晶成長が抑制される凸部の傾斜面は存在しない。また、平坦領域では、それ以外の部分と比較して、隣接する凸部の中心間距離が長くなる。
平坦領域は、好ましくは第１主面上に周期的に設けられる。平坦領域の形状はいずれの形状であってもよく、例えば、円形、多角形等であってよい。平坦領域が円形である場合、平坦領域の寸法（即ち直径）は、好ましくは８〜２０μｍ、より好ましくは１０〜１５μｍである。第１主面の面積に対する平坦領域の面積の割合は、好ましくは１０〜３０％、より好ましくは１０〜２０％である。第１主面面積に対する平坦領域面積の割合が大き過ぎると、結晶の高転位化により内部量子効率が低下し、また、光取り出し効率が低下するので好ましくない。
第３の形態の一の例を図８に示す。図２に示すような従来の凸部配置と同じように凸部が配置された半導体発光素子基板の第１主面において、結晶成長が可能な円形の平坦領域８１が周期的に配置されている。
本発明に係る凸部配置は、上で示したもの以外であってもよい。
基板の結晶形態および凸部が形成される基板表面の面方位、マスク形状及び寸法、エッチング条件を目的形状に応じて設定することによって、基板上に凸部を形成することができる。
エッチング方法は、ウェットエッチングとドライエッチングのいずれであってもよい。ドライエッチングとして具体的には、気相エッチング、プラズマエッチング、反応性イオンエッチングを用いることができ、その際のエッチングガスとしては、Ｃｌ系、Ｆ系ガス、例えばＣｌ２、ＳｉＣｌ４、ＢＣｌ３、ＨＢｒ、ＳＦ６、ＣＨＦ３、Ｃ４Ｆ８、ＣＦ４などの他、不活性ガスのＡｒなどが挙げられる。
ウェットエッチングのエッチング溶液としては、例えばサファイア基板の場合、リン酸、若しくはピロリン酸、又はそれに硫酸を加えた混酸、又は水酸化カリウムを用いることができる。エッチング液については、各基板材料に応じて種々のエッチャントを用いることができ、通常高温のエッチング液、例えば熱リン酸が用いられる。マスク材料としては、例えばＳｉＯ２などのケイ素酸化物の他、基板材料、そのエッチング液に応じて適宜選択され、例えば、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ、Ｔｉ、Ｔａ、Ａｌからなる群から選択される少なくとも一つの元素の酸化物、Ｓｉ、Ｂ、Ａｌからなる群から選択される少なくとも一つの元素の窒化物を挙げることができる。
ウェットエッチングのエッチング溶液としては、例えばサファイア基板の場合、リン酸、若しくはピロリン酸、又はそれに硫酸を加えた混酸、又は水酸化カリウムを用いることができる。エッチング液については、各基板材料に応じて種々のエッチャントを用いることができ、通常高温のエッチング液、例えば熱リン酸が用いられる。マスク材料としては、例えばＳｉＯ２などのケイ素酸化物の他、基板材料、そのエッチング液に応じて適宜選択され、例えば、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ、Ｔｉ、Ｔａ、Ａｌからなる群から選択される少なくとも一つの元素の酸化物、Ｓｉ、Ｂ、Ａｌからなる群から選択される少なくとも一つの元素の窒化物を挙げることができる。
上述のような方法で形成された半導体発光素子基板上に、窒化物半導体を成長させることによって、窒化物半導体層発光素子を形成することができる。
［基板］
基板は、半導体積層体をエピタキシャル成長させるのに適した材料から形成される。窒化物半導体のエピタキシャル成長に適した基板としては、サファイア、スピネル等の絶縁性基板や、ＳｉＣ、窒化物半導体（例えば、ＧａＮ等）等の導電性基板が挙げられる。
基板は、半導体積層体をエピタキシャル成長させるのに適した材料から形成される。窒化物半導体のエピタキシャル成長に適した基板としては、サファイア、スピネル等の絶縁性基板や、ＳｉＣ、窒化物半導体（例えば、ＧａＮ等）等の導電性基板が挙げられる。
発光素子を形成するに当たって、基板上に成長させる半導体としては、一般式ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される窒化ガリウム系化合物半導体材料を用いることができる。特に後述のようにその二元・三元混晶を好適に用いることができる。また、窒化物半導体以外に、ＧａＡｓ、ＧａＰ系化化合物半導体、ＡｌＧａＡｓ、ＩｎＡｌＧａＰ系化合物半導体等の他の半導体材料にも適用することができる。
以下に、従来技術の半導体発光素子基板、および本発明の実施例の半導体発光素子基板における凸部配置について説明する。特に言及しない限り、全ての実施例において、凸部は後述する従来技術の凸部と同じ形状および寸法である。
［従来技術（比較例）］
図２に、従来の半導体発光素子基板の第１主面における凸部の配置の一例を示す。この例において、格子形状が正三角形である三角形格子２１の各格子点に略三角錐形状の凸部１が配置されている。凸部の形成されていない第１主面２、および凸部上部における第１主面と平行な平坦面３が、半導体結晶が成長可能な結晶成長面である。凸部の傾斜面４は、半導体結晶の成長が抑制される結晶成長抑制面である。隣接する凸部の中心間距離は同一であり、結晶成長面および結晶成長抑制面が均一に分布している。以下、この凸部配置を「従来の凸部配置」と呼ぶ。従来の凸部配置において、半導体発光素子の光取り出し効率を高くするために、凸部は密に配置されている。
図２に、従来の半導体発光素子基板の第１主面における凸部の配置の一例を示す。この例において、格子形状が正三角形である三角形格子２１の各格子点に略三角錐形状の凸部１が配置されている。凸部の形成されていない第１主面２、および凸部上部における第１主面と平行な平坦面３が、半導体結晶が成長可能な結晶成長面である。凸部の傾斜面４は、半導体結晶の成長が抑制される結晶成長抑制面である。隣接する凸部の中心間距離は同一であり、結晶成長面および結晶成長抑制面が均一に分布している。以下、この凸部配置を「従来の凸部配置」と呼ぶ。従来の凸部配置において、半導体発光素子の光取り出し効率を高くするために、凸部は密に配置されている。
［実施例１（第１の形態）］
図３に、本発明の実施例１の半導体発光素子基板の第１主面における凸部の配置を示す。実施例１の凸部配置は、従来の凸部配置位置から、三角形格子２１の１辺を１辺とする六角形３１の中心３２に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。実施例１の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の６７％である。
図３に、本発明の実施例１の半導体発光素子基板の第１主面における凸部の配置を示す。実施例１の凸部配置は、従来の凸部配置位置から、三角形格子２１の１辺を１辺とする六角形３１の中心３２に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。実施例１の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の６７％である。
［実施例２（第１の形態）］
図４に、本発明の実施例２の半導体発光素子基板の第１主面における凸部の配置を示す。実施例２の凸部配置は、従来の凸部配置位置から、三角形格子２１の１辺の長さの２倍を１辺とする菱形４１の中心４２に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。実施例２の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の７５％である。
図４に、本発明の実施例２の半導体発光素子基板の第１主面における凸部の配置を示す。実施例２の凸部配置は、従来の凸部配置位置から、三角形格子２１の１辺の長さの２倍を１辺とする菱形４１の中心４２に対応する配置位置を取り除いた配置で複数の凸部を配置して、凸部の数を減少させた凸部配置である。実施例２の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の７５％である。
［実施例３（第２の形態）］
図５に、本発明の実施例３の半導体発光素子基板の第１主面における凸部の配置を示す。実施例３において、従来技術の凸部と同じ寸法の凸部が正八角形５１の各頂点に配置され、従来技術の凸部より寸法が大きい凸部５２が前記正八角形の中心に配置される。この正八角形を１組として、一の方向において、一の正八角形がそれに隣接する別の正八角形と一辺５３を共有するように、正八角形が配置され、かつ、前記一の方向と直交する方向において、一の正八角形がそれに隣接する別の正八角形と別の一辺５４を共有するように、正八角形が配置される。実施例３の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の６０％である。
図５に、本発明の実施例３の半導体発光素子基板の第１主面における凸部の配置を示す。実施例３において、従来技術の凸部と同じ寸法の凸部が正八角形５１の各頂点に配置され、従来技術の凸部より寸法が大きい凸部５２が前記正八角形の中心に配置される。この正八角形を１組として、一の方向において、一の正八角形がそれに隣接する別の正八角形と一辺５３を共有するように、正八角形が配置され、かつ、前記一の方向と直交する方向において、一の正八角形がそれに隣接する別の正八角形と別の一辺５４を共有するように、正八角形が配置される。実施例３の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の６０％である。
［実施例４（第２の形態）］
図６に、本発明の実施例４の半導体発光素子基板の第１主面における凸部の配置を示す。実施例４において、正五角形６１の各頂点および中心に凸部が配置され、この正五角形を１組として、三角形格子６２の各格子点に前記正五角形の中心が一致するように、第１主面上に凸部が配置される。実施例４の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の７８％である。
図６に、本発明の実施例４の半導体発光素子基板の第１主面における凸部の配置を示す。実施例４において、正五角形６１の各頂点および中心に凸部が配置され、この正五角形を１組として、三角形格子６２の各格子点に前記正五角形の中心が一致するように、第１主面上に凸部が配置される。実施例４の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の７８％である。
［実施例５（第２の形態）］
図７に、本発明の実施例５の半導体発光素子基板の第１主面における凸部の配置を示す。実施例５において、正五角形７１の各頂点および中心に凸部が配置される。この正五角形を１組として、第１主面上の第１列７２において、同一の方向に向けられた正五角形が直線状に配置され、第２列７３において、第１列と反対方向に向けられた正五角形が直線状に配置され、かつ第１列の正五角形の中心と、第２列の正五角形の中心とがジグザグ配置になるように配置される。第３列７４および第４列７５においては、第１列および第２列の組と線対称になるように正五角形が配置される。更に、第２列における第１の正五角形、第２列において第１の正五角形の隣に位置する第２の正五角形、第１および第２の正五角形と線対称である、第３列における第３の正五角形および第４の正五角形の各々の中心７６〜７９を頂点とする四角形の中心７０１に、凸部が配置される。以上の構成で配置される第１列〜第４列の繰り返しに従って、凸部が配置される。実施例５の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の５７％である。
図７に、本発明の実施例５の半導体発光素子基板の第１主面における凸部の配置を示す。実施例５において、正五角形７１の各頂点および中心に凸部が配置される。この正五角形を１組として、第１主面上の第１列７２において、同一の方向に向けられた正五角形が直線状に配置され、第２列７３において、第１列と反対方向に向けられた正五角形が直線状に配置され、かつ第１列の正五角形の中心と、第２列の正五角形の中心とがジグザグ配置になるように配置される。第３列７４および第４列７５においては、第１列および第２列の組と線対称になるように正五角形が配置される。更に、第２列における第１の正五角形、第２列において第１の正五角形の隣に位置する第２の正五角形、第１および第２の正五角形と線対称である、第３列における第３の正五角形および第４の正五角形の各々の中心７６〜７９を頂点とする四角形の中心７０１に、凸部が配置される。以上の構成で配置される第１列〜第４列の繰り返しに従って、凸部が配置される。実施例５の半導体発光素子基板の第１主面上に存在する凸部の数は、従来技術における凸部の数の５７％である。
［半導体発光素子の作製］
比較例および実施例１〜５の基板を用いて、以下に示す手順に従って、図９に示す電極形状を有する７００×２４０μｍの半導体発光素子を作製した。
サファイア基板のＣ面（０００１）上に、エッチングマスクとなるＳｉＯ２膜を成膜、パターニングすることによってマスクを形成した。
次に、エッチング液としてリン酸と硫酸の混酸を用いたエッチング浴に基板を浸漬し、溶液温度約２９０℃で約５分間エッチングした。
比較例および実施例１〜５の基板を用いて、以下に示す手順に従って、図９に示す電極形状を有する７００×２４０μｍの半導体発光素子を作製した。
サファイア基板のＣ面（０００１）上に、エッチングマスクとなるＳｉＯ２膜を成膜、パターニングすることによってマスクを形成した。
次に、エッチング液としてリン酸と硫酸の混酸を用いたエッチング浴に基板を浸漬し、溶液温度約２９０℃で約５分間エッチングした。
続いて、基板をＭＯＣＶＤ装置に移し、凸部が形成された第１主面上に、低温（約５１０℃）で２０ｎｍのＧａＮバッファ層を成長させ、その上に高温（約１０５０℃）で約２μｍのＧａＮをｃ軸成長させて、表面が平坦な下地層を形成した。
このようにして得られた下地層が形成された基板上に、ｎ型コンタクト層などのｎ型層と、活性層と、ｐ型層を形成して半導体素子構造を作製した。
具体的には、上記下地層上に、
第１導電型層（ｎ型層）として、膜厚５μｍのＳｉ（４．５×１０１８／ｃｍ３）ドープＧａＮのｎ側コンタクト層と、コンタクト層と活性層との間の領域に、０．３μｍのアンドープＧａＮ層と、０．０３μｍのＳｉ（４．５×１０１８／ｃｍ３）ドープＧａＮ層と、５ｎｍのアンドープＧａＮ層と、４ｎｍのアンドープＧａＮ層と２ｎｍのアンドープＩｎ０．１Ｇａ０．９Ｎ層とを繰り返し交互に１０層ずつ積層された多層膜を
ｎ型層の上の活性層として、膜厚２５ｎｍのアンドープＧａＮの障壁層と、膜厚３ｎｍのＩｎ０．３Ｇａ０．７Ｎの井戸層とを繰り返し交互に６層ずつ積層し、最後に障壁層を積層した多重量子井戸構造を、
活性層の上の第２導電型層（ｐ型層）として、４ｎｍのＭｇ（５×１０１９／ｃｍ３）ドープのＡｌ０．１５Ｇａ０．８５Ｎ層と２．５ｎｍのＭｇ（５×１０１９／ｃｍ３）ドープＩｎ０．０３Ｇａ０．９７Ｎ層とを繰り返し５層ずつ交互に積層し、最後に上記ＡｌＧａＮ層を積層したｐ側多層膜層と、膜厚０．１２μｍのＭｇ（１×１０２０／ｃｍ３）ドープＧａＮのｐ側コンタクト層を、積層した構造（発光波長４６５ｎｍ、青色ＬＥＤ）を形成した。
具体的には、上記下地層上に、
第１導電型層（ｎ型層）として、膜厚５μｍのＳｉ（４．５×１０１８／ｃｍ３）ドープＧａＮのｎ側コンタクト層と、コンタクト層と活性層との間の領域に、０．３μｍのアンドープＧａＮ層と、０．０３μｍのＳｉ（４．５×１０１８／ｃｍ３）ドープＧａＮ層と、５ｎｍのアンドープＧａＮ層と、４ｎｍのアンドープＧａＮ層と２ｎｍのアンドープＩｎ０．１Ｇａ０．９Ｎ層とを繰り返し交互に１０層ずつ積層された多層膜を
ｎ型層の上の活性層として、膜厚２５ｎｍのアンドープＧａＮの障壁層と、膜厚３ｎｍのＩｎ０．３Ｇａ０．７Ｎの井戸層とを繰り返し交互に６層ずつ積層し、最後に障壁層を積層した多重量子井戸構造を、
活性層の上の第２導電型層（ｐ型層）として、４ｎｍのＭｇ（５×１０１９／ｃｍ３）ドープのＡｌ０．１５Ｇａ０．８５Ｎ層と２．５ｎｍのＭｇ（５×１０１９／ｃｍ３）ドープＩｎ０．０３Ｇａ０．９７Ｎ層とを繰り返し５層ずつ交互に積層し、最後に上記ＡｌＧａＮ層を積層したｐ側多層膜層と、膜厚０．１２μｍのＭｇ（１×１０２０／ｃｍ３）ドープＧａＮのｐ側コンタクト層を、積層した構造（発光波長４６５ｎｍ、青色ＬＥＤ）を形成した。
発光構造部の表面となるｐ型層表面に透光性のオーミック電極として、ＩＴＯ（約１７０ｎｍ）を形成し、そのＩＴＯの上とｎ側コンタクト層の上に、Ｒｈ（約１００ｎｍ）／Ｐｔ（約２００ｎｍ）／Ａｕ（約５００ｎｍ）をこの順に積層した構造の電極を設けた。
［Ｖピット数の計測］
比較例および実施例１〜５において、上述の方法に従って活性層まで成長させたサンプルの表面を、原子間力顕微鏡（ＡＦＭ）を用いて観察し、面積１０μｍ２のサンプル表面に存在するＶピットの数を計測した。
比較例および実施例１〜５において、上述の方法に従って活性層まで成長させたサンプルの表面を、原子間力顕微鏡（ＡＦＭ）を用いて観察し、面積１０μｍ２のサンプル表面に存在するＶピットの数を計測した。
上述の方法で作製された、比較例および実施例１〜５の半導体発光素子に関して、Ｖピット数、順電流（Ｉｆ）−相対光出力（Ｐｏ）特性試験、順電流（Ｉｆ）−順電圧（Ｖｆ）特性試験、周囲温度（Ｔａ）−相対光出力（Ｐｏ）特性試験、および周囲温度（Ｔａ）−順電圧（Ｖｆ）特性試験を行った。結果を表１および表２に示す。
［Ｖピット数］
実施例１〜５において、活性層表面１０μｍ２あたりのＶピット数は、比較例と比較して３８〜１５５個増加した。
実施例１〜５において、活性層表面１０μｍ２あたりのＶピット数は、比較例と比較して３８〜１５５個増加した。
［Ｉｆ−Ｐｏ特性］
高電流域（１００ｍＡ）においても、実施例１〜５の半導体発光素子は、比較例の半導体発光素子と同等の相対光出力Ｐｏを有した。
高電流域（１００ｍＡ）においても、実施例１〜５の半導体発光素子は、比較例の半導体発光素子と同等の相対光出力Ｐｏを有した。
［Ｉｆ−Ｖｆ特性］
実施例１〜５の全ての半導体発光素子において、高電流域（１００ｍＡ）における順電圧Ｖｆの増加が、比較例の半導体発光素子よりも低減するという結果が得られた。
実施例１〜５の全ての半導体発光素子において、高電流域（１００ｍＡ）における順電圧Ｖｆの増加が、比較例の半導体発光素子よりも低減するという結果が得られた。
［Ｔａ−Ｐｏ特性およびＴａ−Ｖｆ特性］
１００℃および２５℃の周囲温度Ｔａにおいて相対光出力Ｐｏを測定した際のＰｏ変化量に関して、比較例および実施例１〜５において有意な差は見られなかった。一方、周囲温度Ｔａを１００℃から２５℃に変化させた際の順電圧Ｖｆの増加量は、実施例１〜５の全てにおいて比較例よりも低減するという結果が得られた。
１００℃および２５℃の周囲温度Ｔａにおいて相対光出力Ｐｏを測定した際のＰｏ変化量に関して、比較例および実施例１〜５において有意な差は見られなかった。一方、周囲温度Ｔａを１００℃から２５℃に変化させた際の順電圧Ｖｆの増加量は、実施例１〜５の全てにおいて比較例よりも低減するという結果が得られた。
半導体発光素子は、発光ダイオードとして省エネ照明用途に大きな需要があり、明るさも重要であるが、効率も同様に重要である。本発明の凹凸基板作製時に凹凸のない領域を局所的かつ周期的に配することにより、窒化物半導体の結晶成長条件を変えることなく高出力・低Ｖｆと高効率化を達成できた。
本願発明は以下の態様を含む。
（態様１）
基板上の第１主面上に半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、
前記半導体結晶の成長が抑制される傾斜面を各々有する複数の凸部が前記第１主面上に形成されており、
前記複数の凸部は、前記傾斜面が前記第１主面上で偏在し、かつ前記第１主面に対して平行に伝搬する光がいずれかの凸部において反射されるように配置されていることを特徴とする、半導体発光素子基板。
（態様２）
前記複数の凸部は、隣接する凸部の中心間距離が長い部分と、前記中心間距離が短い部分とが前記第１主面上に存在するように配置される、態様１に記載の半導体発光素子基板。
（態様３）
前記複数の凸部は、隣接する配置位置の間の距離が等しくなるように設定された配置位置から、一部の配置位置を周期的に取り除いた配置で設けられている、態様１または２に記載の半導体発光素子基板。
（態様４）
多角形の各頂点および中心に配置された凸部を１組として、その凸部の組が前記第１主面上に周期的に配置されている、態様１または２に記載の半導体発光素子基板。
（態様５）
大きさの異なる２種類以上の凸部が前記第１主面上に配置されている、態様１〜４のいずれか１つに記載の半導体発光素子基板。
（態様６）
隣接する配置位置の間の距離が等しくなるように設定された配置位置から、隣接する複数の配置位置を取り除くことにより、半導体結晶が成長可能な平坦領域が設けられる配置で、前記複数の凸部が前記第１主面上に設けられる、態様１〜５のいずれか１つに記載の半導体発光素子基板。
（態様７）
前記平坦領域が、前記第１主面上に周期的に設けられている、態様６に記載の半導体発光素子基板。
（態様８）
前記第１主面の面積に対する前記平坦領域の面積の割合が１０〜３０％である、態様６または７に記載の基板。
（態様９）
半導体発光素子基板の製造方法において、
基板の第１主面にマスクを設けるマスク工程と、
前記マスクを介して基板をエッチングすることにより基板上に凸部を形成する、基板の凸構造形成工程と、
基板表面に半導体を成長させて半導体基板を形成する工程と
を具備する方法による、態様１〜８のいずれか１つに記載の基板の製造方法。
（態様１０）
態様１〜８のいずれか１つに記載の基板の第１主面上に窒化物半導体を成長させることによって窒化物半導体層発光素子を形成した半導体発光素子。
本願発明は以下の態様を含む。
（態様１）
基板上の第１主面上に半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、
前記半導体結晶の成長が抑制される傾斜面を各々有する複数の凸部が前記第１主面上に形成されており、
前記複数の凸部は、前記傾斜面が前記第１主面上で偏在し、かつ前記第１主面に対して平行に伝搬する光がいずれかの凸部において反射されるように配置されていることを特徴とする、半導体発光素子基板。
（態様２）
前記複数の凸部は、隣接する凸部の中心間距離が長い部分と、前記中心間距離が短い部分とが前記第１主面上に存在するように配置される、態様１に記載の半導体発光素子基板。
（態様３）
前記複数の凸部は、隣接する配置位置の間の距離が等しくなるように設定された配置位置から、一部の配置位置を周期的に取り除いた配置で設けられている、態様１または２に記載の半導体発光素子基板。
（態様４）
多角形の各頂点および中心に配置された凸部を１組として、その凸部の組が前記第１主面上に周期的に配置されている、態様１または２に記載の半導体発光素子基板。
（態様５）
大きさの異なる２種類以上の凸部が前記第１主面上に配置されている、態様１〜４のいずれか１つに記載の半導体発光素子基板。
（態様６）
隣接する配置位置の間の距離が等しくなるように設定された配置位置から、隣接する複数の配置位置を取り除くことにより、半導体結晶が成長可能な平坦領域が設けられる配置で、前記複数の凸部が前記第１主面上に設けられる、態様１〜５のいずれか１つに記載の半導体発光素子基板。
（態様７）
前記平坦領域が、前記第１主面上に周期的に設けられている、態様６に記載の半導体発光素子基板。
（態様８）
前記第１主面の面積に対する前記平坦領域の面積の割合が１０〜３０％である、態様６または７に記載の基板。
（態様９）
半導体発光素子基板の製造方法において、
基板の第１主面にマスクを設けるマスク工程と、
前記マスクを介して基板をエッチングすることにより基板上に凸部を形成する、基板の凸構造形成工程と、
基板表面に半導体を成長させて半導体基板を形成する工程と
を具備する方法による、態様１〜８のいずれか１つに記載の基板の製造方法。
（態様１０）
態様１〜８のいずれか１つに記載の基板の第１主面上に窒化物半導体を成長させることによって窒化物半導体層発光素子を形成した半導体発光素子。
１ 凸部
２ 基板の第１主面（結晶成長面）
３ 凸部上部の平坦面（結晶成長面）
４ 凸部の傾斜面（結晶成長抑制面）
１０ 基板
１１ 半導体積層構造
１２ 下地層
１３ 第１導電型層（ｎ型層）
１４ 活性層（発光層）
１５ 第２導電型層（ｐ型層）
２１ 三角形格子
３１ 三角形格子の１辺を１辺とする六角形
３２ 六角形の中心
４１ 三角形格子の１辺の長さの２倍を１辺とする菱形
４２ 菱形の中心
５１ 正八角形
５２ 正八角形の中心の凸部
５３ 正八角形５１の一辺
５４ 正八角形５１の別の一辺
６１ 正五角形
６２ 三角形格子
７１ 正五角形
７２ 第１列
７３ 第２列
７４ 第３列
７５ 第４列
７６ 第１の正五角形の中心
７７ 第２の正五角形の中心
７８ 第３の正五角形の中心
７９ 第４の正五角形の中心
７０１ ７６〜７９を頂点とする四角形の中心
８１ 平坦領域
１１１ 第１電極(第１導電型層側)
１１２ 第２電極(第２導電型層側)
１１３ 接触電極
１１４ パッド電極
２ 基板の第１主面（結晶成長面）
３ 凸部上部の平坦面（結晶成長面）
４ 凸部の傾斜面（結晶成長抑制面）
１０ 基板
１１ 半導体積層構造
１２ 下地層
１３ 第１導電型層（ｎ型層）
１４ 活性層（発光層）
１５ 第２導電型層（ｐ型層）
２１ 三角形格子
３１ 三角形格子の１辺を１辺とする六角形
３２ 六角形の中心
４１ 三角形格子の１辺の長さの２倍を１辺とする菱形
４２ 菱形の中心
５１ 正八角形
５２ 正八角形の中心の凸部
５３ 正八角形５１の一辺
５４ 正八角形５１の別の一辺
６１ 正五角形
６２ 三角形格子
７１ 正五角形
７２ 第１列
７３ 第２列
７４ 第３列
７５ 第４列
７６ 第１の正五角形の中心
７７ 第２の正五角形の中心
７８ 第３の正五角形の中心
７９ 第４の正五角形の中心
７０１ ７６〜７９を頂点とする四角形の中心
８１ 平坦領域
１１１ 第１電極(第１導電型層側)
１１２ 第２電極(第２導電型層側)
１１３ 接触電極
１１４ パッド電極
Claims (8)
- 第１主面を有し、その第１主面上に窒化物半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、
前記半導体発光素子基板は、サファイア基板であり、
前記第１主面は、Ｃ面と、前記Ｃ面とは異なる面方位の傾斜面を各々有する複数の凸部と、から形成されており、
前記複数の凸部は、正三角形格子の各格子点に設定された配置位置から、前記正三角形格子の１辺を１辺とする六角形の中心に対応する配置位置を取り除いた配置位置に、設けられていることを特徴とする、半導体発光素子基板。 - 第１主面を有し、その第１主面上に窒化物半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、
前記半導体発光素子基板は、サファイア基板であり、
前記第１主面は、Ｃ面と、前記Ｃ面とは異なる面方位の傾斜面を各々有する複数の凸部と、から形成されており、
前記複数の凸部は、正三角形格子の各格子点に設定された配置位置から、前記正三角形格子の１辺の長さの２倍を１辺とする菱形の中心に対応する配置位置を取り除いた配置位置に、設けられていることを特徴とする、半導体発光素子基板。 - 第１主面を有し、その第１主面上に窒化物半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、
前記半導体発光素子基板は、サファイア基板であり、
前記第１主面は、Ｃ面と、前記Ｃ面とは異なる面方位の傾斜面を各々有する複数の凸部と、から形成されており、
前記複数の凸部は、複数の正八角形の各頂点に配置され、さらに前記各頂点に配置された凸部よりも寸法の大きい凸部が前記正八角形の中心に配置されており、
前記正八角形は、一の方向において、一の正八角形がそれに隣接する別の正八角形と一辺を共有するように、かつ前記一の方向と直行する方向において、前記一の正八角形がそれに隣接する別の正八角形と別の一辺を共有するように、配置されていることを特徴とする、半導体発光素子基板。 - 第１主面を有し、その第１主面上に窒化物半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、
前記半導体発光素子基板は、サファイア基板であり、
前記第１主面は、Ｃ面と、前記Ｃ面とは異なる面方位の傾斜面を各々有する複数の凸部と、から形成されており、
前記複数の凸部は、正三角形格子の各格子点、及び前記各格子点を中心とする正五角形の各頂点に配置されていることを特徴とする、半導体発光素子基板。 - 第１主面を有し、その第１主面上に窒化物半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、
前記半導体発光素子基板は、サファイア基板であり、
前記第１主面は、Ｃ面と、前記Ｃ面とは異なる面方位の傾斜面を各々有する複数の凸部と、から形成されており、
前記複数の凸部は、正五角形の各頂点および中心に配置され、
前記正五角形は、
第１列において同一の方向に向けて直線状に配置され、
第２列において前記第１列と反対方向に向けられて直線状に配置され、かつ前記第１列の正五角形の中心と前記第２列の正五角形の中心とがジグザグ配置になるように配置され、
第３列および第４列において、前記第１列および前記第２列の配置と線対称になるように配置され、
前記第２列における第１の正五角形、前記第２列において前記第１の正五角形の隣に位置する第２の正五角形、前記第３列において前記第１および前記第２の正五角形と線対称の位置にある第３の正五角形および第４の正五角形の各中心を頂点とする四角形の中心に凸部が配置され、
前記第１列〜第４列が繰り返されることを特徴とする、半導体発光素子基板。 - 第１主面を有し、その第１主面上に窒化物半導体結晶を成長させることによって半導体発光素子が製造される半導体発光素子基板であって、
前記半導体発光素子基板は、サファイア基板であり、
前記第１主面は、Ｃ面と、前記Ｃ面とは異なる面方位の傾斜面を各々有する複数の凸部と、から形成されており、
正三角形格子の各格子点に設定された配置位置から、隣接する複数の配置位置を取り除くことによって前記Ｃ面からなる平坦領域が設けられる配置で、前記複数の凸部が設けられており、
前記第１主面の面積に対する前記平坦領域の面積の割合が１０〜３０％であることを特徴とする、半導体発光素子基板。 - 前記平坦領域は、周期的に設けられている、請求項６に記載の半導体発光素子基板。
- 請求項１〜７のいずれか１項に記載の半導体発光素子基板の第１主面上に窒化物半導体を成長させることによって窒化物半導体層発光素子を形成した半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011017443A JP5707978B2 (ja) | 2011-01-31 | 2011-01-31 | 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011017443A JP5707978B2 (ja) | 2011-01-31 | 2011-01-31 | 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012160502A JP2012160502A (ja) | 2012-08-23 |
| JP5707978B2 true JP5707978B2 (ja) | 2015-04-30 |
Family
ID=46840814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011017443A Active JP5707978B2 (ja) | 2011-01-31 | 2011-01-31 | 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5707978B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI620345B (zh) * | 2015-09-30 | 2018-04-01 | Asahi Chemical Ind | 光學基材、半導體發光元件用基板、及半導體發光元件 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI495158B (zh) * | 2011-08-31 | 2015-08-01 | Asahi Kasei E Materials Corp | An optical substrate, a semiconductor light-emitting element, an embossing mold, and an exposure apparatus |
| JPWO2014136393A1 (ja) * | 2013-03-08 | 2017-02-09 | 国立大学法人山口大学 | 加工基板及びそれを用いた半導体装置 |
| JP6028690B2 (ja) * | 2013-08-06 | 2016-11-16 | 豊田合成株式会社 | Ｉｉｉ 族窒化物半導体発光素子 |
| US9640714B2 (en) | 2013-08-29 | 2017-05-02 | Nichia Corporation | Method for manufacturing light emitting element |
| JP6183189B2 (ja) * | 2013-12-02 | 2017-08-23 | 日亜化学工業株式会社 | 発光素子の製造方法 |
| KR102114937B1 (ko) * | 2014-02-19 | 2020-05-25 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광소자 패키지 |
| JP2017069463A (ja) * | 2015-09-30 | 2017-04-06 | 旭化成株式会社 | 半導体発光素子及びその製造方法 |
| JP2017126726A (ja) * | 2016-01-15 | 2017-07-20 | 旭化成株式会社 | 半導体発光素子用基板、及びその製造方法、並びにその基板を用いた半導体発光素子 |
| US10243099B2 (en) | 2017-05-16 | 2019-03-26 | Epistar Corporation | Light-emitting device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197961A (ja) * | 2001-12-27 | 2003-07-11 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| JP4757586B2 (ja) * | 2005-09-21 | 2011-08-24 | 浜松ホトニクス株式会社 | 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法 |
| JP4967580B2 (ja) * | 2006-10-11 | 2012-07-04 | サンケン電気株式会社 | 半導体発光素子及びその製造方法 |
| JP2008270689A (ja) * | 2007-04-25 | 2008-11-06 | Mitsubishi Chemicals Corp | ＧａＮ系発光ダイオード素子及びその製造方法 |
-
2011
- 2011-01-31 JP JP2011017443A patent/JP5707978B2/ja active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI620345B (zh) * | 2015-09-30 | 2018-04-01 | Asahi Chemical Ind | 光學基材、半導體發光元件用基板、及半導體發光元件 |
| JPWO2017057529A1 (ja) * | 2015-09-30 | 2018-07-12 | 旭化成株式会社 | 光学基材、半導体発光素子用基板、及び半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012160502A (ja) | 2012-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5707978B2 (ja) | 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子 | |
| TWI608632B (zh) | 藍寶石基板、其製造方法以及氮化物半導體發光元件 | |
| US9711685B2 (en) | Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element | |
| JP5908558B2 (ja) | 光電素子及びその製造方法 | |
| JP5673581B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル | |
| JP4927042B2 (ja) | 光子結晶発光素子及びその製造方法 | |
| US9831385B2 (en) | Semiconductor light-emitting devices | |
| CN102244172B (zh) | 半导体发光器件及其制造方法 | |
| KR100705226B1 (ko) | 삼차원 구조의 발광층을 구비한 발광 소자 및 그의 제조방법 | |
| US8111350B2 (en) | Semiconductor light-emitting device and fabrication method thereof | |
| JPWO2012093601A1 (ja) | エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス | |
| KR20090017945A (ko) | 반도체 발광소자 및 그 제조방법 | |
| US20110284895A1 (en) | Light-emitting semiconductor device | |
| KR20090026688A (ko) | 반도체 발광소자 및 그 제조방법 | |
| CN107735870B (zh) | 发光组件以及发光组件的制造方法 | |
| US20230420605A1 (en) | Substrate structure, manufacturing method therefor, light-emitting device and manufacturing method therefor | |
| JP2013098475A (ja) | 窒化物半導体素子、窒化物半導体装置、窒化物半導体ウェハおよび窒化物半導体素子の製造方法 | |
| JP5075318B2 (ja) | 窒化物半導体基板、半導体デバイス、半導体発光素子、半導体受光素子および窒化物半導体基板の製造方法 | |
| KR101055266B1 (ko) | 반도체 소자용 기판 및 이를 이용한 반도체 소자 | |
| KR20120083740A (ko) | 반도체 발광 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5707978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |