JPWO2014136393A1 - 加工基板及びそれを用いた半導体装置 - Google Patents

Abstract

加工基板(11)は、主面がｃ面であり、基板表面に、平面視において正三角形格子を構成するように配設された複数の突起(12)が形成されている。複数の突起(12)は、それらによって構成される正三角形格子における正三角形の３本の辺が、基板上に主面がｃ面のＧａＮが結晶成長したときにおけるＧａＮのａ軸に対して反時計回りになす角度のうち、最も小さい角度が１０〜５０°となるように配設されている。

Description

本発明は、加工基板及びそれを用いた半導体装置に関する。

基板表面に微細凹凸を形成した加工基板を用いることにより、基板上に非極性面の半導体層を結晶成長させることができること、また、基板上に結晶成長させる半導体層の転位を低減することができることが知られている。

特許文献１には、サファイア基板の結晶成長面をエッチング等して不規則構造にした加工基板が開示されている。

非特許文献１には、基板表面に、ランダムに配設された複数のコーン形状の突起が形成された加工基板が開示されている。

特開２００８−０７２１２６号公報

Jpn.J.Appl.Phys.48(2009)122103"Growth of GaN Layer and Characterization of Light-Emitting Diode Using Random-Cone Patterned Sapphire Substrate"

本発明は、基板表面に、平面視において正三角形格子を構成するように配設された複数の突起が形成され、基板上に主面がｃ面のＧａＮが結晶成長し得る加工基板であって、前記複数の突起は、前記複数の突起によって構成される正三角形格子における正三角形の３本の辺が、基板上に主面がｃ面のＧａＮが結晶成長したときにおけるＧａＮのａ軸に対して反時計回りになす角度のうち、最も小さい角度が１０〜５０°となるように配設されている。

本発明は、基板表面に、平面視において正三角形格子を構成するように配設された複数の突起が形成された加工基板と、前記加工基板上に主面がｃ面のＧａＮが結晶成長して形成されたＧａＮ層とを備えた半導体装置であって、前記加工基板の前記複数の突起は、前記複数の突起によって構成される正三角形格子における正三角形の３本の辺が、前記ＧａＮ層を構成するＧａＮのａ軸に対して反時計回りになす角度のうち、最も小さい角度が１０〜５０°となるように配設されている。

実施形態に係る半導体発光素子の縦断面図である。 加工基板の一部分の平面図である。 図２におけるIII-III断面図である。 （ａ）はウエハ加工基板の作製方法を示す第１の縦断面図であり、（ｂ）は図４（ａ）におけるIVB-IVB断面図である。 （ａ）はウエハ加工基板の作製方法を示す第２の縦断面図であり、（ｂ）は図５（ａ）におけるVB-VB断面図である。 （ａ）〜（ｄ）は、実施形態に係る半導体発光素子の製造方法を示す説明図である。 実施例で作製したサファイア加工基板の表面を鳥瞰した電子顕微鏡写真である。 実施例で作製したサファイア加工基板の表面に形成した突起の側面視の電子顕微鏡写真である。 実施例で作製したサファイア加工基板の表面に形成した突起の平面視の電子顕微鏡写真である。 角度θとサファイア加工基板上に形成したＧａＮ層の表面の暗点密度との関係を示すグラフである。

以下、実施形態について、半導体装置である半導体発光素子１０を事例として図面に基づいて詳細に説明する。

（半導体発光素子）
図１は、実施形態に係る半導体発光素子１０を示す。

実施形態に係る半導体発光素子１０は、加工基板１１の上に、ｕ-ＧａＮ層１３、ｎ型ＧａＮ層１４、多重量子井戸層１５、及びｐ型ＧａＮ層１６の各層が順に積層され、そして、エッチングされて露出したｎ型ＧａＮ層１４上にｎ型電極１７が、また、ｐ型ＧａＮ層１６上にｐ型電極１８がそれぞれ設けられた構成を有し、例えば発光ダイオード等として使用されるものである。

図２及び３は加工基板１１を示す。なお、図２及び３では、主面がａ面のサファイア加工基板を例とした結晶面方位を示す（以下の図４及び５でも同様）。

加工基板１１は、基板上に主面がｃ面のＧａＮが結晶成長し得る。加工基板１１としては、例えば、サファイア加工基板（ＰＳＳ：Patterned Sapphire Substrate）、Ｓｉ加工基板、及びＳｉＣ加工基板が挙げられ、より具体的には、主面がｃ面のサファイア加工基板、主面がａ面のサファイア加工基板、主面がｎ面のサファイア加工基板、主面が（１１１）面のＳｉ加工基板、主面が（１１０）面のＳｉ加工基板、３Ｃ−ＳｉＣ加工基板、４Ｃ−ＳｉＣ加工基板、６Ｈ−ＳｉＣ加工基板、主面がｃ面のＳｉＣ加工基板等が挙げられる。これらのうち主面がｃ面のサファイア加工基板が好ましい。加工基板１１は、例えば、半導体発光素子１０の状態では矩形板状に形成され、その場合、縦及び横のそれぞれが２００〜１０００μｍ、並びに厚さが５０〜３００μｍである。

加工基板１１の基板表面には複数の突起１２が形成されている。

突起１２の形状としては、図２及び３に示す円錐の他、例えば、角錐、円錐台、角錐台、円柱、角柱、半球等が挙げられる。突起１２の形状は、加工基板１１の主面に対して傾斜した側面を有するものであることが好ましく、かかる観点から円錐、角錐、円錐台、角錐台、半球が好ましい。突起１２の形状は、周方向に曲面に形成されて結晶面が連続して変化した側面を有するものであることが好ましく、かかる観点から円錐、円錐台、半球が好ましい。これらのことから、突起１２の形状は、円錐、円錐台、半球が好ましく、円錐が特に好ましい。ここで、本出願における「円錐」及び「円錐台」には、側面視における側面の外郭が外方に膨出した曲線であるものも含まれる。なお、複数の突起１２の形状は同一であることが好ましいが、形状の異なるものが混在していてもよい。

突起１２の最大外径（円錐形状の突起１２の場合は底面の直径）は、好ましくは１μｍ以上、より好ましくは２μｍ以上である。突起１２の高さは、好ましくは０．５μｍ以上、より好ましくは１．５μｍ以上である。突起１２の最大外径は突起１２の高さよりも大きいことが好ましい。なお、複数の突起１２の寸法構成は同一であることが好ましいが、寸法構成の異なるものが混在していてもよい。

複数の突起１２は、図２に示すように、平面視において正三角形格子を構成するように配設されている。つまり、各突起１２の平面視形状における重心位置を結合すると正三角形格子が形成される。

この正三角形格子における正三角形の一辺の長さは、好ましくは２μｍ以上、より好ましくは３μｍ以上である。この正三角形の一辺の長さは突起１２の最大外径よりも大きく、従って、同じ正三角形に含まれる２個の頂点の一対の突起１２は、相互に間隔を有して配設されている。その間隔は例えば０．１〜２．０μｍである。

複数の突起１２は、図２に示すように、複数の突起１２によって構成される正三角形格子における正三角形の３本の辺が、加工基板１０上に主面がｃ面のＧａＮが結晶成長したときにおけるＧａＮのａ軸、つまり、ａ面の法線軸（主面がｃ面のサファイア加工基板１１の場合には、サファイア加工基板の主面上のｍ軸、つまり、ｍ面の法線軸）に対して反時計回りになす角度θのうち最も小さい角度θが１０〜５０°となるように配設されている。この最も小さい角度θは、後述の加工基板１１上に形成する半導体層１３の転位密度の低減効果の観点から、好ましくは２０°以上であり、また、好ましくは４０°以下である。最も好ましいのは、この最も小さい角度θが３０°である。なお、正三角形の三辺は、ＧａＮのａ軸に対して反時計回りになす角度θが最も小さくなる辺が６０°回転毎に変化する。加工基板１１における上記条件は１０°≦θ≦５０°である。

複数の突起１２の配設密度は、好ましくは１×１０^６個／ｃｍ^２以上、より好ましくは１×１０^７個／ｃｍ^２以上である。

加工基板１１の基板表面の平面視における突起１２を排除した主面部分の専有面積率は、好ましくは７０％以下、より好ましくは５５％以下である。

ｕ-ＧａＮ層１３の構成材料は、ドーパントがドープされていないアンドープのＧａＮである。ｕ-ＧａＮ層１３は、加工基板１１上の基板表面に含まれる結晶面を起点としてＧａＮが結晶成長して形成されており、主面がｃ面である。ｕ-ＧａＮ層１３の厚さは例えば２〜２０μｍである。

ここで、上記の通り、加工基板１１が、基板上に主面がｃ面のＧａＮが結晶成長し得るものであり、また、その基板表面に平面視において正三角形格子を構成するように配設された複数の突起１２が形成され、さらに、それらの複数の突起１２が、それらによって構成される正三角形格子における正三角形の３本の辺が、加工基板１０上に主面がｃ面のＧａＮが結晶成長したときにおけるＧａＮのａ軸に対して反時計回りになす角度のうち、最も小さい角度が１０〜５０°となるように配設されていることにより、加工基板１１上に形成されたｕ-ＧａＮ層１３の転位密度は低減されることとなる。具体的には、カソードルミネッセンス（ＣＬ）法によって測定されるｕ-ＧａＮ層１３の表面の暗点密度、つまり、貫通転位の密度は、１．１５×１０^８個／ｃｍ^２以下であることが好ましく、１．００×１０^８個／ｃｍ^２以下であることがより好ましく、９．９０×１０^７個／ｃｍ^２以下であることがさらに好ましい。

なお、加工基板１１とｕ-ＧａＮ層１３との間には厚さ２０〜３０ｎｍ程度の低温バッファ層が設けられていてもよい。

ｎ型ＧａＮ層１４の構成材料は、ｎ型ドーパントがドープされたＧａＮである。ｎ型ドーパントとしては、例えば、Ｓｉ、Ｇｅ等が挙げられる。ｎ型ドーパントの濃度は例えば１．０×１０^１７〜２０×１０^１７／ｃｍ^３である。ｎ型ＧａＮ層１４は、単一層で構成されていてもよく、また、ｎ型ドーパントの種類や濃度の異なる複数の層で構成されていてもよい。ｎ型ＧａＮ層１４の厚さは例えば２〜１０μｍである。

多重量子井戸層１５は、井戸層１５ａと障壁層１５ｂとの交互積層構造を有する。井戸層１５ａ及び障壁層１５ｂの層数は例えば５〜１５層である。

井戸層１５ａの構成材料としては、例えば、ＩｎＧａＮ、ＩｎＧａＡｌＮ等が挙げられる。井戸層１５ａの厚さは例えば１〜２０ｎｍである。

障壁層１５ｂの構成材料としては、例えば、ＧａＮ、ＩｎＧａＮ(ただし、井戸層１５ａのバンドギャップより大きい)等が挙げられる。障壁層１５ｂの厚さは例えば５〜２０ｎｍである。

ｐ型ＧａＮ層１６の構成材料は、ｐ型ドーパントがドープされたＧａＮである。ｐ型ドーパントとしては、例えば、Ｍｇ、Ｃｄ等が挙げられる。ホール効果測定で測定される自由正孔濃度は、例えば２．０×１０^１７〜１０×１０^１７／ｃｍ^３である。ｐ型ＧａＮ層１６は、単一層で構成されていてもよく、また、ｐ型ドーパントの種類や濃度の異なる複数の層で構成されていてもよい。ｐ型ＧａＮ層１６の厚さは例えば５０〜２００ｎｍである。

ｎ型電極１７としては、例えば、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ、Ｈｆ／Ａｕ等の積層構造、或いは合金等が挙げられる。ｎ型電極１７の厚さは、例えばＴｉ／Ａｌの積層構造では１０ｎｍ／５００ｎｍである。

ｐ型電極１８としては、例えば、Ｐｄ／Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｐｄ／Ｍｏ／Ａｕ等の積層構造、或いは合金等、又はＩＴＯ（酸化インジウム錫）等の酸化物系透明導電材料が挙げられる。ｐ型電極１８の厚さは、例えばＩＴＯでは１０〜２００ｎｍである。

以上の構成の実施形態に係る半導体発光素子１０によれば、加工基板１１が、基板上に主面がｃ面のＧａＮが結晶成長し得るものであり、また、その基板表面に平面視において正三角形格子を構成するように配設された複数の突起１２が形成され、さらに、それらの複数の突起１２が、それらによって構成される正三角形格子における正三角形の３本の辺が、加工基板１０上に主面がｃ面のＧａＮが結晶成長したときにおけるＧａＮのａ軸に対して反時計回りになす角度のうち、最も小さい角度が１０〜５０°となるように配設されていることにより、加工基板１１上に形成される半導体層であるｕ-ＧａＮ層１３の転位密度が低減され、従って、その上に形成されるｎ型ＧａＮ層１４、多重量子井戸層１５、及びｐ型ＧａＮ層１６の各半導体層の結晶性が優れることとなり、その結果、発光効率の向上を図ることができる。

（半導体発光素子の製造方法）
次に、実施形態に係る半導体発光素子１０の製造方法について説明する。

実施形態に係る半導体発光素子１０の製造方法では、ウエハ加工基板１１’（加工基板１１）を作製し、その上にｕ-ＧａＮ層１３、ｎ型ＧａＮ層１４（Ｓｉドープ）、発光層である多重量子井戸層１５（井戸層１５ａ：ＩｎＧａＮ、障壁層１５ｂ：ＧａＮ）、及びｐ型ＧａＮ層１６（Ｍｇドープ）の各層を順に形成した後、ｎ型ＧａＮ層１４及びｐ型ＧａＮ層１６の上にそれぞれｎ型電極１７及びｐ型電極１８を形成する。

＜ウエハ加工基板の作製＞
主面がｃ面のウエハＷを準備する。ウエハＷは、その直径によっても変わるが厚さが０．３〜３．０ｍｍ、及び直径が５０〜３００ｍｍである。なお、直径５０ｍｍのウエハＷの場合では、１枚のウエハＷ上に５０００〜１２０００個の半導体発光素子１０を作り込むことができる。

このウエハＷの表面に突起１２を形成してウエハ加工基板１１’を作製する。

まず、露光装置を用い、図４（ａ）及び（ｂ）に示すように、ウエハＷの表面に、フォトリソグラフィプロセスにより、フォトレジストＲで、正三角形格子を構成すると共に、その正三角形格子における正三角形の３本の辺がウエハＷの表面に、その上に主面がｃ面のＧａＮが結晶成長したときにおけるＧａＮのａ軸（主面がｃ面のサファイア加工基板１１の場合には、サファイア加工基板の主面上のｍ軸）に対して反時計回りになす角度のうち、最も小さい角度が１０〜５０°となるように配設された複数のドットをパターニングする。なお、この角度は、固定されたフォトマスクに対してウエハＷを面内回転させることにより任意に設定することができる。

ここで、フォトレジストＲには、ポジ型のものを好適に用いることができる。フォトレジストＲのドットの直径は、形成する突起１２の大きさにもよるが、例えば０．５〜４μｍであり、厚さは例えば０．５〜４μｍである。フォトレジストＲのドット間距離も、形成する突起１２の大きさにもよるが、例えば０．５〜４μｍである。フォトレジストＲには、露光・現像前のプレベーキング及び露光・現像後のポストベーキングを施す。プレベーキング及びポストベーキングの温度は例えば８０〜１３０℃である。ポストベーキングでは、温度を高めに設定してフォトレジストＲのドットをドーム型に熱変形させてもよい。

そして、誘導結合型プラズマ反応性イオンエッチング装置を用い、図５（ａ）及び（ｂ）に示すように、ウエハＷの表面を、誘導結合プラズマによる反応性イオンエッチング（Inductive Coupled Plasma Reactive Ion Etching）によってエッチングすることにより突起１２を形成する。このとき、ウエハＷの表面におけるフォトレジストＲが設けられていない部分がエッチングされる一方、フォトレジストＲが設けられた部分が残って突起１２に形成されるが、エッチング条件を調節すれば、フォトレジストＲが頂面に残存した円錐台形状の突起１２を形成することも、また、フォトレジストＲが除去される程度に十分にエッチングして円錐形状の突起１２を形成することもできる。

ここで、エッチング時間は例えば１〜３０分である。アンテナパワーは例えば１００〜１０００Ｗであり、バイアスパワーは例えば５０〜５００Ｗである。圧力は例えば０．０５〜０．８Ｐａである。エッチングガスには、Ｃｌ_２やＢＣｌ_３等の各種ハロゲン系ガスやＡｒガスを用いることができる。

＜ｕ-ＧａＮ層等の形成＞
ｕ-ＧａＮ層１３等の形成方法としては、有機金属気相成長法（Metal Organic Ｖapor Phase Epitaxy：ＭＯＶＰＥ）、分子線エピタキシ法（Molecular Beam Epitaxy：ＭＢＥ）、ハイドライド気相成長法（Hydride Vapor Phase Epitaxy：ＨＶＰＥ）等が挙げられ、これらのうち有機金属気相成長法が最も一般的である。以下では、有機金属気相成長法を利用した方法について説明する。

ｕ-ＧａＮ層１３等の形成に用いるＭＯＶＰＥ装置は、各々、電子制御されるウエハ搬送系、ウエハ加熱系、ガス供給系、及びガス排気系で構成されている。ウエハ加熱系は、熱電対及び抵抗加熱ヒータ、その上に設けられた炭素製或いはＳｉＣ製のサセプタで構成されている。そして、ＭＯＶＰＥ装置は、ウエハ加熱系において、搬送される石英トレイのサセプタの上にセットされたウエハ加工基板１１’上に反応ガスにより半導体を結晶成長させるように構成されている。

−ｕ-ＧａＮ層の形成−
上記ＭＯＶＰＥ装置を用い、突起１２を形成したウエハ加工基板１１’を、突起１２を形成した側の表面が上向きになるように石英トレイ上にセットした後、ウエハ加工基板１１’を１０５０〜１１５０℃に加熱すると共に反応容器内の圧力を１０〜１００ｋＰａとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてＨ_２を流通させ、その状態を数分間保持することによりウエハ加工基板１１’をサーマルクリーニングする。

次いで、ウエハ加工基板１１’の温度を１０５０〜１１５０℃とすると共に反応容器内の圧力を１０〜１００ｋＰａとし、また、反応容器内にキャリアガスＨ_２を１０ｓｌｍ（ｓｌｍは２５℃及び１気圧での１分間当たりのリットル数）程度の流量で流通させながら、そこに反応ガスとして、Ｖ族元素供給源（ＮＨ_３）及びIII族元素供給源（ＴＭＧ）を、それぞれの供給流量が０．１〜５ｓｌｍ及び５０〜１５０μｍｏｌ／ｍｉｎとなるように流す。このとき、ウエハ加工基板１１’の基板表面上にアンドープのＧａＮが結晶成長し、図６（ａ）に示すように、ウエハ加工基板１１’上に主面がｃ面のｕ-ＧａＮ層１３が形成される。

なお、ｕ-ＧａＮ層１３を形成する前にウエハ加工基板１１’上に低温バッファ層を形成してもよく、その場合、ウエハ加工基板１１’の温度を４００〜５００℃としてＧａＮを結晶成長させればよい。

−ｎ型ＧａＮ層の形成−
反応容器内の圧力を１０〜１００ｋＰａとし、また、反応容器内にキャリアガスＨ_２を５〜１５ｓｌｍの流量で流通させながら、そこに反応ガスとして、Ｖ族元素供給源（ＮＨ_３）、III族元素供給源１（ＴＭＧ）、及びｎ型ドーピング元素供給源（ＳｉＨ_４）を、それぞれの供給流量が０．１〜５ｓｌｍ、５０〜１５０μｍｏｌ／ｍｉｎ、及び１〜５×１０^−３μｍｏｌ／ｍｉｎとなるように流す。

このとき、図６（ｂ）に示すように、ｕ-ＧａＮ層１３に連続してｎ型ＧａＮが結晶成長してｎ型ＧａＮ層１４が形成される。

−多重量子井戸層の形成−
ウエハ加工基板１１’の温度を８００℃程度とすると共に反応容器内の圧力を１０〜１００ｋＰａとし、また、反応容器内にキャリアガスＮ_２を５〜１５ｓｌｍの流量で流しながら、そこに反応ガスとして、Ｖ族元素供給源（ＮＨ_３）、III族元素供給源１（ＴＭＧ）、及びIII族元素供給源２（ＴＭＩ）を、それぞれの供給流量が０．１〜５ｓｌｍ、５〜１５μｍｏｌ／ｍｉｎ、及び２〜３０μｍｏｌ／ｍｉｎとなるように流す。このとき、ｎ型ＧａＮ層１４に連続してＩｎＧａＮが結晶成長して井戸層１５ａが形成される。

次いで、Ｖ族元素供給源（ＮＨ_３）及びIII族元素供給源（ＴＭＧ）を、それぞれの供給流量が０．１〜５ｓｌｍ及び５〜１５μｍｏｌ／ｍｉｎとなるように流す。このとき、ＩｎＧａＮの井戸層１５ａに連続してＧａＮが結晶成長して障壁層１５ｂが形成される。

そして、上記と同様の操作を交互に繰り返し、図６（ｃ）に示すように、井戸層１５ａと障壁層１５ｂとを交互に形成することにより多重量子井戸層１５を構成する。なお、多重量子井戸層１５の発光波長は井戸層１５ａの井戸幅（井戸層１５ａの厚み）とＩｎＮ混晶比に依存し、ＩｎＮ混晶比が高いほど発光波長は長波長となる。ＩｎＮ混晶比はＴＭＩのモル流量／（ＴＭＧのモル流量＋ＴＭＩのモル流量）と成長温度によって決定される。

−ｐ型ＧａＮ層の形成−
ウエハ加工基板１１’の温度を１０００〜１１００℃とすると共に反応容器内の圧力を１０〜１００ｋＰａとし、また、反応容器内にキャリアガスのＨ_２を５〜１５ｓｌｍの流量で流通させながら、そこに反応ガスとして、Ｖ族元素供給源（ＮＨ_３）、III族元素供給源１（ＴＭＧ）、及びｐ型ドーピング元素供給源（Ｃｐ_２Ｍｇ）を、それぞれの供給流量が０．１〜５ｓｌｍ、５０〜１５０μｍｏｌ／ｍｉｎ、及び０．０３〜３０μｍｏｌ／ｍｉｎとなるように流す。このとき、図６（ｄ）に示すように、多重量子井戸層１５に連続してｐ型ＧａＮが結晶成長してｐ型ＧａＮ層１６が形成される。

＜電極の形成及び分断＞
ｕ-ＧａＮ層１３等を積層形成したウエハ加工基板１１’を部分的に反応性イオンエッチングすることによりｎ型ＧａＮ層１４を露出させた後、真空蒸着、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）等の方法によりｎ型ＧａＮ層１４上にｎ型電極１７及びｐ型ＧａＮ層１６上にｐ型電極１８をそれぞれ形成する。

そして、ウエハ加工基板１１’を劈開することにより個々の半導体発光素子１０に分断する。

（その他の実施形態）
上記実施形態では、半導体発光素子１０を事例としたが、特にこれに限定されるものではなく、電子デバイス等のその他の半導体装置であってもよい。

上記実施形態では、加工基板１１上に半導体層としてｕ-ＧａＮ層１３が形成された構成としたが、特にこれに限定されるものではなく、半導体層としてＡｌＧａＮ層やＩｎＧａＮ層等が形成された構成であってもよい。

（サファイア加工基板）
上記実施形態と同様の方法により、基板表面に、複数の円錐形状の突起を、正三角形格子を構成し且つその正三角形格子における正三角形の３本の辺がｍ軸に対して反時計回りになす角度のうち、最も小さい角度θ（以下「角度θ」と略す。）が１５°となるように配設したサファイア加工基板を作製した。

フォトレジストにはポジ型のものを用いた。フォトレジストのドットの直径は２μｍとし、厚さは２μｍとした。フォトレジストのドット間距離は３μｍとした。プレベーキング及びポストベーキングの温度は１３０℃とした。露光量は例えば９０ｍＪ／ｃｍ^２とした。

エッチング時間は２０分とした。アンテナパワーは５００Ｗとし、バイアスパワーは３５０Ｗとした。圧力は０．６Ｐａとした。エッチングガスには、Ａｒ、Ｃｌ_２、及びＢＣｌ_３を用い、それぞれ流量を、２０ｓｃｃｍ、３０ｓｃｃｍ、及び５ｓｃｃｍとした。

図７〜９は、サファイア加工基板上に形成した突起を示す。

突起の最大外径は２．１μｍ、高さは１．１μｍ、及び側面のサファイア基板の主面に対する傾斜角度は５９°であった。正三角形格子における正三角形の一辺の長さは３．０μｍであった。従って、相互に隣接する一対の突起間の間隔は０．９μｍであった。加工基板の基板表面の平面視における突起を排除した主面部分の専有面積率は５４．７％であった。

また、角度θが３０°及び４５°のサファイア加工基板を作製した。さらに、参考として、角度θが０°（６０°）のサファイア加工基板も作製した。

（試験評価方法）
角度θが０°、１５°、３０°及び４５°のそれぞれのサファイア加工基板について、基板上にＧａＮを結晶成長させ、その表面における暗点密度を、カソードルミネッセンス（ＣＬ）法によって測定した。

（試験評価結果）
図１０は、角度θとサファイア加工基板上に形成したＧａＮ層の表面の暗点密度との関係を示す。

角度θが０°（６０°）のサファイア加工基板では、暗点密度が１．１９×１０^８個／ｃｍ^２であった。角度θが１５°のサファイア加工基板では、暗点密度が９．９０×１０^７個／ｃｍ^２であった。角度θが３０°のサファイア加工基板では、暗点密度が９．６９×１０^７個／ｃｍ^２であった。角度θが４５°のサファイア加工基板では、暗点密度が１．１０×１０^８個／ｃｍ^２であった。

図１０によれば、角度θが０°よりも大きく且つ６０°よりも小さいと、ＧａＮ層の表面の暗点密度が小さくなることが分かる。暗点密度を低減する観点からは、角度θが１０〜４０°であることが好ましく、１５〜３５°であることがより好ましく、２５〜３５°がさらに好ましく、３０°であることが最も好ましい。

本発明は、加工基板及びそれを用いた半導体装置について有用である。

Ｗ ウエハ
Ｒ フォトレジスト
１０ 半導体発光素子
１１ 加工基板
１１’ ウエハ加工基板
１２ 突起
１３ ｕ-ＧａＮ層
１４ ｎ型ＧａＮ層
１５ 多重量子井戸層
１５ａ 井戸層
１５ｂ 障壁層
１６ ｐ型ＧａＮ層
１７ ｎ型電極
１８ ｐ型電極

Claims (15)

1. 基板表面に、平面視において正三角形格子を構成するように配設された複数の突起が形成され、基板上に主面がｃ面のＧａＮが結晶成長し得る加工基板であって、
   前記複数の突起は、前記複数の突起によって構成される正三角形格子における正三角形の３本の辺が、基板上に主面がｃ面のＧａＮが結晶成長したときにおけるＧａＮのａ軸に対して反時計回りになす角度のうち、最も小さい角度が１０〜５０°となるように配設されている加工基板。
2. 請求項１に記載された加工基板において、
   前記複数の突起によって構成される正三角形格子における正三角形の３本の辺が、基板上に主面がｃ面のＧａＮが結晶成長したときにおけるＧａＮのａ軸に対して反時計回りになす角度のうち、最も小さい角度が１０〜４０°である加工基板。
3. 請求項２に記載された加工基板において、
   前記複数の突起によって構成される正三角形格子における正三角形の３本の辺が、基板上に主面がｃ面のＧａＮが結晶成長したときにおけるＧａＮのａ軸に対して反時計回りになす角度のうち、最も小さい角度が２５〜３５°である加工基板。
4. 請求項１乃至３のいずれかに記載された加工基板において、
   前記突起の形状が円錐又は円錐台である加工基板。
5. 請求項１乃至４のいずれかに記載された加工基板において、
   前記突起の最大外径が１μｍ以上である加工基板。
6. 請求項１乃至５のいずれかに記載された加工基板において、
   前記突起の高さが０．５μｍ以上である加工基板。
7. 請求項１乃至６のいずれかに記載された加工基板において、
   前記突起は、その最大外径が高さよりも大きい加工基板。
8. 請求項１乃至７のいずれかに記載された加工基板において、
   前記正三角形格子における正三角形の一辺の長さが２μｍ以上である加工基板。
9. 請求項１乃至８のいずれかに記載された加工基板において、
   前記正三角形格子における正三角形の一辺の長さが前記突起の最大外径よりも大きい加工基板。
10. 請求項１乃至９のいずれかに記載された加工基板において、
    前記正三角形格子における同じ正三角形に含まれる２個の頂点の一対の突起が相互に間隔を有して配設されている加工基板。
11. 請求項１０に記載された加工基板において、
    前記正三角形格子における同じ正三角形に含まれる２個の頂点の一対の突起の間隔が０．１〜２．０μｍである加工基板。
12. 請求項１乃至１１のいずれかに記載された加工基板において、
    前記加工基板が、サファイア加工基板、Ｓｉ加工基板、又はＳｉＣ加工基板である加工基板。
13. 請求項１２に記載された加工基板において、
    前記加工基板が、主面がｃ面のサファイア加工基板であり、
    前記複数の突起は、前記複数の突起によって構成される正三角形格子における正三角形の３本の辺がサファイアのｍ軸に対して反時計回りになす角度のうち、最も小さい角度が１０〜５０°となるように配設されている加工基板。
14. 基板表面に、平面視において正三角形格子を構成するように配設された複数の突起が形成された加工基板と、
    前記加工基板上に主面がｃ面のＧａＮが結晶成長して形成されたＧａＮ層と、
    を備えた半導体装置であって、
    前記加工基板の前記複数の突起は、前記複数の突起によって構成される正三角形格子における正三角形の３本の辺が、前記ＧａＮ層を構成するＧａＮのａ軸に対して反時計回りになす角度のうち、最も小さい角度が１０〜５０°となるように配設されている半導体装置。
15. 請求項１４に記載された半導体装置において、
    前記ＧａＮ層の表面におけるカソードルミネッセンス法によって測定される暗点密度が１．１５×１０^８個／ｃｍ^２以下である半導体装置。