KR100871614B1 - 발광 소자 및 이의 제조 방법 - Google Patents

Abstract

본 발명은 기판과, 상기 기판 상에 순차로 형성된 n형층, 활성층 및 p형층으로 이루어진 반도체층 및 상기 기판과 상기 활성층의 적어도 일부 사이에 복수의 섬 형태로 형성된 마스크 패턴을 포함하고, 상기 반도체층에는 깊이 방향으로 폭이 점차 좁아지는 복수의 편향홈이 형성된 발광 소자 및 이의 제조 방법을 제공한다.

이와 같은 본 발명은 반도체층의 수평부에 마련된 복수의 편향홈이 활성층에서 생성된 광 중에서 내부 전반사로 인해 수평 방향으로 진행되는 광을 주기적으로 혹은 비주기적으로 편향 제어함으로써 광 추출 효율을 형상시킴과 동시에 고출력을 실현할 수 있다.

화합물, 반도체, 편향홈, 선택적 성장, 마스크 패턴, 발광 소자.

Description

발광 소자 및 이의 제조 방법{LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 제 1 실시예에 따른 발광 소자를 나타낸 사시도.

도 2는 본 발명의 제 1 실시예에 따른 마스크 패턴이 형성된 기판의 사시도.

도 3은 본 발명의 제 1 실시예의 변형예에 따른 하부 박막층이 형성된 기판의 사시도.

도 4는 본 발명의 제 1 실시예에 따른 상부 박막층이 형성된 기판의 사시도.

도 5a 내지 도 5c는 본 발명의 제 1 실시예에 따른 편향홈이 형성된 기판의 SEM 사진.

도 6a는 본 발명의 제 1 실시예에 따른 전극 패드가 형성된 기판의 사시도.

도 6b는 본 발명의 제 1 실시예에 따른 전극 패드가 형성된 기판의 단면도.

도 7은 본 발명의 제 1 실시예에 따른 발광 소자의 광 추출 효율을 설명하기 위한 개념도.

도 8은 본 발명의 제 2 실시예에 따른 발광 소자를 나타낸 사시도.

도 9는 본 발명의 제 2 실시예에 따른 하부 박막층이 형성된 기판의 사시도.

도 10은 본 발명의 제 2 실시예의 변형예에 따른 하부 박막층이 형성된 기판의 사시도.

도 11은 본 발명의 제 2 실시예에 따른 마스크 패턴이 형성된 기판의 사시도이다.

도 12는 본 발명의 제 2 실시예에 따른 상부 박막층이 형성된 기판의 사시도.

도 13은 본 발명의 제 2 실시예에 따른 편향면이 형성된 기판의 SEM 사진.

도 14a은 본 발명의 제 2 실시예에 따른 전극 패드가 형성된 기판의 사시도.

도 14b는 본 발명의 제2 실시예에 따른 전극 패드가 형성된 기판의 단면도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 기판 110 : 버퍼층

111 : GaN 층 112 : DBR 층

120 : 마스크 패턴 130 : n형층

140 : 활성층 150 : p형층

171 : n형 전극 패드 172 : p형 전극 패드

210: 편향홈

본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 광 추출 효율을 보다 향상시킬 수 있는 반도체 발광 소자 및 이의 제조 방법에 관한 것이다.

일반적으로 MOCVD 법을 이용하여 반도체 발광 소자 구조를 제작할 경우, 먼 저 기판 상에 버퍼층, n형층, 활성층, p형층을 순차로 성장시킨 웨이퍼를 만든다. 이어, 패터닝((patterning) 공정을 실시하여 발광 소자의 크기와 형태를 만든 다음 메사형의 건식 식각을 실시한다. 이후, 금속 증착, 패터닝 공정을 실시하여 p형층 상에 전류 확산층을 형성한 다음 금속 증착, 패터닝 및 어닐링(annealing) 공정을 실시하여 n형 전극 패드 및 p형 전극 패드를 형성하여 제작한다.

한편, 일반적인 발광 소자의 내부 구조를 살펴보면, 기판과 소자 표면 사이에 도파로(waveguide)와 같은 구조가 형성되기 때문에 활성층에서 생성된 광이 소자 표면, 혹은 기판 경계면, 혹은 기판 뒷면 경계면에서 내부 전반사되어 상당한 광이 외부로 방출되지 못하고 내부에서 소실됨으로써 광 추출 효율이 낮게 나타내게 된다. 이러한 문제를 해결하기 위한 종래의 제시된 방법은 p형층 혹은 n형층 표면에 표면 거칠기를 주는 방법이나 마이크로 단위의 홀(hole)을 건식 식각하는 방법, 혹은 나노 임프린팅(nano-imprinting)방법으로 홀을 구현하거나, 혹은 나노 단위의 광격자를 사용하는 방법, 사파이어 기판을 제거하고 박막 GaN(thin GaN)을 만드는 방법, 혹은 칩 쉐이핑(shaping) 등과 같은 많은 방법 등이 제시되어 왔다.

그러나 상기한 종래의 방법은 에피 성장 후 웨이퍼 공정 시에 이루어지며, 표면 거칠기를 주는 방법은 식각 공정 제어가 까다로워서 소자의 재현성 및 신뢰성에 문제가 있다. 또한 식각면 기울기의 조절이 거의 불가능한 상태이어서 광을 편향시키기에는 문제가 많다. 한편 광격자를 도입할 경우에는 이 빔(e-beam) 리소그래피를 하거나 레이저 홀로그램 리소그래피 공정이 도입이 되는데 이에 따른 복잡한 공정 제어 및 생산성 저하의 문제가 있다. 또한, 마이크로 단위의 홀을 건식 식 각하는 방법은 광 추출 효율은 향상시켰으나, 홀 형성에 따른 전류 인가 면적의 저하로 광 출력이 저하되는 문제가 있다.

본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로, 선택적 MOCVD 법을 통해 반도체층의 수평부에 형성한 복수의 편향홈이 활성층에서 생성된 광 중에서 내부 전반사로 인해 수평 방향으로 진행되는 광을 주기적으로 혹은 비주기적으로 편향 제어함으로써 광 추출 효율을 형상시킴과 동시에 고출력을 실현할 수 있는 발광 소자 및 이의 제조 방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명에 따른 발광 소자는, 기판과, 상기 기판 상에 순차로 형성된 n형층, 활성층 및 p형층으로 이루어진 반도체층 및 상기 기판과 상기 활성층의 적어도 일부 사이에 복수의 섬 형태로 형성된 마스크 패턴을 포함하고, 상기 반도체층에는 깊이 방향으로 폭이 점차 좁아지는 복수의 편향홈이 형성된다.

상기 마스크 패턴은 상기 기판과 n형층 사이에 형성되는 것이 바람직하다.

상기 n형층은 상부 n형층과 하부 n형층을 포함하고, 상기 마스크 패턴은 상부 n형층과 하부 n형층 사이에 형성되는 것이 바람직하다.

삭제

상기 반도체층의 측벽부에는 상기 기판의 외측 방향으로 하향되게 기울어진 편향면이 형성될 수 있다.

상기 발광 소자는 상기 반도체층에 전류를 인가하기 위한 전극 패드를 더 포함할 수 있다.

상기 발광 소자는 상기 기판과 상기 n형층 사이에 버퍼층, DBR층 중 적어도 어느 하나의 층을 더 포함할 수 있다.

상기 편향홈은 상기 반도체층의 발광 영역에 형성되는 것이 바라직하다. 또한, 상기 편향홈은 벌집 구조로 주기적으로 배열되는 것이 바람직하다. 또한, 상기 편향홈은 다각형의 입구를 갖는 역피라미드 구조로 형성되는 것이 바람직하다.

상기의 목적을 달성하기 위한 본 발명에 따른 발광 소자의 제조 방법은, 기판을 마련하는 단계와, 상기 기판 상에 섬 형태의 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 포함하는 전체 구조 상에 깊이 방향으로 폭이 점차 좁아지는 복수의 편향홈이 내재된 반도체층을 형성한 단계를 포함한다.

상기 반도체층은 n형층, 활성층 및 p형층을 포함하는 것이 바람직하다.

상기 마스크 패턴을 형성하는 단계는, 상기 기판상에 패드영역을 제외한 섬 형태의 마스크 패턴을 형성하는 단계를 포함하는 것이 바람직하다.

상기 하부 박막층은 (상기 기판에)하부 n형층을 포함하고, 상기 반도체층은 상부 n형층, 활성층 및 p형층을 포함하는 것이 바람직하다.

상기 마스크 패턴은 SiOx, SiNx, W, Pt로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 물질막으로 형성하는 것이 바람직하다.

상기 반도체층은 선택적 MOCVD 법으로 형성하는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.

<제 1 실시예>

도 1은 본 발명의 제 1 실시예에 따른 발광 소자를 나타낸 사시도이다.

도 1을 참조하면, 상기 발광 소자는 기판(100)과, 기판(100) 상에 형성된 반도체층(130,140,150) 및 상기 반도체층(130,140,150)에 전류를 인가하기 위한 전극 패드(171,172)를 포함한다. 또한 상기 발광 소자는 기판(100)과 반도체층(130,140,150) 사이에 형성된 버퍼층을 더 포함할 수 있다. 이러한 발광 소자는 전극 패드(171,172)를 통해 외부 전류를 인가하면 반도체층(130,140,150)의 활성층(140)이 발광 영역으로 기능한다.

기판(100)은 사파이어 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈륨 인화물(gallium phophide;GaP) 기판 중의 어느 하나를 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 바람직하다.

반도체층(130,140,150)은 n형층(130), 활성층(140), p형층(150)을 포함하며, Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 반도 체 박막 중 적어도 어느 하나로 형성되는 것이 바람직하다. 여기서, 상기 n형층(130)은 다수 캐리어가 전자인 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다. 이러한 n형 반도체층과 n형 클래드층은 전술한 반도체 박막에 n형 불순물 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 그리고, 상기 p형층(150)은 다수 캐리어가 정공인 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다. 이러한 p형 반도체층과 p형 클래드층은 전술한 반도체 박막에 p형 불순물 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다. 그리고, 상기 활성층(140)은 n형층(130)에서 제공된 전자와 p형층(150)에서 제공된 정공이 재결합되면서 활성층의 에너지 밴드갭에 해당하는 광이 출력되는 층으로서, 우물층(well layer)과 장벽층(barrier layer)이 교대로 적층된 다중 양자 우물(multiple quantum well) 구조 또는 벌크 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(140)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다.

한편, 반도체층(130,140,150)의 수평부에는 깊이 방향으로 폭이 점차 좁아지는 복수의 편향홈(210)이 형성된다. 즉, 상기 편향홈(210)의 입구는 다각형의 형태로 형성되어 아래로 갈수록 폭이 좁아지는 구조 예를 들어, 역피라미드 구조로 형성된다. 이로 인해, 편향홈(210)의 내측면은 소정의 경사각을 갖는데, 이러한 경사각이 반도체층(130,140,150)의 내부 전반사 효과를 제거해줌으로써 광 추출 효율이 향상될 수 있다. 또한, 상기 편향홈(210)의 내측면에서는 해당 영역의 경사각으로 인하여 상대적으로 활성층(140)이 얇게 형상되거나, 심할 경우 아예 활성층(140)이 형성되지 않을 수도 있다. 단순하게, 편향홈(210)이 p형층(150)만을 관통하도록 형성하면 편향홈(210)의 경사진 내측면이 p형층(150)의 내부 전반사 효과를 제거해줌으로써 광 추출 효율이 높아지지만 그만큼 전류 인가 면적이 줄어들어 광 출력이 저하될 수 있다. 그러나, 본 실시예에 따른 편향홈(210)은 p형층(150) 및 적어도 활성층(140)의 일부를 관통하도록 형성되기 때문에 편향홈(210)이 존재하는 영역에서는 상대적으로 활성층(140)이 얇게 형성되어 에너지 밴드갭이 높아지므로 해당 영역을 통한 전자 및 정공의 주입이 용이해진다. 따라서, 본 실시예의 발광 소자는 광 추출 효율을 향상시킴과 동시에 고출력을 실현할 수 있다.

전극 패드(171,172)는 n형층(130)에 접하는 n형 전극 패드(171) 및 p형층(150)에 접하는 p형 전극 패드(172)를 포함하며, Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti 및 이들을 포함하는 합금 중 적어도 어느 하나의 금속으로 이루어진 단일막 또는 다층막으로 형성하는 것이 바람직하다. 이러한 전극 패드(171,172) 중 p형 전극 패드(172)은 먼저 p형층(150) 상에 전류 확산층(160)을 형성한 다음 그 위에 형성하는 것이 일반적이다.

이와 같은 구성을 갖는 본 발명의 제 1 실시예에 따른 반도체 발광 소자의 제조 공정을 설명하면 다음과 같다. 후술할 내용 중 전술한 내용과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.

도 2는 본 발명의 제 1 실시예에 따른 마스크 패턴이 형성된 기판의 사시도이다.

도 2를 참조하면, 우선 준비된 기판 상에 마스크 박막을 형성한 다음 이를 패터닝하여 복수의 섬 형태로 분리된 마스크 패턴(120)을 형성한다. 이때, 마스크 박막은 SiOx, SiNx, W, Pt 중에서 선택되는 적어도 어느 하나의 물질을 플라즈마 CVD(Chemical Vapor Deposition) 법 혹은 스퍼터링(Sputtering) 법으로 증착시켜 형성할 수 있으며, 대략 3000Å 이하의 두께로 형성하는 것이 바람직하다. 물론, 상기의 마스크 패턴(120)은 전술한 패터닝 공정 대신 리프트 오프(lift-off) 공정을 실시하여 형성할 수도 있다. 이러한 마스크 패턴(120)은 후속층의 성장 형태를 결정짓는 역할을 하는데, 적어도 편향홈이 형성될 영역(A1)을 차폐시키고, 전극 패드가 형성될 영역(A2,A3)을 개방하도록 형성하는 것이 바람직하다. 또한, 마스크 패턴(120)은 일정한 주기적 배열을 갖도록 형성하는 것이 바람직한데, 본 실시예의 마스크 패턴(120)은 육각 형태의 면적을 갖는 미세 패턴(121)이 육각형의 중심점 및 꼭지점에 위치되어 전체적으로 벌집 구조로 배열되도록 형성된다. 물론, 상기 마스크 패턴(120)의 형상은 이에 한정되지 않고, 다양한 형상 예를 들어, 원형 형상, 도트(dot) 형상 등으로 변형될 수 있다.

도 3은 본 발명의 제 1 실시예의 변형예에 따른 하부 박막층이 형성된 기판의 사시도이다.

도 3을 참조하면, 우선 준비된 기판(100) 상에 버퍼층(110)을 형성하여 하부 박막층을 형성한다. 상기 버퍼층(110)은 기판(100)과 이후 형성할 후속층 즉, n형층 사이의 격자 부정합에 따른 스트레스를 완화시켜 주어 n형층의 원할한 성장을 도와준다. 이러한 버퍼층(110)은 고온 및 저온에서 형성할 수 있는데, 저온 버퍼층 은 대략 500 내지 600도의 온도 범위에서 형성하고, 고온 버퍼층은 대략 500 내지 1100도의 온도 범위에서 형성하는 것이 바람직하다. 물론, 상기 버퍼층(110)은 필요에 따라 생략할 수 있다. 한편, 버퍼층(110)을 형성한 후에는 발광 파장에 따른 DBR(Distributed Bragg Reflector) 성장 단계를 도입하여 DBR 층(112)을 더 형성할 수 있는데, 이때는 버퍼층(110) 상에 도핑되지 않은 GaN 층(111)을 형성한 다음 상기 GaN 층(111) 상에 DBR 층(112)을 형성하는 것이 바람직하다. 이후, 상기 DBR 층(112)을 포함하는 전체 구조 상에 마스크 박막을 형성한 다음 이를 패터닝하여 복수의 섬 형태로 분리된 마스크 패턴(120)을 형성한다.

도 4는 본 발명의 제 1 실시예에 따른 상부 박막층이 형성된 기판의 사시도이고, 도 5a 내지 도 5c는 본 발명의 제 1 실시예에 따른 편향홈이 형성된 기판의 SEM 사진으로써, 측면, 평면 및 단면을 각각 찍은 것이다.

도 4를 참조하면, 상기 마스크 패턴(120)을 포함한 전체 구조 상에 n형층(130), 활성층(140) 및 p형층(150)을 순차로 적층하여 상부 박막층을 형성한다. 본 실시예에서는 질화물 박막에 전술한 n형 불순물을 주입하여 n형층(130)을 형성한다. 또한, 장벽층과 우물층을 교대로 증착하여 In1-xGa1-yAl1-zN/In1-xGa1-yAl1-zN 구조의 다중 양자 우물을 형성하되 0≤x≤1, 0≤y≤1, 0≤z≤1 을 조절하여 활성층(140)을 형성하고, 그 위에 다시 질화물 박막을 증착한 후 전술한 p형 불순물을 주입하여 p형층(150)을 형성한다. 여기서, 상부 박막층(130,140,150)은 MOCVD 법을 이용하여 선택적 에피 성장(Selective EPI Growing, SEG)시키는 것이 바람직하다. 선택적 MOCVD 공정시에는 수평 성장율보다 수직 성장율이 우세하기 때문에 결정 씨드(seed)가 없는 마스크 패턴(120)의 상부에는 역피라미드 형태로 박막이 성장되어 편향홈(210)이 형성된다. 즉, 도 5a 내지 도 5c와 같이, 상부 박막층(130,140,150)의 수평부에는 깊이 방향으로 폭이 점차 좁아지는 복수의 편향홈(210)이 형성된다. 이때, 편향홈(210)의 내측면 경사각은 선택적 MOCVD 법을 이용하여 성장시킬 상부 박막층(130,140,150) 공정 제어 특히, 두께 제어를 통해 조절 가능하다. 예를 들어, 상부 박막층(132,140,150)의 성장 두께를 2㎛ 이상(2 내지 100㎛)으로 제어하면 결정면 중 R면(R-plate)의 성장이 우세하여 수평부에 대하여 약 57도의 경사각이 형성된다. 한편, 본 실시예와 같이 육각형 형태로 형성한 마스크 패턴을 사용하여 상부 박막층(130,140,150)을 선택적 에피 성장시킨 경우 상부에서 바라본 편향홈(210)은 대략 육각 형태로 형성되고, 단면을 잘라 측면에서 바라본 편향홈(210)은 대략 역 피라미드 구조로 형성된다. 물론, 상기 편향홈(210)의 형상은 이에 한정되지 않고, 마스크 패턴(120) 상에 성장시킨 상부 박막층(130,140,150)의 결정 구조에 따라 다양한 형상으로 변형될 수 있다.

도 6a는 본 발명의 제 1 실시예에 따른 전극 패드가 형성된 기판의 사시도이고, 도 6b는 본 발명의 제 1 실시예에 따른 전극 패드가 형성된 기판의 단면도이다.

도 6a 및 도 6b를 참조하면, p형층(150) 및 활성층(140)의 일부 영역을 메사 식각하여 n형 전극 패드(171)가 형성될 n형층(130)의 일부 영역을 노출시키고, p형층(150) 상에 전류 확산층(160)을 형성한 다음 금속 증착, 패터닝 및 어닐링(annealing) 공정을 실시하여 n형층(130)의 일부 영역에 n형 전극 패드(171)를 형성하고 전류 확산층(160)의 일부 영역에 p형 전극 패드(172)를 형성한다. 이때, 상기 전류 확산층(160)은 인듐 틴 옥사이드(indium tin oxide, ITO) 또는 인듐 징크 옥사이드(indium zinc oxide, IZO) 등과 같은 투광성 도전막으로 형성하는 것이 바람직하고, 상기 전극 패드들(171,172)은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti 및 이들을 포함하는 합금 중 적어도 어느 하나의 금속으로 이루어진 단일막 또는 다층막으로 형성하는 것이 바람직하다.

도 7은 본 발명의 제 1 실시예에 따른 발광 소자의 광 추출 효율을 설명하기 위한 개념도이다.

도 7을 참조하면, 활성층(140)에서 생성된 광은 n형층(130) 또는 p형층(150)을 경유하여 외부로 추출된다. 일반적인 경우, 회피 콘 앵글(escape cone angle) 밖에 있는 부분으로 진행된 일부 광은 n형층(130) 또는 p형층(150)의 경계면에서 내부 전반사되어 내부 공간에 갇혀 소실됨으로써 광 추출 효율이 저하된다. 그러나, 본 실시예에 따른 발광 소자는 반도체층(130,140,150)에 대략 57도의 내측 경사각을 갖는 복수의 편항홈(210)이 형성되어 있으므로, 활성층(140)에서 생성된 광은 편향홈(210)의 내측면 경사각에 의하여 상부와 하부, 그리고 측면으로 산란되어 육각형의 편향홈(210) 중심으로 모여 이곳을 중심으로 많은 광이 방출된다. 이때, 시뮬레이션 결과는 광이 상부로 약 30~35%, 하부로 약 40~45%, 측면으로 약 20~30% 방출되는 것을 관찰할 수 있었다.

<제 2 실시예>

한편, 본 발명의 제 1 실시예에 따른 발광 소자는 기판(100) 상에 또는 버퍼층(110) 상에 마스크 패턴(120)이 형성되었지만, 마스크 패턴(120)의 형성 위치는 이에 한정되지 않으며, 활성층(140)의 적어도 일부와 기판(100) 사이 예를 들어, 기판(100) 또는 n형층(130), n형층(130)의 중간층 또는 활성층(140)의 중간층 상에도 형성될 수 있다. 하기에서는, 이러한 가능성의 일예로 n형층(130)의 중간층 상에 마스크 패턴이 형성된 본 발명의 제 2 실시예에 따른 발광 소자에 대하여 설명한다. 이때, 전술한 실시예와 중복되는 설명은 생략하거나 간략히 설명한다.

도 8은 본 발명의 제 2 실시예에 따른 발광 소자를 나타낸 사시도이다.

도 8을 참조하면, 상기 발광 소자는 기판(300)과, 기판(300) 상에 형성된 반도체층(330,340,350) 및 상기 반도체층(330,340,350)에 전류를 인가하기 위한 전극 패드(371,372)를 포함하며, 또한 상기 발광 소자는 기판(300)과 반도체층(330,340,350) 사이에 형성된 버퍼층(310)을 더 포함할 수 있다.

상기 반도체층(330,340,350)은 하부 n형층(331), 상부 n형층(332), 활성층(340) 및 p형층(350)을 포함하고, 하부 n형층(331)과 상부 n형층(332) 사이에 형성된 마스크 패턴(미도시)을 더 포함한다. 상기의 마스크 패턴에 의해 결정 씨드가 있는 하부 n형층(331)의 일부 영역이 차폐되어 후속층의 성장 형태가 제어됨으로써 반도체층(330,340,350)의 수평부에는 깊이 방향으로 폭이 점차 좁아지는 복수의 편향홈(410)이 형성된다. 또한, 상기 반도체층(330,340,350)의 측벽부에는 외측 방향으로 하향되게 기울어진 편향면(420)이 형성된다. 즉, 상기 편향홈(420)은 입구가 다각형의 형태로 형성되어 아래로 갈수록 폭이 좁아지는 구조 예를 들어, 역피라미 드 구조로 형성되고, 상기 편향면(420)은 기판(300)의 외측 방향으로 갈수록 기울어진 구조로 형성된다. 이처럼, 편향홈(410)의 내측면 및 편향면(420)은 소정의 경사각을 갖는데, 이러한 경사각이 반도체층((330,340,350)의 내부 전반사 효과를 제거해줌으로써 광 추출 효율이 향상될 수 있다. 또한, 편향홈(410)이 존재하는 영역에서는 상대적으로 활성층(340)이 얇게 형성되어 에너지 밴드갭이 높아지므로 해당 영역을 통한 전자 및 정공의 주입이 용이해진다. 따라서, 광 추출 효율 개선 및 고출력을 동시에 실현할 수 있다.

이와 같은 구성을 갖는 본 발명의 제 2 실시예에 따른 반도체 발광 소자의 제조 공정을 설명하면 다음과 같다.

도 9는 본 발명의 제 2 실시예에 따른 하부 박막층이 형성된 기판의 사시도이고, 도 10은 본 발명의 제 2 실시예의 변형예에 따른 하부 박막층이 형성된 기판의 사시도이다.

도 9를 참조하면, 우선 준비된 기판(300) 상에 버퍼층(310) 및 하부 n형층(331)을 순차로 성장시켜 하부 박막층을 형성한다. 이때, 하부 n형층(331)은 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 중 적어도 어느 하나를 포함하는 반도체 박막에 n형 불순물 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 본 실시예의 하부 n형층(331)은 캐리어 가스로 수소를 사용하고 GaN 박막에 전술한 n형 불순물을 1 x 10¹⁸ ~ 1 x 10¹⁹ cm-3 범위의 농도로 주입하여 형성하였다. 물론, 도 10과 같이, 하부 n형층(331)을 형성하기 전에 발광 파장에 따른 DBR(Distributed Bragg Reflector)성장 단계를 도입하여 DBR 층(312)을 더 형성할 수 있는데, 이때는 버퍼층(310) 상에 도핑되지 않은 GaN 층(311)을 형성한 다음 상기 GaN 층(311) 상에 DBR 층(312)을 형성하는 것이 바람직하다.

도 11은 본 발명의 제 2 실시예에 따른 마스크 패턴이 형성된 기판의 사시도이다.

도 11을 참조하면, 상기 하부 n형층(331)을 포함한 전체 구조 상에 마스크 박막을 형성한 다음 이를 패터닝하여 섬 형태로 분리된 마스크 패턴(320)을 형성한다. 이때, 마스크 패턴(320)은 후속층의 성장 형태를 결정짓는 역할을 하는데, 적어도 편향홈이 형성될 영역(B1) 및 n형 전극 패드가 형성될 영역(B2)을 차폐시키고, 적어도 p형 전극 패드가 형성될 영역(B3)을 개방하도록 형성하는 것이 바람직하다. 또한, 마스크 패턴(320)은 일정한 주기적 배열을 갖도록 형성하는 것이 바람직한데, 본 실시예의 마스크 패턴(320)은 육각 형태의 면적을 갖는 미세 패턴(321)이 육각형의 중심점 및 꼭지점에 위치되어 전체적으로 벌집 구조로 배열되도록 형성된다. 물론, 상기 마스크 패턴(320)은 이에 한정되지 않고, 다양한 형상이 가능하다.

도 12는 본 발명의 제 2 실시예에 따른 상부 박막층이 형성된 기판의 사시도이고, 도 13은 본 발명의 제 2 실시예에 따른 편향면이 형성된 기판의 SEM 사진이다.

도 12를 참조하면, 상기 마스크 패턴(320)을 포함한 전체 구조 상에 상부 n형층(332), 활성층(340) 및 p형층(350)을 순차로 적층하여 상부 박막층을 형성한 다. 본 실시예에서는 질화물 박막에 전술한 n형 불순물을 1 x 10¹⁸ ~ 1 x 10¹⁹ cm-3 범위의 농도로 주입하고, 캐리어 가스로 수소를 사용하여 상부 n형층(331)을 형성한다. 또한, 장벽층과 우물층을 교대로 증착하여 In1-xGa1-yAl1-zN/In1-xGa1-yAl1-zN 구조의 다중 양자 우물을 형성하되 0≤x≤1, 0≤y≤1, 0≤z≤1 을 조절하여 활성층(340)을 형성하고, 그 위에 다시 질화물 박막을 증착한 후 전술한 p형 불순물을 주입하여 p형층(350)을 형성한다. 이때, 상부 n형층(331)의 형성시에는 약 1000 내지 1100도로 온도를 올리고, 활성층(340)의 형성시에는 약 750 내지 900도로 온도를 낮춘 다음 p형층(350)의 형성시 다시 1000 내지 1100도로 온도를 올려 수소 분위기에서 실시하였다.

한편, 상부 박막층(332,340,350)은 MOCVD 법을 이용하여 선택적 에피 성장(Selective EPI Growing, SEG)시키는 것이 바람직하다. 이러한 선택적 MOCVD 공정시에는 수평 성장율보다 수직 성장율이 우세하므로, 상부 박막층(332,340,350)의 수평부에는 깊이 방향으로 폭이 점차 좁아지는 복수의 편향홈(210)이 형성되고(전술한 도 5a 내지 도 5c 참조), 도 13과 같이, 상부 박막층(332,340,350)의 측벽부에는 기판(300)의 외측 방향으로 하향되게 기울어진 편향면(420)이 형성된다. 이때, 상기 편향홈(410)의 내측면 및 편향면(420)의 경사각은 선택적 MOCVD 법으로 성장시킬 상부 박막층(332,340,350)의 공정 제어 특히, 두께 제어를 통해 조절 가능한데, 성장시킬 상부 박막층(332,340,350)의 수평 성장률과 수직 성장률의 비율을 적절히 조절하는 것이 상부 박막층(332,340,350)의 측벽부에 과잉 성장되지 않 고 평탄한 경사면 즉, 편향면(420)을 얻을 수 있다.

이와 같이, 본 실시예는 기판(300) 상에 수 um 두께를 갖는 하부 n형층(331)을 형성한 다음 상기 하부 n형층(331) 상에 섬 형태로 분리된 마스크 패턴(320)을 형성하고, 선택적 MOCVD 공정을 실시하여 상기 마스크 패턴(320) 상에 상부 n형층(332), 활성층(340) 및 p형층(350)을 성장시킴으로써 수평부에 편향홈(410)이 마련되고, 측벽부에 편향면(420)이 마련된 반도체층을 형성할 수 있었다. 이때, 하부 n형층(331) 및 상부 n형층(332)의 형성을 위해 두 번의 MOCVD 공정을 실시하지만, 두 번째 MOCVD 공정은 매우 짧게 실시되고, 더욱이 두 번의 MOCVD 공정은 인시츄(in-situ)로 진행될 수도 있기 때문에 종래와 같이 한 번의 MOCVD 공정을 통해 n형층을 형성하는 경우와 시간적으로 큰 차이가 없다.

도 14a은 본 발명의 제 2 실시예에 따른 전극 패드가 형성된 기판의 사시도이고, 도 14b는 본 발명의 제2 실시예에 따른 전극 패드가 형성된 기판의 단면도이다.

도 14a 및 도 14b를 참조하면, p형층(350) 상에 전류 확산층(360)을 형성한 다음 이를 패터닝하고, 습식 식각을 통해 n 전극 패드(171)가 형성될 영역에 존재하는 마스크 패턴(도 12의 B2)을 제거한 다음 금속 증착, 패터닝 및 어닐링 공정을 실시하여 n형층(130)의 일부 영역에 n형 전극 패드(171)를 형성하고 전류 확산층(160)의 일부 영역에 p형 전극 패드(172)를 형성한다. 본 실시예는 마스크 패턴(120)을 이용한 선택적 에피 성장법을 통해 반도체층(131,140,150)을 형성하므로, 마스크 패턴(121)에 의해 차폐된 n형 전극 패드의 형성 영역에는 반도체층이 형성되지 않는다. 따라서, 반도체층의 n형층을 노출시키기 위한 건식 식각을 배제할 수 있으므로, 박막 표면의 손상을 최소화할 수 있다.

이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.

상술한 바와 같이, 본 발명은 반도체층의 수평부에 마련된 복수의 편향홈이 활성층에서 생성된 광 중에서 내부 전반사로 인해 수평 방향으로 진행되는 광을 주기적으로 혹은 비주기적으로 편향 제어함으로써 광 추출 효율을 형상시킴과 동시에 고출력을 실현할 수 있다.

Claims (17)

1. 기판과,

   상기 기판 상에 순차로 형성된 n형층, 활성층 및 p형층으로 이루어진 반도체층 및

   상기 기판과 상기 활성층의 적어도 일부 사이에 복수의 섬 형태로 형성된 마스크 패턴을 포함하고,

   상기 반도체층에는 깊이 방향으로 폭이 점차 좁아지는 복수의 편향홈이 형성된 발광 소자.
2. 청구항 1에 있어서,

   상기 마스크 패턴은 상기 기판과 n형층 사이에 형성된 발광 소자.
3. 청구항 1에 있어서,

   상기 n형층은 상부 n형층과 하부 n형층을 포함하고,

   상기 마스크 패턴은 상부 n형층과 하부 n형층 사이에 형성된 발광 소자.
4. 청구항 1에 있어서,

   상기 마스크 패턴의 상부에 편향홈이 형성된 발광 소자.
5. 청구항 1에 있어서,

   상기 반도체층의 측벽부에는 상기 기판의 외측 방향으로 하향되게 기울어진 편향면이 형성된 발광 소자.
6. 청구항 1에 있어서,

   상기 반도체층에 전류를 인가하기 위한 전극 패드를 더 포함하는 발광 소자.
7. 청구항 1에 있어서,

   상기 발광 소자는 상기 기판과 상기 n형층 사이에 버퍼층, DBR층 중 적어도 어느 하나의 층을 더 포함하는 발광 소자.
8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,

   상기 편향홈은 상기 반도체층의 발광 영역에 형성된 발광 소자.
9. 청구항 8에 있어서,

   상기 편향홈은 주기적으로 배열된 발광 소자.
10. 청구항 8에 있어서,

    상기 편향홈은 벌집 구조로 주기적으로 배열된 발광 소자.
11. 청구항 8에 있어서,

    상기 편향홈은 다각형의 입구를 갖는 역피라미드 구조로 형성된 발광 소자.
12. 기판을 마련하는 단계와,

    상기 기판 상에 섬 형태의 마스크 패턴을 형성하는 단계와,

    상기 마스크 패턴을 포함하는 전체 구조 상에 깊이 방향으로 폭이 점차 좁아지는 복수의 편향홈이 내재된 반도체층을 형성한 단계를 포함하는 발광 소자의 제조 방법.
13. 청구항 12에 있어서,

    상기 반도체층은 n형층, 활성층 및 p형층을 포함하는 발광 소자의 제조 방법.
14. 청구항 12에 있어서,

    상기 마스크 패턴을 형성하는 단계는,

    상기 기판 상에 하부 박막층을 형성하는 단계와,

    상기 하부 박막층을 포함하는 전체 구조상에 섬 형태의 마스크 패턴을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
15. 청구항 14에 있어서,

    상기 하부 박막층은 하부 n형층을 포함하고,

    상기 반도체층은 상부 n형층, 활성층 및 p형층을 포함하는 발광 소자의 제조 방법.
16. 청구항 14에 있어서,

    상기 마스크 패턴은 SiOx, SiNx, W, Pt로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 물질막으로 형성하는 발광 소자의 제조 방법.
17. 청구항 12에 있어서,

    상기 반도체층은 선택적 MOCVD 법으로 형성하는 발광 소자의 제조 방법.

Images