CN104393135B - 一种led芯片的制作方法 - Google Patents
一种led芯片的制作方法 Download PDFInfo
- Publication number
- CN104393135B CN104393135B CN201410657876.3A CN201410657876A CN104393135B CN 104393135 B CN104393135 B CN 104393135B CN 201410657876 A CN201410657876 A CN 201410657876A CN 104393135 B CN104393135 B CN 104393135B
- Authority
- CN
- China
- Prior art keywords
- electrode
- chip
- groove
- layer
- cutting road
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 123
- 238000005520 cutting process Methods 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 66
- 238000005530 etching Methods 0.000 claims description 46
- 239000011241 protective layer Substances 0.000 claims description 43
- 238000009616 inductively coupled plasma Methods 0.000 claims description 34
- 239000003292 glue Substances 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 238000011161 development Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000004528 spin coating Methods 0.000 claims description 21
- 238000007654 immersion Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 229910015844 BCl3 Inorganic materials 0.000 claims description 14
- YYCNOHYMCOXPPJ-UHFFFAOYSA-N alumane;nickel Chemical group [AlH3].[Ni] YYCNOHYMCOXPPJ-UHFFFAOYSA-N 0.000 claims description 12
- MOFOBJHOKRNACT-UHFFFAOYSA-N nickel silver Chemical group [Ni].[Ag] MOFOBJHOKRNACT-UHFFFAOYSA-N 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 9
- 230000007797 corrosion Effects 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 5
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical group O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 229910052594 sapphire Inorganic materials 0.000 abstract description 10
- 239000010980 sapphire Substances 0.000 abstract description 10
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000002035 prolonged effect Effects 0.000 abstract 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000001035 drying Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000002386 leaching Methods 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种LED芯片，包括：轴向依次设置的PSS衬底、缓冲层、N型半导体层、发光层、P型半导体层、透明导电层和保护层。本发明还提供一种LED芯片的制作方法。本发明中的芯片N、P电极之间设有直至PSS衬底的凹槽，通过凹槽的设计，在N、P电极之间形成了一些电流隔断层，阻挡了电流在N、P电极之间聚集，能够起到电流阻挡的作用，同时使电流横向扩展到其他区域，减少了电流积聚，能够使电流扩散更均匀，提高了LED芯片的热稳定性能的同时也能延长器件的使用寿命。
Description
技术领域
本发明涉及半导体技术领域，特别地，涉及一种新型发光二极管芯片及其制作方法。
背景技术
发光二极管(Light-Emitting Diode，简称LED)是一种将电能转化为光能的半导体电子器件。当电流流过时，电子与空穴在其内复合而发出单色光。LED照明已广泛应用于家居、装饰、办公、招牌甚至路灯用途。
目前，发光二极管(LED)芯片的发光效率主要分为内量子效率和外量子效率，而由于GaN材料本身材料折射率原因，导致出光角度很小，目前，发光二极管(LED)芯片结构有正装结构，垂直结构和倒装焊结构，正装结构由于LED芯片的电流积聚效应，即电流主要集中在N、P电极之间的区域，而芯片的边缘区域电流分布很少，导致局部电流密度过大，热量过高，大大降低了芯片的使用效率和寿命。同时，在此区域电流密度最大，自然发光强度也最大，但此区域出射的光绝大部分会因为全反射的原因无法正常从芯片表面射出，会在芯片内部来回反射造成光的损失和热量的产生。
为了解决上述问题，行业内的普遍方法是在P型半导体层和P型电极之间直接镀上一层绝缘介质作电流阻挡层。这样虽然能够减少电极下方的电流比例，但N、P电极之间电流密度比边缘区域电流密度大的问题和电流密度集中区域出光角度的问题。
因此，研发一种具有高的热稳定性、电流扩散性好、出光效率高的发光二极管具有重要的意义。
发明内容
有鉴于此，本发明提供一种新型LED芯片及其制作方法以解决上述问题。
本发明公开了一种LED芯片，一种LED芯片，其特征在于，包括：轴向依次设置的PSS衬底、缓冲层、N型半导体层、发光层、P型半导体层、透明导电层和保护层，其中，
在所述透明导电层上设有P电极，该P电极轴向延长至贯穿所述保护层，所述N型半导体层上设有N电极，在所述P电极和N电极之间设有轴向直至所述PSS衬底的凹槽，该凹槽的横截面为圆形、椭圆形或正多边形；
所述芯片中还设有切割道，该切割道内设有切割道深槽，所述切割道深槽位于所述N电极、P电极的横向延长线上，轴向延伸至所述PSS衬底；
所述切割道深槽和凹槽是采用电感耦合等离子体刻蚀的切割道深槽和凹槽，其中，所述刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为25-45min；
所述透明导电层，是通过蒸发台或者溅射镀膜法镀在所述P型半导体层上，然后经过匀胶、软烤、曝光、显影以及坚膜后，用ITO蚀刻液腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干后得到的透明导电层；
所述P电极以及N电极，是分别通过蒸发台或者溅射镀膜法分别设置在所述透明导电层以及所述N型半导体层上，然后通过金属剥离的方法去除不需要部分的金属，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干后得到的P电极以及N电极；
所述保护层，是通过等离子体增强化学气相沉积法沉积出的保护层。
优选地，所述凹槽在横截面方向上最大宽度为5-20微米，该凹槽的轴向深度为5-10微米。
优选地，所述切割道深槽在横截面方向上的最大宽度为5-15微米，所述切割道深槽的轴线深度为5-10微米。
优选地，所述P电极和N电极均为反射电极结构，所述反射电极结构为镍/铝结构或镍/银结构，其连接线为金属线，其焊线为金。
优选地，所述透明导电层为氧化铟锡薄膜，所述保护层为二氧化硅保护层。
本发明还公开了一种LED芯片的制作方法，包括以下步骤：
制备芯片基体：沿轴线方向，依次将缓冲层设置在PPS衬底上、将N型半导体层设置在所述缓冲层上、将发光层设置在所述N型半导体层上、将P型半导体层设置在所述发光层上；
刻蚀切割道深槽和凹槽：采用电感耦合等离子体刻蚀切割道深槽和凹槽，所述刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为25-45min；
电感耦合等离子体刻蚀：清洗后，依次经过匀胶、软烤、曝光、显影、坚膜后采用电感耦合等离子体刻蚀形成芯片，所述刻蚀过程的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为5-10min，取出放入去胶液中浸泡15min，将所述芯片体表面的光刻胶洗净，冲水甩干；
制作透明导电层：将透明导电层通过蒸发台或者溅射镀膜法镀在所述P型半导体层上，然后经过匀胶、软烤、曝光、显影以及坚膜后，用ITO蚀刻液腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干；
制作P电极以及N电极：将所述芯片经过匀胶、软烤、曝光、硬烤以及显影制作出图形，将P电极以及N电极分别通过蒸发台或者溅射镀膜法分别设置在所述透明导电层以及所述N型半导体层上，通过金属剥离的方法去除不需要金属的部分的金属，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干；
制作保护层：将所述芯片的外部通过等离子体增强化学气相沉积法沉积出保护层，通过匀胶、软烤、曝光、显影以及坚膜后用BOE腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面上的光刻胶洗净，冲水甩干，得到芯片产品；
其中，所述凹槽为设置在所述P电极和N电极之间，轴向直至所述PSS衬底的凹槽，该凹槽的横截面为圆形、椭圆形或正多边形；
所述切割道深槽为位于所述N电极、P电极的横向延长线上，轴向延伸至所述PSS衬底。
优选地，所述凹槽在横截面方向上最大宽度为5-20微米，该凹槽的轴向深度为5-10微米。
优选地，所述切割道深槽在横截面方向上的最大宽度为5-15微米，所述切割道深槽的轴线深度为5-10微米。
优选地，所述P电极和N电极均为反射电极结构，所述反射电极结构为镍/铝结构或镍/银结构，其连接线为金属线，其焊线为金。
优选地，所述透明导电层为氧化铟锡薄膜，所述保护层为二氧化硅保护层。
本发明提供的LED芯片，相比现有技术相比，达到了如下效果：
(1)本发明中的芯片N、P电极之间设有直至PSS衬底的凹槽，通过凹槽的设计，在N、P电极之间形成了一些电流隔断层，阻挡了电流在N、P电极之间聚集，能够起到电流阻挡的作用，同时使电流横向扩展到其他区域，减少了电流积聚，能够使电流扩散更均匀，提高了LED芯片的热稳定性能的同时也能延长器件的使用寿命。
(2)由于深槽直达PSS衬底，降低了光从光密介质往光疏介质的折射率，由GaN变成了Al2O3，折射率由2.3降低到1.77，增加了深槽边缘的出光角度，使深槽边缘传导过来的光和下面反射上来的光更容易取出，增加了芯片的光效，同电流情况下，提高了LED芯片的热稳定性能的同时也能延长器件的使用寿命。
(3)由于表面没有GaN(外延层)，背面DBR反射上来的光只经过蓝宝石衬底，大大降低了表面的全反射，增加了出光效率。在切割道部分也设有直至PSS衬底的深槽，增加了边缘的出光，由于表面没有GaN了，切割道下面DBR反射上来的光也只经过蓝宝石衬底，降低了表面的全反射，增加了出光效率。
(4)本发明中凹槽的横截面的尺寸设置的尽量小，避免了发光区损失，结构设计合理，使得电流扩散均匀，整体热稳定性好。
(5)本发明中P电极以及N电极的结构均采用反射电极结构，与现有的Cr/Pt/Au电极相比较，由于反射电极结构的镍很薄，发光层发出的光发射到电极下面时，被下面的镍吸收掉的很少，因此，光损失也少，使用本发明的结构后，光被反射出去的概率更高。
(6)本发明中透明导电层采用氧化铟锡薄膜，提高了导电性能。
(7)本发明中设置了衬底、缓冲层以及保护层，整体结构完整；保护层延长了芯片的使用寿命。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为现有技术的LED芯片剖面图；
图2为本发明实施例一、二或三所述的LED芯片剖面图；
图3为本发明实施例一、二或三所述的LED芯片俯视图；
图4为本发明实施例一、二或三所述的LED芯片的制作方法流程图；
图5为图4中LED芯片的制作方法流程图的细节图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
实施例一
如图2和图3所示，本实施例提供了一种LED芯片，包括：轴向依次设置的PSS衬底1、缓冲层2、N型半导体层3、发光层4、P型半导体层5、透明导电层6和保护层7。
本发明中的PSS衬底1为图形化蓝宝石衬底。透明导电层6为氧化铟锡薄膜。保护层7为二氧化硅材质的保护层，当然这里不对保护层的材质不做具体限定。
在透明导电层6上设有P电极81，该P电极81轴向延长至贯穿保护层7，在N型半导体层3上设有N电极82，P电极81和N电极82均为反射电极结构，这里的反射电极结构为镍/铝结构或镍/银结构，其连接线为金属线，其焊线为金，本实施例中的反射电极为镍/铝结构。
在P电极81和N电极82之间设有轴向直至PSS衬底1的凹槽92，该凹槽92的横截面为圆形、椭圆形或正多边形，这里的凹槽立体结构为圆柱体或棱柱体结构，这里不对凹槽92的形状做具体限定，可以依具体情况而定，本实施例中凹槽92的横截面为圆形，直径为5微米，凹槽92的轴向深度为5微米(即纵向深度)。
本发明提供的芯片中还设有切割道，该切割道内设有切割道深槽91，91切割道深槽位于所述N电极82、P电极81的横向延长线上，轴向延伸至PSS衬底1，从图2中可以看出，本实施例中的切割道深槽91从N电极82所在的N型半导体层3一直延伸到PSS衬底1。切割道深槽91的横截面为圆形、椭圆形或正多边形，这里的切割道深槽91立体结构为圆柱体或棱柱体结构，这里不对切割道深槽91的形状做具体限定，可以依具体情况而定，本实施例中切割道深槽91的横截面积为圆形，立体结构为圆柱体，圆形的直径5微米，切割道深槽91的轴线深度为5微米，即圆柱体的高度为5微米。
这里切割道深槽91和凹槽92是采用电感耦合等离子体刻蚀的切割道深槽91和凹槽92，其中，刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为25min；
透明导电层6，是通过蒸发台或者溅射镀膜法镀在P型半导体层5上，然后经过匀胶、软烤、曝光、显影以及坚膜后，用ITO蚀刻液腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干后得到的透明导电层6；
P电极81以及N电极82，是分别通过蒸发台或者溅射镀膜法分别设置在透明导电层6以及N型半导体层3上，然后通过金属剥离的方法去除不需要部分的金属，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干后得到的P电极81以及N电极82；
保护层7，是通过等离子体增强化学气相沉积法沉积出的保护层7。
从图2和图3中可以看出设置了切割道后，将芯片分为了a和b两部分。
本实施例还提供了一种LED芯片的制作方法，如图4和图5所示，图4为本发明一实施例的LED芯片的制作方法的流程示意图，包括以下步骤：
步骤201制备芯片基体：沿轴线方向，依次将缓冲层设置在PPS衬底上、将N型半导体层设置在所述缓冲层上、将发光层设置在所述N型半导体层上、将P型半导体层设置在所述发光层上。
本实施例中的透明导电层为氧化铟锡薄膜，保护层为二氧化硅保护层。
步骤202刻蚀切割道深槽和凹槽：采用电感耦合等离子体刻蚀切割道深槽和凹槽，所述刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为25min。切割道深槽和凹槽的位置是由光罩设计时确定，光罩画好后，切割道深槽和凹槽的位置就已经确定了。
凹槽轴向直至所述PSS衬底的凹槽，该凹槽的横截面为圆形、椭圆形或正多边形；凹槽在横截面方向上最大宽度为5-20微米，该凹槽的轴向深度为5-10微米。本实施例中凹槽的立体结构为圆柱体或棱柱体结构，这里不对凹槽92的形状做具体限定，可以依具体情况而定，本实施例中凹槽92的横截面为圆形，直径为5微米，凹槽92的轴向深度为5微米。
切割道深槽91在横截面方向上的最大宽度为5-15微米，切割道深槽91的轴线深度为5-10微米。切割道深槽立体结构为圆柱体或棱柱体结构，这里不对切割道深槽91的形状做具体限定，可以依具体情况而定，本实施例中切割道深槽91的横截面积为圆形，立体结构为圆柱体，圆形的直径5微米，切割道深槽91的轴线深度为5微米，即圆柱体的高度为5微米。
步骤203电感耦合等离子体刻蚀：清洗后，依次经过匀胶、软烤、曝光、显影、坚膜后采用电感耦合等离子体刻蚀形成芯片，在本步骤203电感耦合等离子体刻蚀中刻蚀过程的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为5，取出放入去胶液中浸泡15min，将所述芯片体表面的光刻胶洗净，冲水甩干。
步骤204制作透明导电层：将透明导电层通过蒸发台或者溅射镀膜法镀在所述P型半导体层上，然后经过匀胶、软烤、曝光、显影以及坚膜后，用ITO蚀刻液腐蚀出图形，然后放入去胶液中浸泡15min，将芯片表面的光刻胶洗净，冲水甩干。
步骤205制作P电极以及N电极：将步骤204制作透明导电层的芯片经过匀胶、软烤、曝光、硬烤以及显影制作出图形，将P电极以及N电极分别通过溅射镀膜法分别设置在所述透明导电层以及所述N型半导体层上，通过金属剥离的方法去除不需要金属的部分的金属，放入去胶液中浸泡15min，将芯片表面的光刻胶洗净，冲水甩干。
P电极和N电极安装好后，步骤202刻蚀切割道深槽和凹槽中的凹槽恰好设置在所述P电极和N电极之间，切割道深槽恰好位于所述N电极、P电极的横向延长线上，轴向延伸至所述PSS衬底。
P电极和N电极均为反射电极结构，反射电极结构为镍/铝结构或镍/银结构，其连接线为金属线，其焊线为金，本实施例中的反射电极结构为镍/铝结构。
步骤206制作保护层：将所述芯片的外部通过等离子体增强化学气相沉积法沉积出保护层，通过匀胶、软烤、曝光、显影以及坚膜后用BOE腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面上的光刻胶洗净，冲水甩干，得到芯片产品。
实施例二
如图2和图3所示，本实施例提供了一种LED芯片，包括：轴向依次设置的PSS衬底1、缓冲层2、N型半导体层3、发光层4、P型半导体层5、透明导电层6和保护层7。
本发明中的PSS衬底1为图形化蓝宝石衬底。透明导电层6为氧化铟锡薄膜。保护层7为二氧化硅材质的保护层，当然这里不对保护层的材质不做具体限定。
在透明导电层6上设有P电极81，该P电极81轴向延长至穿过保护层7，在N型半导体层3上设有N电极82，P电极81和N电极82均为反射电极结构，这里的反射电极结构为镍/铝结构或镍/银结构，其连接线为金属线，其焊线为金，本实施例中的反射电极为镍/银结构。
在P电极81和N电极82之间设有轴向直至PSS衬底1的凹槽92，该凹槽92的横截面为圆形、椭圆形或正多边形，这里的凹槽立体结构为圆柱体或棱柱体结构，这里不对凹槽92的形状做具体限定，可以依具体情况而定。本实施例中凹槽92的横截面为椭圆形，其长轴为20微米，凹槽92的轴向深度为10微米。
本发明提供的芯片中还设有切割道10，该切割道内设有切割道深槽91，91切割道深槽位于所述N电极82、P电极81的横向延长线上，轴向延伸至PSS衬底1。切割道深槽91在横截面方向上的最大宽度为5-15微米，切割道深槽91的轴线深度为5-10微米。从图2中可以看出，本实施例中的切割道深槽91从N电极82所在的N型半导体层3一直延伸到PSS衬底1。切割道深槽91的横截面为圆形、椭圆形或正多边形，这里的切割道深槽91立体结构为柱体或棱柱体结构，这里不对切割道深槽91的形状做具体限定，可以依具体情况而定，本实施例中切割道深槽91的横截面积为椭圆形，立体结构为柱体，椭圆形的长轴为15微米，切割道深槽91的轴线深度为10微米，即圆柱体的高度为10微米。
这里切割道深槽91和凹槽92是采用电感耦合等离子体刻蚀的切割道深槽91和凹槽92，其中，刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为45min；
透明导电层6，是通过蒸发台或者溅射镀膜法镀在P型半导体层5上，然后经过匀胶、软烤、曝光、显影以及坚膜后，用ITO蚀刻液腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干后得到的透明导电层6；
P电极81以及N电极82，是分别通过蒸发台或者溅射镀膜法分别设置在透明导电层6以及N型半导体层3上，然后通过金属剥离的方法去除不需要部分的金属，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干后得到的P电极81以及N电极82；
保护层7，是通过等离子体增强化学气相沉积法沉积出的保护层7。
从图2和图3中可以看出设置了切割道后，将芯片分为了a和b两部分。
本实施例还提供了一种LED芯片的制作方法，如图4和图5所示，图4为本发明的LED芯片的制作方法的流程示意图，包括以下步骤：
步骤201制备芯片基体：沿轴线方向，依次将缓冲层设置在PPS衬底上、将N型半导体层设置在所述缓冲层上、将发光层设置在所述N型半导体层上、将P型半导体层设置在所述发光层上。
本发明中的PSS衬底为图形化蓝宝石衬底，透明导电层为氧化铟锡薄膜，保护层为二氧化硅保护层。
步骤202刻蚀切割道深槽和凹槽：采用电感耦合等离子体刻蚀切割道深槽和凹槽，所述刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为45min。切割道深槽和凹槽的位置是由光罩设计时确定，光罩画好后，切割道深槽和凹槽的位置就已经确定了。
凹槽轴向直至所述PSS衬底的凹槽，该凹槽的横截面为圆形、椭圆形或正多边形；凹槽在横截面方向上最大宽度为5-20微米，该凹槽的轴向深度为5-10微米。本实施例中凹槽的立体结构为圆柱体或棱柱体结构，这里不对凹槽92的形状做具体限定，可以依具体情况而定，本实施例中凹槽92的横截面为椭圆形，长轴为20微米，凹槽92的轴向深度为10微米。
切割道深槽91在横截面方向上的最大宽度为5-15微米，切割道深槽91的轴线深度为5-10微米。切割道深槽立体结构为圆柱体或棱柱体结构，这里不对切割道深槽91的形状做具体限定，可以依具体情况而定，本实施例中切割道深槽91的横截面积为椭圆形，立体结构为柱体，椭圆形的长轴为15微米，切割道深槽91的轴线深度为10微米，即圆柱体的高度为10微米。
步骤203电感耦合等离子体刻蚀：清洗后，依次经过匀胶、软烤、曝光、显影、坚膜后采用电感耦合等离子体刻蚀形成芯片，在本步骤203电感耦合等离子体刻蚀中刻蚀过程的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为10min，取出放入去胶液中浸泡15min，将所述芯片体表面的光刻胶洗净，冲水甩干。
步骤204制作透明导电层：将透明导电层通过蒸发台或者溅射镀膜法镀在所述P型半导体层上，然后经过匀胶、软烤、曝光、显影以及坚膜后，用ITO蚀刻液腐蚀出图形，然后放入去胶液中浸泡15min，将芯片表面的光刻胶洗净，冲水甩干。
步骤205制作P电极以及N电极：将步骤204制作透明导电层的芯片经过匀胶、软烤、曝光、硬烤以及显影制作出图形，将P电极以及N电极分别通过蒸发台法分别设置在所述透明导电层以及所述N型半导体层上，通过金属剥离的方法去除不需要金属的部分的金属，放入去胶液中浸泡15min，将芯片表面的光刻胶洗净，冲水甩干。
P电极和N电极安装好后，步骤202刻蚀切割道深槽和凹槽中的凹槽恰好设置在所述P电极和N电极之间，切割道深槽恰好位于所述N电极、P电极的横向延长线上，轴向延伸至所述PSS衬底。
P电极和N电极均为反射电极结构，反射电极结构为镍/铝结构或镍/银结构，其连接线为金属线，其焊线为金，本实施例中的反射电极结构为镍/银结构。
步骤206制作保护层：将所述芯片的外部通过等离子体增强化学气相沉积法沉积出保护层，通过匀胶、软烤、曝光、显影以及坚膜后用BOE腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面上的光刻胶洗净，冲水甩干，得到芯片产品。
实施例三
如图2和图3所示，本实施例提供了一种LED芯片，包括：轴向依次设置的PSS衬底1、缓冲层2、N型半导体层3、发光层4、P型半导体层5、透明导电层6和保护层7。
本发明中的PSS衬底1为图形化蓝宝石衬底。透明导电层6为氧化铟锡薄膜。保护层7为二氧化硅材质的保护层，当然这里不对保护层的材质不做具体限定。
在透明导电层6上设有P电极81，该P电极81轴向延长至贯穿保护层7，在N型半导体层3上设有N电极82，P电极81和N电极82均为反射电极结构，这里的反射电极结构为镍/铝结构或镍/银结构，其连接线为金属线，其焊线为金，本实施例中的反射电极为镍/铝结构。
在P电极81和N电极82之间设有轴向直至PSS衬底1的凹槽92，该凹槽92的横截面为圆形、椭圆形或正多边形，这里的凹槽立体结构为圆柱体或棱柱体结构，这里不对凹槽92的形状做具体限定，可以依具体情况而定。凹槽92在横截面方向上最大宽度为5-20微米，凹槽92的轴向深度为5-10微米，本实施例中凹槽92的横截面为正方形，对角线长度为10微米，凹槽92的轴向深度为8微米(即纵向深度)。
本发明提供的芯片中还设有切割道10，该切割道内设有切割道深槽91，91切割道深槽位于所述N电极82、P电极81的横向延长线上，轴向延伸至PSS衬底1。切割道深槽91的横截面为圆形、椭圆形或正多边形，这里的切割道深槽91立体结构为圆柱体或棱柱体结构，这里不对切割道深槽91的形状做具体限定，可以依具体情况而定，本实施例中切割道深槽91的横截面积为正方形，立体结构为柱体，正方形的对角线为10微米，即切割道深槽91在横截面方向上的最大宽度为10微米。切割道深槽91的轴线深度为8微米。
这里切割道深槽91和凹槽92是采用电感耦合等离子体刻蚀的切割道深槽91和凹槽92，其中，刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为35min；
透明导电层6，是通过蒸发台或者溅射镀膜法镀在P型半导体层5上，然后经过匀胶、软烤、曝光、显影以及坚膜后，用ITO蚀刻液腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干后得到的透明导电层6；
P电极81以及N电极82，是分别通过蒸发台或者溅射镀膜法分别设置在透明导电层6以及N型半导体层3上，然后通过金属剥离的方法去除不需要部分的金属，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干后得到的P电极81以及N电极82；
保护层7，是通过等离子体增强化学气相沉积法沉积出的保护层7。
从图2和图3中可以看出设置了切割道后，将芯片分为了a和b两部分。
本实施例还提供了一种LED芯片的制作方法，如图4和图5所示，图4为本实施例的LED芯片的制作方法的流程示意图，包括以下步骤：
步骤201制备芯片基体：沿轴线方向，依次将缓冲层设置在PPS衬底上、将N型半导体层设置在所述缓冲层上、将发光层设置在所述N型半导体层上、将P型半导体层设置在所述发光层上。
本发明中的PSS衬底为图形化蓝宝石衬底，透明导电层为氧化铟锡薄膜，保护层为二氧化硅保护层。
步骤202刻蚀切割道深槽和凹槽：采用电感耦合等离子体刻蚀切割道深槽和凹槽，所述刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为35min。切割道深槽和凹槽的位置是由光罩设计时确定，光罩画好后，切割道深槽和凹槽的位置就已经确定了。
凹槽轴向直至所述PSS衬底的凹槽，该凹槽的横截面为圆形、椭圆形或正多边形；凹槽在横截面方向上最大宽度为5-20微米，该凹槽的轴向深度为5-10微米。本实施例中凹槽的立体结构为圆柱体或棱柱体结构，这里不对凹槽92的形状做具体限定，可以依具体情况而定，本实施例中凹槽92的横截面为正方形，对角线长度为10微米，凹槽92的轴向深度为8微米(即纵向深度)。
切割道深槽91在横截面方向上的最大宽度为5-15微米，切割道深槽91的轴线深度为5-10微米。切割道深槽立体结构为圆柱体或棱柱体结构，这里不对切割道深槽91的形状做具体限定，可以依具体情况而定，本实施例中切割道深槽91的横截面积为正方形，立体结构为柱体，正方形的对角线为10微米，即切割道深槽91在横截面方向上的最大宽度为10微米。切割道深槽91的轴线深度为8微米。
步骤203电感耦合等离子体刻蚀：清洗后，依次经过匀胶、软烤、曝光、显影、坚膜后采用电感耦合等离子体刻蚀形成芯片，在本步骤203电感耦合等离子体刻蚀中刻蚀过程的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为8min，取出放入去胶液中浸泡15min，将所述芯片体表面的光刻胶洗净，冲水甩干。
步骤204制作透明导电层：将透明导电层通过蒸发台或者溅射镀膜法镀在所述P型半导体层上，然后经过匀胶、软烤、曝光、显影以及坚膜后，用ITO蚀刻液腐蚀出图形，然后放入去胶液中浸泡15min，将芯片表面的光刻胶洗净，冲水甩干。
步骤205制作P电极以及N电极：将步骤204制作透明导电层的芯片经过匀胶、软烤、曝光、硬烤以及显影制作出图形，将P电极以及N电极分别通过蒸发台或者溅射镀膜法分别设置在所述透明导电层以及所述N型半导体层上，通过金属剥离的方法去除不需要金属的部分的金属，放入去胶液中浸泡15min，将芯片表面的光刻胶洗净，冲水甩干。
P电极和N电极安装好后，步骤202刻蚀切割道深槽和凹槽中的凹槽恰好设置在所述P电极和N电极之间，切割道深槽恰好位于所述N电极、P电极的横向延长线上，轴向延伸至所述PSS衬底。
P电极和N电极均为反射电极结构，反射电极结构为镍/铝结构或镍/银结构，其连接线为金属线，其焊线为金，本实施例中的反射电极结构为镍/银结构。
步骤206制作保护层：将所述芯片的外部通过等离子体增强化学气相沉积法沉积出保护层，通过匀胶、软烤、曝光、显影以及坚膜后用BOE腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面上的光刻胶洗净，冲水甩干，得到芯片产品。
本申请制作的LED芯片，相比现有技术相比，达到如下效果：
(1)本发明中的芯片N、P电极之间设有直至PSS衬底的凹槽，通过凹槽的设计，在N、P电极之间形成了一些电流隔断层，阻挡了电流在N、P电极之间聚集，能够起到电流阻挡的作用，同时使电流横向扩展到其他区域，减少了电流积聚，能够使电流扩散更均匀，提高了LED芯片的热稳定性能的同时也能延长器件的使用寿命。
(2)由于深槽直达PSS衬底，降低了光从光密介质往光疏介质的折射率，由GaN变成了Al2O3，折射率由2.3降低到1.77，增加了深槽边缘的出光角度，使深槽边缘传导过来的光和下面反射上来的光更容易取出，增加了芯片的光效，同电流情况下，提高了LED芯片的热稳定性能的同时也能延长器件的使用寿命。
(3)由于表面没有GaN(外延层)，背面DBR反射上来的光只经过蓝宝石衬底，大大降低了表面的全反射，增加了出光效率。在切割道部分也设有直至PSS衬底的深槽，增加了边缘的出光，由于表面没有GaN了，切割道下面DBR反射上来的光也只经过蓝宝石衬底，降低了表面的全反射，增加了出光效率。
(2)本发明中凹槽的横截面的尺寸设置的尽量小，避免了发光区损失，结构设计合理，使得电流扩散均匀，整体热稳定性好。
(3)本发明中P电极以及N电极的结构均采用反射电极结构，与现有的Cr/Pt/Au电极相比较，由于反射电极结构的镍很薄，发光层发出的光发射到电极下面时，被下面的镍吸收掉的很少，因此，光损失也少，使用本发明的结构后，光被反射出去的概率更高。
(4)本发明中透明导电层采用氧化铟锡薄膜，提高了导电性能。
(5)本发明中设置了衬底、缓冲层以及保护层，整体结构完整；保护层延长了芯片的使用寿命。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者系统中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (5)
1.一种LED芯片的制作方法，其特征在于，包括步骤：
沿轴线方向，依次将缓冲层设置在PPS衬底上、将N型半导体层设置在所述缓冲层上、将发光层设置在所述N型半导体层上、将P型半导体层设置在所述发光层上；
采用电感耦合等离子体刻蚀切割道深槽和凹槽，所述刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为25-45min；
清洗后，依次经过匀胶、软烤、曝光、显影、坚膜后采用电感耦合等离子体刻蚀形成芯片，所述刻蚀过程的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为5-10min，取出放入去胶液中浸泡15min，将所述芯片体表面的光刻胶洗净，冲水甩干；
将透明导电层通过蒸发台或者溅射镀膜法镀在所述P型半导体层上，然后经过匀胶、软烤、曝光、显影以及坚膜后，用ITO蚀刻液腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干；
将所述芯片经过匀胶、软烤、曝光、硬烤以及显影制作出图形，将P电极以及N电极分别通过蒸发台或者溅射镀膜法分别设置在所述透明导电层以及所述N型半导体层上，通过金属剥离的方法去除不需要金属的部分的金属，放入去胶液中浸泡15min，将所述芯片表面的光刻胶洗净，冲水甩干；
将所述芯片的外部通过等离子体增强化学气相沉积法沉积出保护层，通过匀胶、软烤、曝光、显影以及坚膜后用BOE腐蚀出图形，放入去胶液中浸泡15min，将所述芯片表面上的光刻胶洗净，冲水甩干，得到芯片产品；
其中，所述凹槽为设置在所述P电极和N电极之间，轴向直至所述PSS衬底的凹槽，该凹槽的横截面为圆形、椭圆形或正多边形；
所述切割道深槽为位于所述N电极、P电极的横向延长线上，轴向延伸至所述PSS衬底。
2.如权利要求1所述的LED芯片的制作方法，其特征在于，所述凹槽在横截面方向上最大宽度为5-20微米，该凹槽的轴向深度为5-10微米。
3.如权利要求1所述的LED芯片的制作方法，其特征在于，所述切割道深槽在横截面方向上的最大宽度为5-15微米，所述切割道深槽的轴线深度为5-10微米。
4.如权利要求1所述的LED芯片的制作方法，其特征在于，所述P电极和N电极均为反射电极结构，所述反射电极结构为镍/铝结构或镍/银结构，其连接线为金属线，其焊线为金。
5.如权利要求1所述的LED芯片的制作方法，其特征在于，所述透明导电层为氧化铟锡薄膜，所述保护层为二氧化硅保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410657876.3A CN104393135B (zh) | 2014-11-18 | 2014-11-18 | 一种led芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410657876.3A CN104393135B (zh) | 2014-11-18 | 2014-11-18 | 一种led芯片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104393135A CN104393135A (zh) | 2015-03-04 |
| CN104393135B true CN104393135B (zh) | 2017-02-22 |
Family
ID=52611007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410657876.3A Active CN104393135B (zh) | 2014-11-18 | 2014-11-18 | 一种led芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104393135B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185876B (zh) * | 2015-05-27 | 2017-12-01 | 合肥彩虹蓝光科技有限公司 | 一种反射电极制程工艺 |
| CN105047781A (zh) * | 2015-06-18 | 2015-11-11 | 合肥彩虹蓝光科技有限公司 | 低电压led芯片及其制造方法 |
| CN105226154B (zh) * | 2015-10-27 | 2019-03-05 | 天津三安光电有限公司 | 一种led芯片结构与制造方法 |
| CN107068826A (zh) * | 2017-01-18 | 2017-08-18 | 中国科学院半导体研究所 | 高光出射效率的led芯片及其制备方法 |
| CN106876535B (zh) * | 2017-02-16 | 2019-01-22 | 安徽芯瑞达科技股份有限公司 | 一种图像模板优化提速方法 |
| CN111223967A (zh) * | 2018-11-26 | 2020-06-02 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基红光LED管芯侧壁粗化的制作方法 |
| WO2021022461A1 (zh) * | 2019-08-05 | 2021-02-11 | 厦门三安光电有限公司 | 一种倒装发光二极管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080058133A (ko) * | 2006-12-21 | 2008-06-25 | 전북대학교산학협력단 | 발광 소자 및 이의 제조 방법 |
| CN101488547A (zh) * | 2008-12-30 | 2009-07-22 | 上海蓝光科技有限公司 | 一种发光二极管芯片结构及其制造方法 |
| CN102130238A (zh) * | 2010-12-29 | 2011-07-20 | 映瑞光电科技(上海)有限公司 | 蓝宝石衬底led芯片的切割方法 |
| CN102593284A (zh) * | 2012-03-05 | 2012-07-18 | 映瑞光电科技(上海)有限公司 | 隔离深沟槽及其高压led芯片的制造方法 |
| CN103500783A (zh) * | 2013-10-22 | 2014-01-08 | 厦门市三安光电科技有限公司 | 一种发光二极管芯片制作方法 |
-
2014
- 2014-11-18 CN CN201410657876.3A patent/CN104393135B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080058133A (ko) * | 2006-12-21 | 2008-06-25 | 전북대학교산학협력단 | 발광 소자 및 이의 제조 방법 |
| CN101488547A (zh) * | 2008-12-30 | 2009-07-22 | 上海蓝光科技有限公司 | 一种发光二极管芯片结构及其制造方法 |
| CN102130238A (zh) * | 2010-12-29 | 2011-07-20 | 映瑞光电科技(上海)有限公司 | 蓝宝石衬底led芯片的切割方法 |
| CN102593284A (zh) * | 2012-03-05 | 2012-07-18 | 映瑞光电科技(上海)有限公司 | 隔离深沟槽及其高压led芯片的制造方法 |
| CN103500783A (zh) * | 2013-10-22 | 2014-01-08 | 厦门市三安光电科技有限公司 | 一种发光二极管芯片制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104393135A (zh) | 2015-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104393135B (zh) | 一种led芯片的制作方法 | |
| CN104471727B (zh) | 半导体发光器件 | |
| TWI544658B (zh) | 發光二極體結構 | |
| CN103682004B (zh) | 一种改善出光率的发光二极管倒装芯片及其制备方法 | |
| CN103904174B (zh) | 发光二极管芯片的制作方法 | |
| CN104091869B (zh) | 发光二极管芯片及其制作方法 | |
| CN108231966B (zh) | 一种具有反射镜的led芯片及其制作方法 | |
| CN106784192B (zh) | 一种发光二极管芯片及其制作方法 | |
| CN103515504A (zh) | 一种led芯片及其加工工艺 | |
| CN106169531A (zh) | 一种odr结构的倒装发光二极管及制备方法、倒装高压led | |
| CN101820039A (zh) | 发光二极管及其制造方法 | |
| CN108172673A (zh) | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 | |
| CN102263173A (zh) | 发光二极管及其制造方法 | |
| JP5743890B2 (ja) | 発光デバイスを製作する方法 | |
| CN101515622A (zh) | 表面粗化的发光二极管芯片及其制造方法 | |
| CN113555484B (zh) | 高光效倒装led芯片及其制备方法 | |
| CN104795481B (zh) | 发光二极管及其制作方法 | |
| CN104124311B (zh) | 一种制作发光二极管钝化保护层的方法 | |
| CN203607447U (zh) | Led芯片 | |
| CN103050600B (zh) | 一种发光二极管的芯片的制备方法 | |
| CN104576851A (zh) | 一种iii族半导体发光器件的制作方法 | |
| CN104064647A (zh) | 一种新型发光二极管芯片及其制作方法 | |
| CN104576868A (zh) | 一种iii族半导体发光器件的制作方法 | |
| TW201143078A (en) | Light emitting diode module with bridging electrode and manufacturing method thereof | |
| CN108321274B (zh) | Led芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |