JP2005191252A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005191252A JP2005191252A JP2003430384A JP2003430384A JP2005191252A JP 2005191252 A JP2005191252 A JP 2005191252A JP 2003430384 A JP2003430384 A JP 2003430384A JP 2003430384 A JP2003430384 A JP 2003430384A JP 2005191252 A JP2005191252 A JP 2005191252A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- groove
- semiconductor
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Weting (AREA)
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 本発明は、個々の半導体装置を分断させるのに要するメサエッチングの幅を従来よりも狭くさせることで、製造コストを低減させ、得られる半導体装置の品質を向上(均一化)させる製造方法およびそれによって得られる半導体装置を提供することを目的とする。
【解決手段】 半導体装置を有する半導体ウェーハ上の半導体装置を分離する領域に、レーザ照射にてケガキ処理を施して第1の溝を形成し、少なくとも第1の溝をエッチングしてさらに深い第2の溝を形成した後に、半導体ウェーハから半導体装置を切り出すことを特徴とする半導体装置の製造方法を提供することで上記課題を解決した。
【選択図】 図3
【解決手段】 半導体装置を有する半導体ウェーハ上の半導体装置を分離する領域に、レーザ照射にてケガキ処理を施して第1の溝を形成し、少なくとも第1の溝をエッチングしてさらに深い第2の溝を形成した後に、半導体ウェーハから半導体装置を切り出すことを特徴とする半導体装置の製造方法を提供することで上記課題を解決した。
【選択図】 図3
Description
本発明は、半導体装置の製造方法に関するものであり、詳しくは化合物半導体ウェーハのメサ加工技術に関するものであり、さらには該製造方法で得られる半導体装置に関するものでもある。
図1および図2は、従来の製造方法で得られる発光ダイオードを示したものであり、図1はその断面図、図2はその斜視図を示したものである。その中で、1はp型AlGaAsクラッド層を示したものであり、2はp型AlGaAs活性層を示したものであり、3はn型AlGaAsクラッド層を示したものであり、4はn側電極を示したものであり、5はp側電極を示したものである。
従来、半導体ウェーハからこのような半導体装置、発光ダイオードなどを製造する技術としては、例えばp型GaAs基板上に液相エピタキシャル成長法を用いて135μm程度のp型AlGaAsクラッド層6と、1.4μm程度のp型AlGaAs活性層7と、31μm程度のn型AlGaAsクラッド層8を順次成長させ、ウェーハ表面に、蒸着またはスパッタリング法、およびフォトリソグラフィ処理を施してn側電極9を形成させ、そしてGaAs基板を除去加工した後、p側電極10を蒸着またはスパッタリング法により形成させて行っている。
その後、オーミックを得るためにアロイ処理を行い、接合を分断させるために、フォトリソグラフィ処理により、ウェーハ表面に幅40μm程度のメサエッチング用のレジストパターンを形成し、メサエッチングにて接合を分断させる。さらに、プローバを用いてその電気的特性を検査した後、ダイシングにて、個々の半導体装置に分断させることで、図1および2に示すような発光ダイオードを製造している。
また、この場合のチップサイズ(n側電極パターンピッチ)は通常350μm×350μm程度となる。
また、この場合のチップサイズ(n側電極パターンピッチ)は通常350μm×350μm程度となる。
しかし、この方法は、接合の分断をメサエッチングのみで行っているため、メサエッチングにかかる時間を長く設定する必要がある。
その上、チップ天面の大きさが小さくなれば、発光ダイオードチップをLEDランプ等へアッセンブリする際に、ダイボンド装置でのチップ形状認識が難しくなってしまうという問題も考えられる。
その上、チップ天面の大きさが小さくなれば、発光ダイオードチップをLEDランプ等へアッセンブリする際に、ダイボンド装置でのチップ形状認識が難しくなってしまうという問題も考えられる。
それゆえ、従来の製造方法では、エッチングにはおよそ30分必要であるとされている。そのため、現在のメサエッチング用フォトレジストのエッチャントに対する耐性では十分とは言えない。
さらには、メサエッチングで形成される溝の形状が不均一になってしまうことがあり、その結果、最終的なチップの形状が不均一にしてしまうという問題をはらんでいた。
つまり、この製造方法で得られた発光ダイオードは、天面から底面にかけて端部から幅で最大約55μm、深さで最大約65μm削られることとなる。
つまり、チップ天面の一辺の長さは、220μm程度となってしまう。
そして、ダイジングした後のチップの天面の一辺の長さは、チップの底面の一辺の長さよりも約33%も小さくなる。
さらには、メサエッチングで形成される溝の形状が不均一になってしまうことがあり、その結果、最終的なチップの形状が不均一にしてしまうという問題をはらんでいた。
つまり、この製造方法で得られた発光ダイオードは、天面から底面にかけて端部から幅で最大約55μm、深さで最大約65μm削られることとなる。
つまり、チップ天面の一辺の長さは、220μm程度となってしまう。
そして、ダイジングした後のチップの天面の一辺の長さは、チップの底面の一辺の長さよりも約33%も小さくなる。
さらに、メサエッチング用のレジストパターンを、20μmの幅で形成し、同様にしてメサエッチングを施した場合、得られるチップは、天面から底面にかけて端部から幅で最大約45μm、深さで最大約55μm削られることとなり、その結果チップ天面の一辺の長さは210μm程度になってしまう。
その結果、ダイジングした後のチップの天面の一辺の長さは、チップの底面の一辺の長さよりも約27%も小さくなる。
さらには、メサエッチングのみで接合の分断を行うと、チップ天面の大きさが小さくなってしまい、チップ上に形成される電極が、チップ天面からはみ出してしまうことも懸念される。
そして、このような製造方法で得られる発光ダイオードは、特許文献1(特開平5-41540)でも記載されている。
また、特許文献2(特開平10-321944)の中でも、半導体ウェーハのメサエッチ形状部の高さ及び幅が不均一になる要因の1つとして、メサエッチングがあると記載している。
さらには、メサエッチングのみで接合の分断を行うと、チップ天面の大きさが小さくなってしまい、チップ上に形成される電極が、チップ天面からはみ出してしまうことも懸念される。
そして、このような製造方法で得られる発光ダイオードは、特許文献1(特開平5-41540)でも記載されている。
また、特許文献2(特開平10-321944)の中でも、半導体ウェーハのメサエッチ形状部の高さ及び幅が不均一になる要因の1つとして、メサエッチングがあると記載している。
さらに、メサエッチのみで接合を分断させる従来の方法では、所望のエッチング深さを例えば50μm以上とした場合、理論上、個々のチップを分断させるには、幅で約100μm(片側=40μm×2+ダイシング20μm)必要であると推定される。
このことは、発光ダイオードチップの製造における、コスト面で大きな問題となる。
このことは、発光ダイオードチップの製造における、コスト面で大きな問題となる。
また、メサエッチング法以外で接合を分断させる方法として、ハーフダイシング法やフルダイシング法なども広く用いられている。
しかし、フルダイシング法では、ウェーハ状態でのプロービング検査が容易ではないという問題がある。
さらに、ハーフダイシング法では、接合を高速回転するダイシングブレードにて切削加工させるため、半導体結晶層へ機械的なダメージを与えてしまうことがある。そのため、ダイシング後にエッチング処理してダメージを除去しなければならず、工程が長くなり、かつ処理工数も増えてしまうという問題をはらんでいる。
特開平5-41540号公報
特開平10-321944号公報
しかし、フルダイシング法では、ウェーハ状態でのプロービング検査が容易ではないという問題がある。
さらに、ハーフダイシング法では、接合を高速回転するダイシングブレードにて切削加工させるため、半導体結晶層へ機械的なダメージを与えてしまうことがある。そのため、ダイシング後にエッチング処理してダメージを除去しなければならず、工程が長くなり、かつ処理工数も増えてしまうという問題をはらんでいる。
そこで本発明は、半導体ウェーハから、効率よく、かつ低コストで得ることができる半導体装置の製造方法、および該製造方法で得られる高品質で均一な半導体装置を提供することを課題とする。
かくして、本発明によれば、半導体装置を有する半導体ウェーハ上の半導体装置を分離する領域に、レーザ照射にてケガキ処理を施して第1の溝を形成し、少なくとも第1の溝をエッチングしてさらに深い第2の溝を形成した後に、半導体ウェーハから半導体装置を切り出すことを特徴とする半導体装置の製造方法が提供される。
また、本発明によれば、上記の製造方法で得られる半導体装置が提供される。
また、本発明によれば、上記の製造方法で得られる半導体装置が提供される。
本発明の半導体装置の製造方法は、半導体ウェーハの半導体装置を分離させる領域にあらかじめレーザ照射にてケガキ処理を施して第1の溝を形成することで、第1の溝がその後のエッチングでの引き金となり、深さ方向へのエッチングの進度が高まり、その結果、深い第2の溝を、従来よりも短時間で、細く深く均一に形成することができるという効果を奏する。
さらに、上記製造方法で得られる半導体装置は、従来よりも天面と底面との大きさの違いが少なく、かつ均一であるという効果を奏する。
さらに、上記製造方法で得られる半導体装置は、従来よりも天面と底面との大きさの違いが少なく、かつ均一であるという効果を奏する。
本発明の半導体装置には、赤色発光ダイオードなどの発光ダイオード、半導体レーザチップまたは化合物半導体太陽電池などが含まれる。
本発明の半導体ウェーハは、所望する半導体装置の種類に従って、公知の方法で製造することができる。
本発明の半導体ウェーハは、所望する半導体装置の種類に従って、公知の方法で製造することができる。
一例として、発光ダイオードの製造に用いる半導体ウェーハを用いて説明すると、まず、GaAsなどの半導体基板上に、液相エピタキシャル成長法を用いてp型のAlGaAsクラッド層と、p型AlGaAs活性層と、n型AlGaAsクラッド層とを順次形成する。
そして、フォトリソグラフィ処理にてn型AlGaAsクラッド層上に電極を形成するためのレジストマスクを形成する。そして、蒸着法またはスパッタリング法を用いてn型AlGaAsクラッド層上にn側電極を形成する。
次に、GaAs基板を除去加工し、p型のAlGaAsクラッド層上に上記と同様にしてp側電極を形成する。
その後、オーミックを得るためにアロイ処理を行うことで半導体ウェーハを製造することができる。
そして、フォトリソグラフィ処理にてn型AlGaAsクラッド層上に電極を形成するためのレジストマスクを形成する。そして、蒸着法またはスパッタリング法を用いてn型AlGaAsクラッド層上にn側電極を形成する。
次に、GaAs基板を除去加工し、p型のAlGaAsクラッド層上に上記と同様にしてp側電極を形成する。
その後、オーミックを得るためにアロイ処理を行うことで半導体ウェーハを製造することができる。
その際、電極は公知の方法を用いて形成することができるが、中でも好ましくは電極パターンを形成する層の上に、フォトリソグラフィ処理を用いてレジストマスクを形成した後、ケミカルエッチング法などを用いて電極を形成することが好ましい。
その場合、電極パターンを形成する層の最上面は、(100)の面方位を有することが好ましい。
そのため、例えば上記のような構成の半導体ウェーハを用いた場合、GaAs半導体基板に面方位(100)を有するものを用い、上記のようにエピタキシャル法にて各層を順次積層させることで、電極パターンを形成する層の最上面、つまりn型AlGaAsグラッド層またはp型のAlGaAsクラッド層の電極を形成する面の面方位を(100)にすることができる。
さらには、それらの上に形成する電極パターンは、蒸着法やスパッタリング法を用いて、面方位(100)を有する最上面の面方位<110>に対し、45°の面角度で交わるように形成することが好ましく、換言すれば、面方位(100)を有する最上面に対して垂直になるように電極を形成することが好ましい。
その場合、電極パターンを形成する層の最上面は、(100)の面方位を有することが好ましい。
そのため、例えば上記のような構成の半導体ウェーハを用いた場合、GaAs半導体基板に面方位(100)を有するものを用い、上記のようにエピタキシャル法にて各層を順次積層させることで、電極パターンを形成する層の最上面、つまりn型AlGaAsグラッド層またはp型のAlGaAsクラッド層の電極を形成する面の面方位を(100)にすることができる。
さらには、それらの上に形成する電極パターンは、蒸着法やスパッタリング法を用いて、面方位(100)を有する最上面の面方位<110>に対し、45°の面角度で交わるように形成することが好ましく、換言すれば、面方位(100)を有する最上面に対して垂直になるように電極を形成することが好ましい。
そして、本発明の半導体装置の製造方法では、まず、半導体ウェーハ上の半導体装置を分離する領域に開口部を有するマスクを形成する。
マスクは、公知の方法を用いて形成することができるが、中でもフォトレジストを用いて形成することが好ましい。
また、マスク間の幅は、通常、約20μm〜40μmであることが好ましく、さらには20μm〜30μmであることが好ましい。
マスクは、公知の方法を用いて形成することができるが、中でもフォトレジストを用いて形成することが好ましい。
また、マスク間の幅は、通常、約20μm〜40μmであることが好ましく、さらには20μm〜30μmであることが好ましい。
そして、上記の半導体ウェーハ上のマスクが形成されていない部分、つまり開口部にケガキ処理を施す。
ケガキ処理は、レーザ照射を用いて行うことが好ましく、具体的にはレーザダイシング法やレーザスクライブ法などを用いて行うことができる。
このように、レーザ照射にてケガキ処理を行うことで、より正確に、より深く細い溝を形成することができる。
さらにレーザ照射に用いるレーザの種類としては、遠赤外のCO2レーザやYAGレーザ・エキシマレーザなど公知のものが含まれるものである。
ケガキ処理は、レーザ照射を用いて行うことが好ましく、具体的にはレーザダイシング法やレーザスクライブ法などを用いて行うことができる。
このように、レーザ照射にてケガキ処理を行うことで、より正確に、より深く細い溝を形成することができる。
さらにレーザ照射に用いるレーザの種類としては、遠赤外のCO2レーザやYAGレーザ・エキシマレーザなど公知のものが含まれるものである。
さらに、半導体装置を分離する領域の最上面は、(100)の面方位を有することが好ましい。
具体的には、例えばGaAs半導体基板に面方位(100)を有するものを用い、上記のようにエピタキシャル法にて各層を順次積層させることで、半導体装置を分離する領域の最上面を、面方位(100)とすることができる。
さらには、レーザ照射を、面方位(100)を有する面の面方位<110>に対し、45°の面角度で交わるように、換言すれば面方位(100)の面に対して垂直に交わるようにレーザ光を照射することが好ましい。
そうすることで、第1の溝をより深く、細く形成することができる。
また、ケガキ処理で形成される第1の溝の深さ/幅の比は、1よりも大きいことが好ましく、さらには2以上であることが好ましい。
また、第1の溝の深さは、用いる半導体ウェーハの厚みや材質などに従って適宜選択すればよく、通常1μm〜10μm、好ましくは5μm〜10μmである。
具体的には、例えばGaAs半導体基板に面方位(100)を有するものを用い、上記のようにエピタキシャル法にて各層を順次積層させることで、半導体装置を分離する領域の最上面を、面方位(100)とすることができる。
さらには、レーザ照射を、面方位(100)を有する面の面方位<110>に対し、45°の面角度で交わるように、換言すれば面方位(100)の面に対して垂直に交わるようにレーザ光を照射することが好ましい。
そうすることで、第1の溝をより深く、細く形成することができる。
また、ケガキ処理で形成される第1の溝の深さ/幅の比は、1よりも大きいことが好ましく、さらには2以上であることが好ましい。
また、第1の溝の深さは、用いる半導体ウェーハの厚みや材質などに従って適宜選択すればよく、通常1μm〜10μm、好ましくは5μm〜10μmである。
そして、少なくとも第1の溝をエッチングしてさらに深い第2の溝を形成する。
エッチングの方法としては、ドライエッチング法やウエットエッチング法などが含まれるが、好ましくはウエットエッチング法である。
また、エッチングのエッチャントは、半導体ウェーハの材質や厚みなどに従って、適宜選択すればよく、中でも特に上記のような半導体ウェーハを用いた場合、H2SO4:H2O2:H2O=3:1:1(モル比)の組成のエッチャントを用いることが好ましい。
エッチングの方法としては、ドライエッチング法やウエットエッチング法などが含まれるが、好ましくはウエットエッチング法である。
また、エッチングのエッチャントは、半導体ウェーハの材質や厚みなどに従って、適宜選択すればよく、中でも特に上記のような半導体ウェーハを用いた場合、H2SO4:H2O2:H2O=3:1:1(モル比)の組成のエッチャントを用いることが好ましい。
さらにエッチング後の第2の溝の深さ/幅の比は、1よりも大きいことが好ましく、さらには2以上であることが好ましく、その比は前記の第1の溝の深さ/幅の比よりも小さいことが好ましい。
また、第2の溝の深さは、第1の溝の深さや半導体ウェーハの厚みなどに従って適宜選択すればよく、さらには、第2の溝の最深部は半導体ウェーハ内のpn接合の位置よりも深いことが好ましい。
また、第2の溝の深さは、第1の溝の深さや半導体ウェーハの厚みなどに従って適宜選択すればよく、さらには、第2の溝の最深部は半導体ウェーハ内のpn接合の位置よりも深いことが好ましい。
また、半導体装置として発光ダイオードなどのpn接合を有するものを用いた場合、第2の溝の最深部をpn接合の位置よりも深くなるように形成することで、半導体装置内のpn接合を分断させ、そして半導体ウェーハ内の個々の半導体装置の電気特性を測定することもできる。
そして、ダイシングにより、半導体ウェーハから個々の半導体装置を切り出す。
ダイシングには、ダイサーやスクライバーなどを用いることができる。
ダイシングには、ダイサーやスクライバーなどを用いることができる。
図3は、本発明の半導体装置の製造方法のフロー図を示したものであり、詳しくは、I
は基板上にクラッド層、活性層、クラッド層を順次エピタキシャル成長させる工程を示し、IIは電極を形成する工程を示し、IIIはレジストマスクを形成する工程を示し、IVはケガキ処理する工程を示し、Vはメサエッチング処理する工程を示したものである。その中で、1はp型AlGaAsクラッド層を示したものであり、2はp型AlGaAs活性層を示したものであり、3はn型AlGaAsクラッド層を示したものであり、4はn側電極を示したものであり、5はp側電極を示したものであり、17はGaAs半導体基板を示したものである。
は基板上にクラッド層、活性層、クラッド層を順次エピタキシャル成長させる工程を示し、IIは電極を形成する工程を示し、IIIはレジストマスクを形成する工程を示し、IVはケガキ処理する工程を示し、Vはメサエッチング処理する工程を示したものである。その中で、1はp型AlGaAsクラッド層を示したものであり、2はp型AlGaAs活性層を示したものであり、3はn型AlGaAsクラッド層を示したものであり、4はn側電極を示したものであり、5はp側電極を示したものであり、17はGaAs半導体基板を示したものである。
(半導体ウェーハの製造)
図3に示すように、p型(100)GaAs基板17上に液相エピタキシャル成長法により、135μmのp型AlGaAsクラッド層1と、1.4μmのp型AlGaAs活性層2と、31μmのn型AlGaAsクラッド層3を順次成長させる(I)。
そして、フォトリソグラフィ法によりn型AlGaAsクラッド層上に電極を形成するためのレジストマスクを形成する。
そして、蒸着法又はスパッタリング法を用いて、p型(100)GaAs基板の面方位<110>に対し45°の面角度で交わるようn型AlGaAsクラッド層上にn側電極を形成する。
次に、GaAs基板を除去加工し、その上に、上記と同様にしてp側電極を形成する(II)
。
図3に示すように、p型(100)GaAs基板17上に液相エピタキシャル成長法により、135μmのp型AlGaAsクラッド層1と、1.4μmのp型AlGaAs活性層2と、31μmのn型AlGaAsクラッド層3を順次成長させる(I)。
そして、フォトリソグラフィ法によりn型AlGaAsクラッド層上に電極を形成するためのレジストマスクを形成する。
そして、蒸着法又はスパッタリング法を用いて、p型(100)GaAs基板の面方位<110>に対し45°の面角度で交わるようn型AlGaAsクラッド層上にn側電極を形成する。
次に、GaAs基板を除去加工し、その上に、上記と同様にしてp側電極を形成する(II)
。
(半導体ウェーハからの半導体装置の切り出し)
接合分断のために、半導体装置を分離する領域に開口部を有するメサエッチング用のレジストマスクをフォトリソグラフィによりウェーハ表面に形成する(III)。
その際、メサエッチング用レジストマスクの溝の幅が20μmとなるように形成し、この溝に沿ってアライメント処理を行う。
そして、レーザダイシング装置にて、遠赤外のCO2レーザを用いてレジストマスクの開口部にケガキ処理を施して第1の溝を形成する(IV)。
その際の第1の溝の幅は5μmであり、深さは10μmである。
そして、H2SO4:H2O2:H2O=3:1:1の組成のエッチャントを用い、エッチャントの液温を50℃として、10分間ケミカルエッチング処理を施して第1の溝より深い第2の溝を形成し、半導体ウェーハ内のpn接合を分断させる(V)。
その際の第2の溝の幅は80μmであり、深さは55μmである。
その後、プローバを用いて電気的特性を検査した後、ダイシングにより、半導体ウェーハから個々の半導体装置を切り出す。
接合分断のために、半導体装置を分離する領域に開口部を有するメサエッチング用のレジストマスクをフォトリソグラフィによりウェーハ表面に形成する(III)。
その際、メサエッチング用レジストマスクの溝の幅が20μmとなるように形成し、この溝に沿ってアライメント処理を行う。
そして、レーザダイシング装置にて、遠赤外のCO2レーザを用いてレジストマスクの開口部にケガキ処理を施して第1の溝を形成する(IV)。
その際の第1の溝の幅は5μmであり、深さは10μmである。
そして、H2SO4:H2O2:H2O=3:1:1の組成のエッチャントを用い、エッチャントの液温を50℃として、10分間ケミカルエッチング処理を施して第1の溝より深い第2の溝を形成し、半導体ウェーハ内のpn接合を分断させる(V)。
その際の第2の溝の幅は80μmであり、深さは55μmである。
その後、プローバを用いて電気的特性を検査した後、ダイシングにより、半導体ウェーハから個々の半導体装置を切り出す。
図4および5は本発明の製造方法によって製造された半導体装置を示したものであり、図4はその断面図を示したものであり、図5はその斜視図を示したものである。その中の符号は上記で示したのと同じものを意味する。
その結果、形成された半導体装置の大きさ(n側電極パターンピッチ)は、320μm×320μmであり、天面から底面にかけて端部から幅で最大約30μm、深さで最大約55μm削られている。
つまり、チップ天面の一辺の長さはおよそ240μmとなっており、そのため個々の半導体装置を切り出すのに要する幅は80μmと算出できる。
また、切り出された半導体装置の天面の一辺の長さ(240μm)/底面の一辺の長さ(300μm)は、約80%と算出できる。
そして、得られた半導体装置の電気的特性について調べた結果を表1に示す。
その結果、形成された半導体装置の大きさ(n側電極パターンピッチ)は、320μm×320μmであり、天面から底面にかけて端部から幅で最大約30μm、深さで最大約55μm削られている。
つまり、チップ天面の一辺の長さはおよそ240μmとなっており、そのため個々の半導体装置を切り出すのに要する幅は80μmと算出できる。
また、切り出された半導体装置の天面の一辺の長さ(240μm)/底面の一辺の長さ(300μm)は、約80%と算出できる。
そして、得られた半導体装置の電気的特性について調べた結果を表1に示す。
次に、同様にして半導体装置のn側電極パターンピッチの大きさを300μm×300μmとなるようにした以外は、実施例1と同様にして半導体装置を製造する。
その際、天面のサイズは220μm×220μmである。
つまり、切り出した半導体装置のチップ天面の一辺の長さ(220μm)/底辺の一辺の長さ(280μm)は、約79%と算出できる。
そして、得られた半導体装置の電気的特性について調べた結果を表1に示す。
その際、天面のサイズは220μm×220μmである。
つまり、切り出した半導体装置のチップ天面の一辺の長さ(220μm)/底辺の一辺の長さ(280μm)は、約79%と算出できる。
そして、得られた半導体装置の電気的特性について調べた結果を表1に示す。
その結果、本発明で製造された発光ダイオードのメサ形状異常が原因で起こる外観不良の発生は、実施例1および2ともほぼ皆無となった。また、電気的特性の不良も従来の製造方法で得たものと比べて大幅に減少し、光度のバラツキも小さくなる。
このことは、本発明の製造方法が、エッチング時間を短縮でき、かつウェーハ面内でのエッチングのバラツキを減少させることができたことを示している。
このことは、本発明の製造方法が、エッチング時間を短縮でき、かつウェーハ面内でのエッチングのバラツキを減少させることができたことを示している。
本発明の製造方法を、0.30mm×0.30mmの大きさの半導体装置を用いて比較すると、従来技術のφ“2ウェーハ当たりのチップ数は、0.32mm×0.32mmにしたものと比べて、1.06倍も多く得ることができ、かつ、電気的特性不良も減少し、かつ、チップ形状(メサ形状)不良も大幅に減少させることができる。
このことは、チップ単価としておよそ20%コストダウンできることを示している。
このことは、チップ単価としておよそ20%コストダウンできることを示している。
I:基板上にクラッド層、活性層、クラッド層を順次エピタキシャル成長させ
る工程
II:電極を形成する工程
III:レジストマスクを形成する工程
IV:ケガキ処理する工程
V:メサエッチング処理する工程
1、6:p型AlGaAsクラッド層
2、7:p型AlGaAs活性層
3、8:n型AlGaAsクラッド層
4、9:n側電極
5、10:p側電極
11、14:半導体装置天面
12,15:半導体装置底面
13,16:メサエッチング部
17:p型GaAs基板
18:マスク
19:レーザ照射によるケガキ処理で形成される第1の溝
20:エッチング後に形成される第2の溝
る工程
II:電極を形成する工程
III:レジストマスクを形成する工程
IV:ケガキ処理する工程
V:メサエッチング処理する工程
1、6:p型AlGaAsクラッド層
2、7:p型AlGaAs活性層
3、8:n型AlGaAsクラッド層
4、9:n側電極
5、10:p側電極
11、14:半導体装置天面
12,15:半導体装置底面
13,16:メサエッチング部
17:p型GaAs基板
18:マスク
19:レーザ照射によるケガキ処理で形成される第1の溝
20:エッチング後に形成される第2の溝
Claims (11)
- 半導体装置を有する半導体ウェーハ上の半導体装置を分離する領域に、レーザ照射にてケガキ処理を施して第1の溝を形成し、少なくとも第1の溝をエッチングしてさらに深い第2の溝を形成した後に、半導体ウェーハから半導体装置を切り出すことを特徴とする半導体装置の製造方法。
- 第1の溝が、1より大きな深さ/幅の比を有する請求項1に記載の半導体装置の製造方法。
- 第2の溝の深さ/幅の比が、第1の溝の深さ/幅の比よりも小さい請求項1または2のいずれか1つに記載の半導体装置の製造方法。
- 半導体ウェーハの半導体装置を分離する領域の最上面が、(100)の面方位を有する請求項1に記載の半導体装置の製造方法。
- レーザ照射が、面方位(100)の面の面方向<110>に対し、45°の面角度で交わるようにレーザ光を照射することで行う請求項4に記載の半導体装置の製造方法。
- 少なくとも第1の溝をエッチングする前に、半導体ウェーハの半導体装置を分離する領域に開口部を有するレジストマスクをフォトリソグラフィ法により形成する請求項1〜5のいずれか1つに記載の半導体装置の製造方法。
- エッチングが、H2SO4:H2O2:H2O=3:1:1の組成のエッチャントを用いて行う請求項1〜6いずれか1つに記載の半導体装置の製造方法。
- 半導体装置が、発光ダイオードである請求項1〜7のいずれか1つに記載の半導体装置の製造方法。
- 半導体装置がpn接合を有し、第2の溝の最深部がpn接合面よりも深い請求項8に記載の半導体装置の製造方法。
- 請求項1〜9のいずれか1つに記載の半導体装置の製造方法で得られる半導体装置。
- 半導体装置の天面の一辺の長さ/底面の対応辺の長さの比が、3/4以上である請求項10に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003430384A JP2005191252A (ja) | 2003-12-25 | 2003-12-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003430384A JP2005191252A (ja) | 2003-12-25 | 2003-12-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005191252A true JP2005191252A (ja) | 2005-07-14 |
Family
ID=34788780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003430384A Pending JP2005191252A (ja) | 2003-12-25 | 2003-12-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005191252A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8404566B2 (en) | 2006-09-25 | 2013-03-26 | Lg Innotek Co., Ltd. | Light emitting diode and method for manufacturing the same |
CN103681981A (zh) * | 2012-09-25 | 2014-03-26 | 上海蓝光科技有限公司 | 一种功率型发光二极管的制作方法 |
-
2003
- 2003-12-25 JP JP2003430384A patent/JP2005191252A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8404566B2 (en) | 2006-09-25 | 2013-03-26 | Lg Innotek Co., Ltd. | Light emitting diode and method for manufacturing the same |
KR101262386B1 (ko) * | 2006-09-25 | 2013-05-08 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자의 제조 방법 |
US8502256B2 (en) | 2006-09-25 | 2013-08-06 | Lg Innotek Co., Ltd. | Light emitting diode and method for manufacture of the same |
US8698183B2 (en) | 2006-09-25 | 2014-04-15 | Lg Innotek Co., Ltd. | Light emitting diode and method for manufacturing the same |
US8912565B2 (en) | 2006-09-25 | 2014-12-16 | Lg Innotek, Co., Ltd. | Light emitting diode and method for manufacturing the same |
US9105761B2 (en) | 2006-09-25 | 2015-08-11 | Lg Innotek Co., Ltd. | Light emitting diode and method for manufacturing the same |
CN103681981A (zh) * | 2012-09-25 | 2014-03-26 | 上海蓝光科技有限公司 | 一种功率型发光二极管的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904585B2 (ja) | 半導体素子の製造方法 | |
JP6260601B2 (ja) | 半導体素子の製造方法 | |
JP5130435B2 (ja) | Iii族窒化物半導体基板のパターン形成方法及びiii族窒化物半導体発光素子の製造方法 | |
JP2007087973A (ja) | 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子 | |
JP2006086516A (ja) | 半導体発光素子の製造方法 | |
CN102388436B (zh) | 发光二极管的制造设备与方法 | |
WO2010050451A1 (ja) | 半導体発光素子の製造方法 | |
JP2009164233A (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
JP4937599B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP6023270B2 (ja) | 発光素子の製造方法および発光素子 | |
JP2008066475A (ja) | 化合物半導体素子及びその製造方法 | |
JPH10189480A (ja) | 3−5族化合物半導体素子の製造方法 | |
JP2004363213A (ja) | 半導体装置の製造方法 | |
JP2005191252A (ja) | 半導体装置およびその製造方法 | |
JP2009033205A (ja) | 窒化物半導体発光素子の製造方法 | |
JP2009032795A (ja) | 窒化物半導体発光素子の製造方法 | |
KR20070122120A (ko) | 수직형 발광 다이오드의 제조방법 | |
JP2015144180A (ja) | Led素子製造用ウェハとその作製方法、およびled素子 | |
JP4656888B2 (ja) | 基板の分割方法 | |
JP5918367B2 (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
JP2009059773A (ja) | 半導体レーザ装置の製造方法 | |
JP2015144177A (ja) | Led素子製造用ウェハとその作製方法、およびled素子 | |
JP4964026B2 (ja) | 窒化物系半導体レーザ素子の作製方法 | |
JP2005223100A (ja) | 発光ダイオードの製造方法、発光ダイオード | |
JP2007318168A (ja) | 半導体装置 |