JP2005223100A - 発光ダイオードの製造方法、発光ダイオード - Google Patents

発光ダイオードの製造方法、発光ダイオード Download PDF

Info

Publication number
JP2005223100A
JP2005223100A JP2004028608A JP2004028608A JP2005223100A JP 2005223100 A JP2005223100 A JP 2005223100A JP 2004028608 A JP2004028608 A JP 2004028608A JP 2004028608 A JP2004028608 A JP 2004028608A JP 2005223100 A JP2005223100 A JP 2005223100A
Authority
JP
Japan
Prior art keywords
layer
current diffusion
diffusion layer
grooves
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004028608A
Other languages
English (en)
Other versions
JP4332440B2 (ja
Inventor
Hiroshi Umeda
浩 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004028608A priority Critical patent/JP4332440B2/ja
Publication of JP2005223100A publication Critical patent/JP2005223100A/ja
Application granted granted Critical
Publication of JP4332440B2 publication Critical patent/JP4332440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】表面に凹凸を有する発光ダイオードを簡易に、かつ、安定して製造する方法を提供すること。
【解決手段】本発明の発光ダイオードの製造方法は、(1)基板1上に発光層5、電流拡散層7、及びキャップ層9をこの順に積層し、(2)ストライプ状の複数のV溝13をキャップ層9上に形成し、(3)キャップ層9のV溝13の溝底15を起点に電流拡散層7を化学的エッチングすることにより、ストライプ状の複数のV溝17を電流拡散層7上に形成する工程を備える。
本発明によれば、まず電流拡散層7の上層であるキャップ層9にストライプ状の複数のV溝13を形成し、キャップ層9のV溝13の溝底15を起点に電流拡散層7を化学的エッチングしているため、電流拡散層7の化学的エッチングの起点を非常に細長くすることができる。起点が非常に細長いため、電流拡散層7に良好なストライプ状の複数のV溝17を形成することができる。
【選択図】図1

Description

本発明は、発光ダイオードの製造方法、及び発光ダイオードに関する。
発光ダイオードの光量を増加させるには、発光ダイオードの光取り出し面からの光取り出し効率を向上させることが重要である。
光取り出し効率を向上させる方法としては、光取り出し面に凹凸を形成することにより、発光ダイオードから外部への光を取り出す際の光取り出し面での臨界角を緩和させ、光取り出し面での反射を減少させる方法がある。凹凸を形成する方法としては、レーザ等のエネルギービームを照射することによる方法(例えば、特許文献1を参照。)や、ブロックコポリマーによる微細パターン形成とRIEによるエッチングによる方法(例えば、特許文献2を参照。)がある。
2003−218394号公報 2003−218383号公報
しかし、レーザ等のエネルギービームを照射することによる方法では、エネルギービームにより発光ダイオードがダメージが懸念される。
また、ブロックコポリマーによる微細パターン形成とRIEによるエッチングによる方法では、製造プロセスの複雑化及び安定性が懸念される
本発明は、係る事情に鑑みてなされたものであり、表面に凹凸を有する発光ダイオードを簡易に、かつ、安定して製造する方法を提供するものである。
本発明の発光ダイオードの製造方法は、(1)基板上に発光層、電流拡散層、及びキャップ層をこの順に積層し、(2)ストライプ状の複数のV溝をキャップ層に形成し、(3)キャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングすることにより、ストライプ状の複数のV溝を電流拡散層に形成する工程を備える。
本発明によれば、まず電流拡散層の上層であるキャップ層にストライプ状の複数のV溝を形成し、キャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングしているため、電流拡散層の化学的エッチングの起点を非常に細長くすることができる。起点が非常に細長いため、電流拡散層に良好なストライプ状の複数のV溝を形成することができる。
本発明の発光ダイオードの製造方法は、(1)基板上に発光層、電流拡散層、及びキャップ層をこの順に積層し、(2)ストライプ状の複数のV溝をキャップ層に形成し、(3)キャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングすることにより、ストライプ状の複数のV溝を電流拡散層に形成する工程を備える。
まず、上記工程(1)、すなわち、基板上に発光層、電流拡散層、及びキャップ層をこの順に形成する工程について説明する。
基板は、GaAsなどの化合物半導体基板、又はSiなどの元素半導体基板などからなる。基板の導電型は、N型であっても、P型であってもよい。発光層、電流拡散層、及びキャップ層は、基板の(100)面上に形成されることが好ましい。この場合、後工程で電流拡散層、及びキャップ層にV溝を形成するのが容易になるからである。
基板上に形成される発光層は、例えば、第1クラッド層、活性層、及び第2クラッド層をこの順で形成することにより、形成することができる。発光層は、ダブルヘテロ接合構造とするのが好ましいが、シングルヘテロ接合構造、又はホモ接合構造であってもよい。
発光層、電流拡散層、又はキャップ層を形成する各層は、GaAs若しくはGaPなどの二元化合物半導体、GaAlAs若しくはAlInPなどの三元化合物半導体、又はAlGaInPなどの四元化合物半導体などの化合物半導体などからなる。発光層を形成する各層は、MOCVD、MBE法などによってエピタキシャル成長させることが好ましい。「電流拡散層」には、発光層の保護を主な目的として形成される保護層、又は発光層からの光の光取り出し面での反射を低減させることを主な目的として形成される反射防止層など、電流拡散以外の機能を有する層も含まれる。キャップ層は、電流拡散層とは異なる材料又は組成で形成することが好ましい。
ここで、電流拡散層の厚さは、3μm以上が好ましい。3μmより小さいと電流拡がりが悪くなり、外部光取出し効率が低下する。また、キャップ層の厚さは、1〜5μmが好ましい。この範囲外な場合、次工程でのエッチング制御が難しくなる懸念がある。
また、基板、発光層、電流拡散層、及びキャップ層の隣接する2層間に、バッファ層、絶縁層、保護層、又は電流阻止層などの他の層を形成してもよい。
また、「基板上に」という語句には、基板に接して、保護膜や絶縁膜などを介して半導体基板に接して、又は半導体基板と非接触で上方に、などの概念が含まれる。その他の「膜上に」、「層上に」などという語句についても同様である。
また、工程(1)の後に、得られた基板上に電極を形成する工程を備えることが好ましい。電極は、P型又はN型電極である。電極は、コンタクト層を介して形成されてもよい。P型電極は、AuZnなどを蒸着し、アロイ化させる工程を備える方法により形成することができる。N型電極は、AuGeなどを蒸着し、アロイ化させる工程を備える方法により形成することができる。
次に、上記工程(2)、すなわち、ストライプ状の複数のV溝をキャップ層に形成する工程について説明する。
ストライプ状の複数のV溝とは、例えば、実質的に一方向に延びる複数のV型の細長い溝部をいう。ストライプ状の複数のV溝は、基板の<011>方向に実質的に平行に形成することが好ましい。この場合、斜面がキャップ層の(111)面となるV溝の形成が容易だからである。また、ストライプ状の複数のV溝は、実質的に等間隔であることが好ましい。ストライプ状の複数のV溝の幅は、1μm以上が好ましい。1μmより小さいとパターニング精度が低下し、バラツキが大きくなる。ストライプ状の複数のV溝が形成されるピッチは、3〜15μmが好ましい。これはキャップ層厚さに従った幾何学的結果である。
各V溝のサイズは、異なっていてもよい。また、先端部が尖っている場合のみならず、丸みを帯びている場合なども「V溝」に含まれる。V溝の溝底は、電流拡散層に到達していても、到達していなくてもよい。到達していない場合は、後工程で、V溝のエッチングを進め、電流拡散層をキャップ層側に露出させた後、電流拡散層のエッチングを開始する。V型の尖った先端部が、ちょうど電流拡散層に到達している状態が好適である。
ストライプ状の複数のV溝は、例えば、キャップ層にストライプ状の開口を有する樹脂層をフォトリソグラフィ及びエッチング技術などにより形成し、ストライプ状の開口を通ってキャップ層を化学エッチングする工程を備える方法により、形成することができる。基板の<011>方向に実質的に平行にストライプ状の複数のV溝をキャップ層に形成するために、ストライプ状の開口は、基板の<011>方向に実質的に平行に形成することが好ましい。ストライプ状の開口は、実質的に等間隔に形成することが好ましい。また、ストライプ状の開口の幅及びピッチは、キャップ層厚さをL(μm)とした場合、1.3〜1.5×L(μm)程度が好ましい。この場合、最大限のストライプ形状本数を形成させる事が可能である。
キャップ層の化学エッチングは、例えば、水酸化アンモニウムと、過酸化水素と、水との混合液を用いて行う。キャップ層の化学エッチングは、電流拡散層に対するキャップ層のエッチング選択比が大きくなるエッチング液を用いて行うことが好ましい。キャップ層にストライプ状の複数のV溝を形成する工程で、電流拡散層が大きくエッチングされると、電流拡散層に良好なV溝が形成されにくくなるからである。
次に、上記工程(3)、すなわち、キャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングすることにより、ストライプ状の複数のV溝を電流拡散層に形成する工程について説明する。
上述の通り、キャップ層のV溝の溝底は、電流拡散層に到達していても、到達していなくてもよい。キャップ層のV溝の溝底が電流拡散層に到達している場合、すなわち、電流拡散層がキャップ層側に露出している場合、露出している個所から電流拡散層の化学的エッチングが開始される。
キャップ層のV溝の溝底が電流拡散層に到達していない場合、最初は、電流拡散層がキャップ層側に露出していない。そのため、まず、キャップ層のV溝のエッチングを進め、電流拡散層をキャップ層側に露出させた後、電流拡散層のエッチングを開始する。この場合、電流拡散層とキャップ層の両方に反応するエッチング液を用いて、化学的エッチングを行うと、まず、キャップ層のV溝のエッチングを進め、そのまま、電流拡散層をキャップ層側に露出させた後、電流拡散層のエッチングを開始することができる。
また、化学的エッチングは、電流拡散層とキャップ層の両方に反応するエッチング液を用いて、好ましくは、電流拡散層とキャップ層とに対するエッチング速度が実質的に等しいエッチング液を用いて行うことが好ましい。この場合、電流拡散層にV溝を形成すると同時に、キャップ層を除去することができるからである。この化学的エッチングは、リン酸と過酸化水素との混合液などを用いて行うことができる。
電流拡散層は、キャップ層のV溝の溝底を起点に化学的エッチングされる。そのため、電流拡散層の化学的エッチングの起点を非常に細長くすることができる。起点が非常に細長いため、電流拡散層に良好なストライプ状の複数のV溝を形成することができる。電流拡散層のV溝は、例えば、結晶構造の順メサ部を利用したものとなる。
また、キャップ層のストライプ状の複数のV溝が基板の<011>方向に実質的に平行に形成されている場合、電流拡散層のストライプ状の複数のV溝も、基板の<011>方向に実質的に平行に形成される。この場合、電流拡散層のV溝は、電流拡散層の(111)面に従った傾斜を有する斜面を備える。また、この場合、電流拡散層のストライプ状の複数のV溝は、光取り出し面の法線に対して50〜65度となる面を含む斜面を備える。また、「V溝」には、電流拡散層のV溝の溝底が尖っている場合のみならず、丸みを帯びている場合なども含まれる。また、「V溝」には、V溝の縁が丸みを帯びている場合も含まれる。本発明の製造方法では、電流拡散層の結晶面を利用するので、安定して、かつ、均一にV溝を形成することができる。また、本発明の製造方法では、化学エッチングを利用するので、大量生産に適している。
また、電流拡散層のストライプ状の複数のV溝は、実質的に等間隔であることが好ましい。ストライプ状の複数のV溝の幅及びピッチは、キャップ層厚さをL(μm)とした場合、1.3〜1.5×L(μm)程度が好ましい。この場合、最大限のストライプ形状本数を形成させる事が可能である。
ここまでの工程により、電流拡散層の光取り出し面上にストライプ状の複数のV溝が形成されている発光ダイオードを製造することができる。この発光ダイオードでは、光取り出し面上にストライプ状の複数のV溝が形成されているので、発光ダイオードから外部への光を取り出す際の光取り出し面での臨界角が緩和され、光取り出し面での反射が減少する。
この発光ダイオードでは、反射防止膜による光取り出し効率を向上させているのではなく、V溝を付けることで結晶界面の臨界角を緩和させたものであるので、樹脂モールドされ、パッケージ品になった場合でも、反射率を低減させることができる。
また、工程(4)の後に、電流拡散層のV溝の斜面を酸溶液で処理することにより、斜面上に凹凸を形成する工程をさらに備えることが好ましい。
酸溶液での処理は、塩酸溶液などを用いて行うことができる。この処理により、電流拡散層のV溝の斜面に凹凸が形成される。この凹凸は、通常は、電流拡散層のストライプ状の複数のV溝が形成されるピッチよりも細かい。
ここまでの工程により、V溝の斜面上に凹凸が形成されている発光ダイオードを製造することができる。この発光ダイオードでは、V溝の斜面上に凹凸が形成されているので、光取り出し面での反射がさらに減少する。
また、基板の裏面を研削する工程をさらに備えてもよく、得られた基板の裏面に電極を形成する工程を備えてもよい。電極は、P型又はN型電極である。電極は、コンタクト層を介して形成されてもよい。
ここまでの説明は、主に、電流拡散層にストライプ状の複数のV溝を形成する場合についての説明である。しかし、電流拡散層にストライプ状の複数のV溝が形成されている場合のみならず、発光ダイオードの光取り出し面上にストライプ状の複数のV溝が形成されている場合には、一般に、発光ダイオードの光取り出し面からの光取り出し効率を向上させることができる。すなわち、電流拡散層上に、又は電流拡散層の代わりに保護膜、反射防止膜、又は絶縁膜などを形成し、その膜の光取り出し面上にストライプ状の複数のV溝を形成してもよい。
従って、本発明によると、少なくとも発光層を備える発光ダイオードにおいて、発光ダイオードの光取り出し面上にストライプ状の複数のV溝が形成されている発光ダイオードが提供される。また、このような発光ダイオードは、基本的に上述した方法により製造することができる。ここまでの説明は、原則として、このような発光ダイオード及びその製造方法についても当てはまる。
図1は、本発明の実施例1に係る発光ダイオードの製造工程を示す断面図である。
まず、N型GaAs基板(100)からなる基板1上に、次の各層を形成する。
バッファ層3:N型GaAs(キャリア濃度:5×1017cm-3,層厚:0.5μm )
発光層5:N型Al0.5In0.5Pクラッド層5a(キャリア濃度:5×1017cm-3,層厚:1.0μm)、アンドープ(Al0.3Ga0.70.5In0.5P活性層5b(層厚:0.6μm)、及びP型Al0.5In0.5Pクラッド層5c(キャリア濃度:3×1017cm-3,層厚:1.0μm)
電流拡散層7:P型GaP(キャリア濃度:50×1017cm-3,層厚:10.0μ m)
キャップ層9:P型GaAs(キャリア濃度:10×1017cm-3,層厚:3.0μ m)
次に、エピウエハ表面にP型オーミック材料AuZn,及びボンディングパッド材料AuによりP型電極11を形成する。電極11を形成工程は、従来どおり材料蒸着、フォトリソグラフィ、電極材料エッチング及びアロイ化を施した。電極配列は、280μm×280μmである。
次に、このP型電極11が形成されたエピウエハ表面に、基板の<011>方向に平行な幅3μm、ピッチ6μmのストライプパターンからなるレジスト12をフォトリソグラフィにより形成し、図1(a)に示す構造を得る。
次に、NH4OH:H22:H2O=1:1:10の30℃混合液にてエピウエハ表面のキャップ層9を化学エッチングする。これにより、キャップ層9にV溝13が形成され、図1(b)に示す構造を得る。
次に、H3PO4:H22=3:1の60℃混合液を用いて、エピウエハ表面を化学エッチングする。この時、電流拡散層7及びキャップ層9がエッチングされる。電流拡散層7のエッチングは、図1(c)に示すように、先に形成されたキャップ層9のV溝13の先端部15を起点にして始まり、エッチングは、順メサ形状を示しながら進行する。また、キャップ層9のサイドエッチングも同時に進み、電極11の付近以外のキャップ層9は最終的に除去される。この段階で、エピウエハ表面に電流拡散層7が露出している。また、エピウエハ表面には、基板の<011>方向に実質的に平行な方向にストライプ状の複数のV溝17が形成され、図1(d)に示す構造を得る。
本実施例の方法では、結晶構造を利用してストライプ状の複数のV溝17を形成しているため、ウエハ面内でストライプ状の複数のV溝17を均一に形成することができる。なお、ここでP型電極11はAu系を使用しており、上記2種のエッチング液に対して作用しないので、フォトリソグラフィにてP型電極11を保護する必要はない。Al電極を使用する場合は、フォトレジストなどにより、上記のエッチング液からAl電極を保護する必要がある。この場合、ストライプと電極パターンを組み合わせたフォトマスクを用いることにより、工程が煩雑になる事はない。
次に、ストライプ状の複数のV溝17が形成されているエピウエハ表面に対して、更に70℃HCl液にて処理すると、V溝17の斜面19に平均0.5μm程度の凸凹(図示せず)が形成される。この時、電極11がAu系材料で形成されている場合は、電極11は、70℃HCl液に浸食されることはない。
次に、ウエハを所望の厚みにラッピングし、N型GaAs側電極としてAuGeを蒸着,アロイ化させる。次に、このウエハをP型電極11の配列ピッチにあわせダイシングさせ、チップ作製を完了する。
以上の方法を用いて、発光ダイオードの製造を行った。今回作製した発光ダイオードのサイズは、280μm×280μm×240μmt,ボンディングパッドの径は、100μmφである。従来構造では50mcd/590nm程度であったが、今回作製した構造では、75mcd/590nmが得られた。また、これらのチップを用いてφ5ランプを作製し、光度比較した。その結果、従来の400mcdに対して、500mcdが得られた。
本実施例ではGaAs基板上のAlGaInP系LED構造であったが、GaP基板上のAlGaInP系LED構造及びメタルボンディング構造のAlGaInP系LEDであっても、光取り出し効率に対する効果が同様に得られる。また、AlGaInP系LED以外のLEDでも可能である。
図2は、実施例2に係る発光ダイオードの製造工程を示す断面図である。
実施例2と実施例1との違いは、実施例2では、キャップ層9が厚く形成される点である。
まず、実施例1と同様の材料を用いて、半導体層3、5、7、9を積層し、次いで、P型電極11を形成する。次に、このP型電極11が形成されたエピウエハ表面に、基板の<011>方向に平行な幅3μm、ピッチ6μmのストライプパターンからなるレジスト12をフォトリソグラフィにより形成し、図2(a)に示す構造を得る。
次に、NH4OH:H22:H2O=1:1:10の30℃混合液にてエピウエハ表面のキャップ層9を化学エッチングする。これにより、キャップ層9にV溝13が形成され、図2(b)に示す構造を得る。この時点では、キャップ層9のV溝13の先端部15は、電流拡散層7に到達していない。
次に、H3PO4:H22=3:1の60℃混合液を用いて、エピウエハ表面を化学エッチングする。この時、まず、キャップ層9のエッチングが、点線矢印で示す方向に進む。キャップ層9のエッチングが進み、電流拡散層7が露出されると、電流拡散層7のエッチングが始まる。
以後は、実施例1と同様である。
本発明の実施例1に係る発光ダイオードの製造工程を示す断面図である。 本発明の実施例2に係る発光ダイオードの製造工程を示す断面図である。
符号の説明
1 基板
3 バッファ層
5 発光層
7 電流拡散層
9 キャップ層
11 電極
12 レジスト
13 V溝
15 溝底
17 V溝
19 斜面

Claims (8)

  1. (1)基板上に発光層、電流拡散層、及びキャップ層をこの順に積層し、(2)ストライプ状の複数のV溝をキャップ層に形成し、(3)キャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングすることにより、ストライプ状の複数のV溝を電流拡散層に形成する工程を備える発光ダイオードの製造方法。
  2. 工程(2)は、基板の<011>方向に実質的に平行にストライプ状の複数のV溝をキャップ層に形成する工程である請求項1に記載の製造方法。
  3. 工程(3)の後に、電流拡散層のV溝の斜面を酸溶液で処理することにより、斜面上に凹凸を形成する工程をさらに備える請求項1に記載の製造方法。
  4. 基板上に発光層、電流拡散層をこの順で備え、電流拡散層の光取り出し面上にストライプ状の複数のV溝が形成されている発光ダイオード。
  5. V溝は、光取り出し面の法線に対して50〜65度となる面を含む斜面を備える請求項4に記載の発光ダイオード。
  6. V溝は、電流拡散層の(111)面に従った傾斜を有する斜面を備える請求項4に記載の発光ダイオード。
  7. V溝の斜面上に凹凸が形成されている請求項4に記載の発光ダイオード。
  8. 少なくとも発光層を備える発光ダイオードにおいて、発光ダイオードの光取り出し面上にストライプ状の複数のV溝が形成されている発光ダイオード。
JP2004028608A 2004-02-04 2004-02-04 発光ダイオードの製造方法、発光ダイオード Expired - Fee Related JP4332440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004028608A JP4332440B2 (ja) 2004-02-04 2004-02-04 発光ダイオードの製造方法、発光ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004028608A JP4332440B2 (ja) 2004-02-04 2004-02-04 発光ダイオードの製造方法、発光ダイオード

Publications (2)

Publication Number Publication Date
JP2005223100A true JP2005223100A (ja) 2005-08-18
JP4332440B2 JP4332440B2 (ja) 2009-09-16

Family

ID=34998502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028608A Expired - Fee Related JP4332440B2 (ja) 2004-02-04 2004-02-04 発光ダイオードの製造方法、発光ダイオード

Country Status (1)

Country Link
JP (1) JP4332440B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289801A (ja) * 2008-05-27 2009-12-10 Toshiba Discrete Technology Kk 発光装置及びその製造方法
WO2010095297A1 (ja) * 2009-02-18 2010-08-26 株式会社 東芝 半導体発光素子及びその製造方法
JP2013048298A (ja) * 2012-11-30 2013-03-07 Toshiba Discrete Technology Kk 発光装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289801A (ja) * 2008-05-27 2009-12-10 Toshiba Discrete Technology Kk 発光装置及びその製造方法
US8482024B2 (en) 2008-05-27 2013-07-09 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing same
US8963194B2 (en) 2008-05-27 2015-02-24 Kabushiki Kaisha Toshiba Light emitting device
WO2010095297A1 (ja) * 2009-02-18 2010-08-26 株式会社 東芝 半導体発光素子及びその製造方法
JP2010192645A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 半導体発光素子及びその製造方法
JP2013048298A (ja) * 2012-11-30 2013-03-07 Toshiba Discrete Technology Kk 発光装置

Also Published As

Publication number Publication date
JP4332440B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
JP3802424B2 (ja) 半導体発光素子及びその製造方法
US20240042166A1 (en) Semiconductor light-emitting device
EP2132790B1 (en) Led with porous diffusing reflector
JP3724620B2 (ja) 発光ダイオードの製造方法
JP4899348B2 (ja) 発光素子の製造方法
CN1729582A (zh) 包含半导体平台结构和导电结的电子器件和所述器件的制作方法
JP2007087973A (ja) 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子
JP4937599B2 (ja) 窒化物半導体発光素子及びその製造方法
KR101445451B1 (ko) 발광 다이오드 및 그의 제조 방법
JP5077224B2 (ja) Iii族窒化物半導体発光素子、およびその製造方法
JP3723347B2 (ja) 半導体発光素子の製法
JP6088132B2 (ja) 発光ダイオード及びその製造方法
JP2009158696A (ja) 半導体発光素子の製造方法および半導体発光素子
JP4332440B2 (ja) 発光ダイオードの製造方法、発光ダイオード
JP2009070991A (ja) 発光装置
JP2009033205A (ja) 窒化物半導体発光素子の製造方法
JPH07153993A (ja) 発光ダイオード
US20080310472A1 (en) Laser diode chip and its production method
US8912528B2 (en) Method for forming a cleaved facet of semiconductor device
JP2000077708A (ja) 発光素子アレイ
JP5644745B2 (ja) 半導体発光素子および発光装置
JP2008282979A (ja) 半導体発光素子とその製造方法
JPH06169104A (ja) 半導体発光装置及びその製造方法
JP2009054764A (ja) 発光装置
JP2007081115A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees