JP2007081115A - 半導体発光素子の製造方法 - Google Patents

Abstract

【課題】良好かつ安定したオーミック特性および接触抵抗を得ることができ、かつレジストマスク除去時における電極の酸化を防止した半導体発光素子の製造方法を提供する。
【解決手段】本実施形態に係る半導体発光素子の製造方法では、ｎ型半導体層３と、発光層４と、ｐ型半導体層５の積層構造からなるＩＩＩ−Ｖ族窒化物系半導体層１０を相対的に遅い第１速度でドライエッチングした後に、最終的に第１速度よりも速い第２速度でＩＩＩ−Ｖ族窒化物系半導体層１０をエッチングする。
【選択図】図５

Description

本発明は、半導体発光素子の製造方法に関し、特に、ＩＩＩ−Ｖ族窒化物系の半導体発光素子の製造方法に関する。

紫外もしくは青色の発光ダイオード（ＬＥＤ）、または紫外もしくは青色のレーザダイオードなどの半導体発光素子の材料として、Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ、０≦ｂ、ａ＋ｂ≦１）で表されるＩＩＩ−Ｖ族窒化物系半導体が知られている（特許文献１参照）。

半導体発光素子の製造において、ＭＯＣＶＤ法により、サファイア基板上に、ｎ型半導体層、活性層、ｐ型半導体層を順に形成して、ＩＩＩ−Ｖ族窒化物系半導体層を形成する。活性層のＩｎ組成を制御することにより、発光波長を紫外領域から可視光領域の間で調整できる。続いて、ｐ型半導体層上に所定パターンのｐ側電極を形成した後に、エッチングによりｎ型半導体層が露出するまで半導体層をエッチングする。その後、露出したｎ型半導体層上にｎ側電極が形成される。

ところで、ＩＩＩ−Ｖ族窒化物系半導体層は化学的に安定なことから、上記の半導体層のエッチングにおいてウェットエッチングを採用することは困難である。このため、ＩＩＩ−Ｖ族窒化物系半導体層のエッチングには、ＲＩＥ（Reactive Ion Etching）などのドライエッチングが採用される。

ドライエッチングされたｎ型半導体層の加工表面は、エッチングダメージによりｎ^＋化する。このため、ｎ^＋化したｎ型半導体層の加工表面上に形成されるｎ側電極としてＴｉを採用することにより、良好なオーミック特性および小さな接触抵抗が得られる。半導体発光素子においては、その後のプロセスの熱によりｎ型半導体層の加工表面のエッチングダメージが回復することは好ましくない。加工表面のダメージが回復すると、良好なオーミック特性が得られず、接触抵抗が増大するためである。
特開２００５−３９１９７号公報

熱による加工表面のダメージ回復を防止するためには、ＩＩＩ−Ｖ族窒化物系半導体層のエッチング速度を大きくすることが好ましい。エッチング速度の大きい、すなわち高エネルギーなエッチングにより、ｎ型半導体層のエッチングダメージが大きくなり、それだけ熱による回復がしづらくなるからである。

一方で、エッチング速度を大きくすると、レジストマスクが変質するという問題がある。変質したレジストマスクを剥離液で除去することは困難である。変質したレジストマスクの除去にアッシングを採用すると、レジストマスク下にあるｐ側電極が酸化するという問題がある。特に、発光ダイオードではｐ側電極として酸化されやすい銀が採用されるため、アッシングを用いることは好ましくない。銀は可視光領域での反射率に優れているが、酸化されると反射率が極端に低下するからである。

本発明は上記の事情に鑑みてなされたものであり、その目的は、良好かつ安定したオーミック特性および接触抵抗を得ることができ、かつレジストマスク除去時における電極の酸化を防止した半導体発光素子の製造方法を提供することにある。

上記の目的を達成するため、本発明の半導体発光素子の製造方法は、透明基板上に、第１導電型層と、発光層と、第２導電型層とを順次積層させて、ＩＩＩ−Ｖ族窒化物系の半導体層を形成する工程と、前記第２導電型層上に第２電極を形成する工程と、前記第２電極上にレジストマスクを形成する工程と、前記レジストマスクを用いて前記第１導電型層の途中の深さまで前記半導体層をドライエッチングして、前記半導体層を加工する工程と、前記レジストマスクを除去する工程と、露出した前記第１導電型層上に第１電極を形成する工程とを有し、前記半導体層を加工する工程は、前記半導体層を第１の速度でドライエッチングする工程と、エッチングすべき残りの前記半導体層部分について、前記第１の速度よりも速い第２の速度でドライエッチングする工程とを有する。

上記の本発明の半導体発光素子の製造方法では、ＩＩＩ−Ｖ族窒化物系の半導体層を相対的に遅い第１速度でドライエッチングした後に、最終的に第１速度よりも速い第２速度で当該半導体層をエッチングする。
最初に第１速度でＩＩＩ−Ｖ族窒化物系の半導体層をエッチングすることで、レジストマスクの変質を抑制できる。このため、第２電極を酸化する恐れのあるアッシングを用いなくてもレジストマスクの除去が可能となる。
最終的に第２速度でドライエッチングすることにより、第１導電型層の加工表面にダメージを与えることができ、熱による第１導電型層の表面状態の変動が抑制される。このため、オーミック特性および接触抵抗が安定する。

本発明によれば、良好かつ安定したオーミック特性および接触抵抗をもち、かつ電極の反射率を維持した半導体発光素子を製造することができる。

以下に、本発明の半導体発光素子の実施の形態について、図面を参照して説明する。本実施形態では、第１導電型をｎ型とし、第２導電型をｐ型とした例について説明する。

図１は、本実施形態に係る半導体発光素子の断面図である。本実施形態に係る半導体発光素子は、紫外もしくは青色の発光ダイオード（ＬＥＤ）の例である。

半導体発光素子１は、透明基板２上に、ｎ型半導体層（第１導電型層）３、発光層４およびｐ型半導体層（第２導電型層）５が順次積層されたＩＩＩ−Ｖ族窒化物系半導体層（半導体層）１０が形成されている。ＩＩＩ−Ｖ族窒化物系半導体層１０は、Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ、０≦ｂ、ａ＋ｂ≦１）で示される。

ｐ型半導体層５上には、ｐ側電極（第２電極）６が形成されている。ＩＩＩ−Ｖ族窒化物系半導体層１０は、ｎ型半導体層３の途中の深さまで掘り込まれている。ｎ型半導体層３の加工表面には、ｎ側電極（第１電極）７が形成されている。ＩＩＩ−Ｖ族窒化物系半導体層１０の側面は、透明基板２の主面に対して垂直ではなく傾斜している。

本実施形態では、発光層４から発せられた光は、透明基板２を通って外部に出射される。このため、透明基板２としては、素子内部で発生した光を透過する基板材料が用いられる。透明基板２は、例えばサファイアである。

ｎ型半導体層３は、ｎ型不純物を含有するＩＩＩ−Ｖ族窒化物系半導体からなる。例えば、ｎ型半導体層３は、ｎ型不純物を含有するＧａＮにより形成される。

図１では、ｎ型半導体層３は単一の層として示したが、ｎ型半導体層３は積層構造であってもよい。ｎ型半導体層３は、例えば、透明基板２側から、ｎ型コンタクト層とｎ型クラッド層とが積層されて形成される。この場合には、ｎ型コンタクト層が露出するまでＩＩＩ−Ｖ族窒化物系半導体層１０は加工され、ｎ型コンタクト層上にｎ側電極７が形成される。ｎ型コンタクト層は、例えばＧａＮである。また、ｎ型クラッド層は、例えばＡｌ_０．３Ｇａ_０．７Ｎ、ＡｌＮ、ＧａＮである。

単層構造の場合あるいは積層構造の場合であっても、ｎ型半導体層３にはキャリア濃度を高めるためのｎ型不純物が導入される。ｎ型不純物は、例えばＳｉ、Ｇｅ、Ｓである。

発光層４は、ＩＩＩ−Ｖ族窒化物系半導体からなる層であり、Ｉｎの組成比を調節することにより、発生する光の波長を青色から紫外の範囲で調節することができる。発光層４は、例えばＩｎＧａＮである。あるいは、当該発光層４にＳｉ、Ｇｅ、Ｓなどのｎ型不純物や、Ｍｇ、Ｚｎなどのｐ型不純物を導入することにより、発生する光の波長を調節してもよい。

図１では発光層４は単一の層で示したが、例えば、発光層を複数層からなる積層構造とし、各層を構成する化合物の組成を変えた多重量子井戸構造としてもよい。

ｐ型半導体層５は、ｐ型不純物を含有するＩＩＩ−Ｖ族窒化物系半導体からなる層である。例えば、ｐ型半導体層５は、ｐ型不純物を含有するＧａＮにより形成される。

図１では、ｐ型半導体層５は単一の層で示したが、発光層４側からｐ型クラッド層、ｐ型コンタクト層の順に積層された積層構造であってもよい。ｐ型クラッド層は、例えばｐ型不純物を含有するＧａＮにより構成される。また、ｐ型コンタクト層は、例えばｐ型不純物を含有するＩｎＧａＮにより構成される。

単層構造の場合あるいは積層構造の場合であっても、ｐ型半導体層５にはキャリア濃度を高めるためのｐ型不純物が導入される。ｐ型不純物は、例えばＭｇ、Ｚｎである。

ｐ側電極６には、ｐ型半導体層５とオーミック接触できることと、反射率の高いことが要求される。ｐ側電極６は、銀を含む材料が好適であり、例えばＡｇ単体、ＡＰＣ（ＡｇＰｄＣｕ合金）、Ａｇ−Ｉｎにより形成される。ｐ側電極６の厚さは、１００ｎｍ以上である。

ｎ側電極７には、ｎ型半導体層３とオーミック接触できることが要求される。図２は、ｎ側電極７の一例を示す拡大断面図である。ｎ側電極７は、ｎ型半導体層３側から、例えばチタン層７ａと、バリア層７ｂと、金層７ｃの積層膜により形成される。チタン層７ａの厚さは例えば１０ｎｍであり、バリア層７ｂの厚さは例えば５０ｎｍ以上であり、金層７ｃの厚さは例えば１５０ｎｍ以上である。

チタン層７ａは、ｎ型半導体層３とオーミック接触するために用いられる。バリア層７ｂは、チタンの拡散を防止するために設けられ、例えば白金、ニッケル、タングステンなどにより形成される。金層７ｃは金ワイヤとの接合を考慮して形成される。ｎ側電極７は、特に合金化する必要はない。

図示はしないが、透明基板２としてサファイアを用いる場合には、透明基板２上にｎ型半導体層３を直接形成することが困難であるため、透明基板２とｎ型半導体層３との間にバッファ層を設けることが好ましい。バッファ層は、透明基板２とｎ型半導体層３との格子不整合を緩和する作用を有するものであり、このバッファ層の存在により、ｎ型半導体層３の形成を良好に進めることが可能となる。バッファ層としては、例えばＧａＮが用いられる。

上記の半導体発光素子１では、ｐ側電極６とｎ側電極７との間に順方向バイアスを印加することにより、発光層４内で電子とホールが結合して、青色あるいは紫外の光（波長：２５０ｎｍ〜５００ｎｍ）が発生する。発光層４から発生した光Ｌのうち、ｐ側電極６側へ向かう光は、ｐ側電極６により透明基板２側へ反射される。このため、ｐ側電極６が高反射率であれば、それだけ発生した光の取り出し効率を向上させることができる。

発光層４から発生した光Ｌのうち、発光層４中を横方向に進行する光は、ＩＩＩ−Ｖ族窒化物系半導体層１０の斜面によって透明基板２側へ反射される。このため、ＩＩＩ−Ｖ族窒化物系半導体層１０の側面が、透明基板２の主面に垂直である場合に比べて、発生した光の取り出し効率を向上させることができる。

次に、上記の本実施形態に係る半導体発光素子の製造方法について説明する。

図３（ａ）に示すように、サファイアからなる透明基板２上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、ｎ型半導体層３と、発光層４と、ｐ型半導体層５とを順に積層してＩＩＩ−Ｖ族窒化物系半導体層１０を形成する。発光層４の結晶成長は、窒素雰囲気下におけるＭＯＣＶＤ法で行うことが好ましい。また、ｐ型半導体層５のＭＯＣＶＤでは、窒素雰囲気あるいは水素雰囲気のどちらを用いても良い。

次に、図３（ｂ）に示すように、ｐ型半導体層５上に、所定のパターンのｐ側電極６を形成する。ｐ側電極６のパターンは、レジストマスクを用いたエッチング法あるいはリフトオフ法により形成する。

次に、図４（ａ）に示すように、ｐ型半導体層５およびｐ側電極６上に、レジスト膜の塗布、露光および現像により、レジストマスク２０を形成する。

次に、図４（ｂ）に示すように、熱処理を施して、傾斜面をもつレジストマスク２１を形成する。この熱処理の温度を調整して、レジストマスク２１の形状を制御することにより、後のＩＩＩ−Ｖ族窒化物系半導体層１０の傾斜面の角度を調整することができる。

次に、レジストマスク２１を用いてｎ型半導体層３の途中の深さまでＩＩＩ−Ｖ族窒化物系半導体層１０をドライエッチングして、傾斜面をもつＩＩＩ−Ｖ族窒化物系半導体層１０に加工する。本実施形態では、このＩＩＩ−Ｖ族窒化物系半導体層１０のドライエッチングにおいて、２段階以上のエッチング速度で加工する。ドライエッチングにおいては、塩素ガスなどのハロゲン系ガスが使用される。

まず、図５（ａ）に示すように、ＩＩＩ−Ｖ族窒化物系半導体層１０を第１の速度でドライエッチングする。第１の速度は、後述する第２の速度よりも遅く、１００ｎｍ／分以上４００ｎｍ／分未満であることが好ましい。この第１の速度のドライエッチングにより、ＩＩＩ−Ｖ族窒化物系半導体層１０のエッチングすべき膜厚の大部分をエッチングする。図５（ａ）では、第１の速度のドライエッチングによりｎ型半導体層３の途中の深さまでエッチングした例を示すが、ｎ型半導体層３に到達しなくてもよい。例えば、全体で８００ｎｍエッチングする場合には、この第１の速度のドライエッチングにより７００ｎｍ程度ドライエッチングする。

続いて、図５（ｂ）に示すように、ＩＩＩ−Ｖ族窒化物系半導体層１０、本例ではｎ型半導体層３を第２の速度でドライエッチングする。第２の速度は、４００ｎｍ／分以上１０００ｎｍ／分未満であることが好ましい。第２の速度のドライエッチングにより、少なくともｎ型半導体層３を２０ｎｍ以上エッチングする。

上記のエッチングの過程において、レジストマスク２１が縦横方向ともに縮退しながら、ＩＩＩ−Ｖ族窒化物系半導体層１０のエッチングが進行する。このため、ドライエッチングに晒される時間が長くなるレジストマスク２１の外側ほどエッチング量が大きくなり、他方、レジストマスク２１の内側ほどエッチング量が小さくなる。よって、このドライエッチング後には、傾斜面を有するＩＩＩ−Ｖ族窒化物系半導体層１０が形成される。先のレジストマスク２１の形状を調整することで、ＩＩＩ−Ｖ族窒化物系半導体層１０の傾斜面の角度を制御することができる。

また、上記のドライエッチングにおいて、ＩＩＩ−Ｖ族窒化物系半導体層１０の大部分のエッチングは、第２の速度に比べて遅い第１の速度で行われる。このため、レジストマスクの変質を抑制することができ、後に剥離液（有機溶媒）によるレジストマスクの除去を容易に行うことができる。第１の速度を１００ｎｍ／分以上としたのはスループットを確保するためであり、４００ｎｍ／分未満としたのはレジストマスクの変質を防止するためである。

最終的に第１の速度よりも速い第２の速度でドライエッチングが行われる。最終的なエッチング速度を大きくする、すなわち高エネルギーなエッチングを施すことにより、ｎ型半導体層３の加工表面へのエッチングダメージを大きくすることができる。この結果、ｎ型半導体層３の加工表面のダメージが熱により回復しづらくなり、ｎ型半導体層３のｎ^＋化を長期間維持することができる。第２の速度を４００ｎｍ／分以上としたのはｎ型半導体層３の加工表面に十分なダメージを与えて、熱的に安定な表面状態を得るためである。第２の速度でｎ型半導体層３を２０ｎｍ以上エッチングすることとした理由も同じである。第２の速度を１０００ｎｍ／分未満としたのは、これ以上速いとエッチング量の制御が困難となるためである。

次に、図６（ａ）に示すように、レジストマスク２１を除去する。先のドライエッチングにおけるレジストマスク２１の変質をできるだけ抑制していることから、剥離液を用いてレジストマスク２１を除去することができる。レジストマスク２１の除去にアッシングを用いないことから、レジストマスク２１下のｐ側電極６の酸化を防止することができ、ｐ側電極６の反射率の低下を抑制することができる。

次に、図６（ｂ）に示すように、ｎ型半導体層３の加工表面上に、ｎ側電極７を形成する。ｎ側電極７の形成では、ｎ型半導体層３上に、チタン層７ａと、バリア層７ｂと、金層７ｃの積層膜を形成する（図２参照）。例えば、チタン層７ａの膜厚は１０ｎｍであり、チタン層７ａの成膜速度は０．１ｎｍ／秒である。バリア層７ｂの膜厚は５０ｎｍとし、金層７ｃの膜厚は１８０ｎｍとする。

ｎ型半導体層３の加工表面がｎ^＋化されていることから、ｎ型半導体層３とｎ側電極７との間で、良好なオーミック特性および接触抵抗を実現することができる。また、ｎ型半導体層３の加工表面の状態は熱履歴により変動しづらいため、上記のオーミック特性および接触抵抗を安定に保つことができる。

以上のようにして、本実施形態に係る半導体発光素子が製造される。次に、本実施形態に係る半導体発光素子の製造方法の効果について説明する。

図７（ａ）は本発明の効果を実証するために作製した接触抵抗測定用のサンプルの平面図であり、図７（ｂ）は接触抵抗測定用サンプルの断面図である。本例では、接触抵抗の測定方法として、ＴＬＭ（Transmission Line Model）法を用いた。より詳細には円形の電極パターンを使用するｃ−ＴＬＭ（circular ＴＬＭ）法を用いた。

図７に示すように、ｎ型半導体層３の加工表面（エッチング面）上に、ｎ側電極７を形成した。ｎ側電極７には、リング状の３つの開口パターンが形成されている。この開口パターンの幅をｄ１、ｄ２、ｄ３と変えて、開口パターンの内側と外側との間の抵抗をそれぞれ測定することにより１つの接触抵抗を求めた。ｄ１〜ｄ３は、４μｍ〜３６μｍである。

図７に示す接触抵抗測定用サンプルを３種類作製した。各サンプルの作製では、ｎ型半導体層３のドライエッチングの第１速度を同じとし、第２速度を異ならせた。その他のｎ側電極７のパターン等は同じとした。

第１サンプルの作製では、第１速度を２３０ｎｍ／分とし、第２速度を３６５ｎｍ／分とした。第２サンプルの作製では、第１速度を２３０ｎｍ／分とし、第２速度を４００ｎｍ／分とした。第３サンプルの作製では、第１速度を２３０ｎｍ／分とし、第２速度を５００ｎｍ／分とした。各サンプルの作製において、第２速度でエッチングするｎ型半導体層３の厚みは少なくとも５０ｎｍとした。

図８に、上記の３つのサンプルに熱ダメージを与えた場合におけるｎ側電極７とｎ型半導体層３の接触抵抗の変動を測定した結果を示す。図８において、Ｓ１は第１サンプルについての結果を示し、Ｓ２は第２サンプルについての結果を示し、Ｓ３は第３サンプルについての結果を示す。図８において、横軸は熱ダメージを与えた時間、縦軸は接触抵抗を示している。各サンプルは、１５０℃の空気雰囲気中に放置した。

図８に示すように、熱ダメージを与える前の初期の接触抵抗については、各サンプルともにほぼ同じ結果が得られる。ここで、熱ダメージを２時間与えると、各サンプルともに接触抵抗が初期に比べて増加するが、それ以上の熱ダメージを与えた場合には、第１サンプルの接触抵抗は増加するが、第２および第３サンプルについては接触抵抗が１０^−５Ωｃｍ^２とほぼ一定である。

以上のように、第２速度を４００ｎｍ／分以上とした第２および第３サンプルについては、接触抵抗の熱的安定性が高いことが確認された。

上記したように、本実施形態に係る半導体発光素子の製造方法では、ＩＩＩ−Ｖ族窒化物系半導体層１０を相対的に遅い第１速度でドライエッチングした後に、最終的に第１速度よりも速い第２速度でＩＩＩ−Ｖ族窒化物系半導体層１０をエッチングする。

第１速度でＩＩＩ−Ｖ族窒化物系半導体層１０の大部分をエッチングすることで、レジストマスク２１の変質を抑制でき、剥離液を用いてレジストマスク２１を除去できる。最終的に第２速度でドライエッチングすることにより、熱による半導体層３の加工表面の状態の変動を抑制することができる。

レジストマスク２１の除去にアッシングを用いなくても良いことから、レジストマスク２１下のｐ側電極６の酸化を防止することができ、ｐ側電極６の反射率の低下を抑制することができる。これにより、光の取り出し効率を向上させることができる。

また、ｎ側電極７とｎ型半導体層３の接触抵抗の変動を抑制することができることから、長期間安定したオーミック特性および接触抵抗を実現することができる。このため、半導体発光素子１を長期間に渡って安定動作させることができる。

本発明は、上記の実施形態の説明に限定されない。
ＩＩＩ−Ｖ族窒化物系半導体層１０の構造は、種々の改変が可能である。また、ｎ側電極７の材料に限定はない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本実施形態に係る半導体発光素子の一例を示す断面図である。 ｎ側電極の一例を示す断面図である。 本実施形態に係る半導体発光素子の製造における工程断面図である。 本実施形態に係る半導体発光素子の製造における工程断面図である。 本実施形態に係る半導体発光素子の製造における工程断面図である。 本実施形態に係る半導体発光素子の製造における工程断面図である。 （ａ）は接触抵抗測定用のサンプルの平面図であり、（ｂ）は接触抵抗測定用サンプルの断面図である。 熱履歴による接触抵抗の変動を示す図である。

符号の説明

１…半導体発光素子、２…透明基板、３…ｎ型半導体層（第１導電型層）、４…発光層、５…ｐ型半導体層（第２導電型層）、６…ｐ側電極（第２電極）、７…ｎ側電極（第１電極）、７ａ…チタン層、７ｂ…バリア層、７ｃ…金層、１０…ＩＩＩ−Ｖ族窒化物系半導体層（半導体層）、２０，２１…レジストマスク

Claims (6)

1. 透明基板上に、第１導電型層と、発光層と、第２導電型層とを順次積層させて、ＩＩＩ−Ｖ族窒化物系の半導体層を形成する工程と、
   前記第２導電型層上に第２電極を形成する工程と、
   前記第２電極上にレジストマスクを形成する工程と、
   前記レジストマスクを用いて前記第１導電型層の途中の深さまで前記半導体層をドライエッチングして、前記半導体層を加工する工程と、
   前記レジストマスクを除去する工程と、
   露出した前記第１導電型層上に第１電極を形成する工程と
   を有し、
   前記半導体層を加工する工程は、
   前記半導体層を第１の速度でドライエッチングする工程と、
   エッチングすべき残りの前記半導体層部分について、前記第１の速度よりも速い第２の速度でドライエッチングする工程と
   を有する半導体発光素子の製造方法。
2. 前記第１の速度は１００ｎｍ／分以上４００ｎｍ／分未満であり、前記第２の速度は４００ｎｍ／分以上１０００ｎｍ／分未満である
   請求項１記載の半導体発光素子の製造方法。
3. 前記レジストマスクを形成する工程において、傾斜をもつレジストマスクを形成し、
   前記半導体層を加工する工程において、側面が傾斜した形状の前記半導体層に加工する
   請求項１記載の半導体発光素子の製造方法。
4. 前記半導体層を加工する工程において、ハロゲン系ガスを用いてドライエッチングする
   請求項１記載の半導体発光素子の製造方法。
5. 前記第２電極を形成する工程において、銀を含む第２電極を形成する
   請求項１記載の半導体発光素子の製造方法。
6. 前記レジストマスクを除去する工程において、有機溶媒を用いて前記レジストマスクを除去する
   請求項１記載の半導体発光素子の製造方法。

Images