JP2009059970A - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents
半導体発光素子及び半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2009059970A JP2009059970A JP2007227081A JP2007227081A JP2009059970A JP 2009059970 A JP2009059970 A JP 2009059970A JP 2007227081 A JP2007227081 A JP 2007227081A JP 2007227081 A JP2007227081 A JP 2007227081A JP 2009059970 A JP2009059970 A JP 2009059970A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor layer
- compound semiconductor
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】パッケージ側に反射構造を設けることなく、所要の方向に効率良く光を取り出すことができる半導体発光素子及び半導体発光素子の製造方法を提供する。
【解決手段】基板1の上面中央部には、N型半導体層2、活性層3、P型半導体層4がこの順に積層され、発光部60を構成してある。基板1の上面外周部付近には、発光部60の側面に対峙して、N型半導体層2、活性層3、P型半導体層4の順に積層された化合物半導体層で構成された反射部61、62を形成してある。反射部61の発光部60に対峙する側面は、山状に傾斜する傾斜面を有し、その傾斜面には、発光部60の側面から放射される光を基板1の上面側に反射させるための反射膜5を形成してある。
【選択図】図1
【解決手段】基板1の上面中央部には、N型半導体層2、活性層3、P型半導体層4がこの順に積層され、発光部60を構成してある。基板1の上面外周部付近には、発光部60の側面に対峙して、N型半導体層2、活性層3、P型半導体層4の順に積層された化合物半導体層で構成された反射部61、62を形成してある。反射部61の発光部60に対峙する側面は、山状に傾斜する傾斜面を有し、その傾斜面には、発光部60の側面から放射される光を基板1の上面側に反射させるための反射膜5を形成してある。
【選択図】図1
Description
本発明は、発光ダイオード又はレーザダイオード等に用いられる半導体発光素子及び半導体発光素子の製造方法に関する。
窒化ガリウム(GaN)系化合物半導体は、青色発光を示す発光ダイオードの材料として知られている。窒化ガリウム系化合物半導体発光素子のような半導体発光素子では、活性層から放出された光は、発光素子上面だけでなく、発光素子の側面からも放射される。
そこで、半導体発光素子からの光の取り出し効率を向上させる技術開発が行われている。例えば、半導体発光素子を基板又はリードフレームなどに実装してLEDパッケージを構成する場合、光をできる限り上面に集光しつつ、所要の放射特性を得るために、LEDパッケージ内に反射構造を設けている。例えば、特許文献1の発光ダイオードでは、光半導体チップを載置するリードフレームの素子載置部分に半導体発光素子の側面から放射される光を反射させるための銀めっき層を形成している。
特開2007−109915号公報
しかしながら、半導体発光素子の側面から放射される光を所要の方向に反射させるための反射構造をLEDパッケージ内に設ける場合、反射による光の取り出し効率を向上させるためには、反射構造にある程度の厚みが必要となる。このため、薄型の表面実装型パッケージにおいては、このような反射構造を設けることができず、半導体発光素子の側面から放射される光をパッケージ側面に出射させてしまい、LEDパッケージの上面光度が低下するという問題があった。
本発明は斯かる事情に鑑みてなされたものであり、半導体発光素子の側面から放射される光を所要の方向に反射させる反射構造を半導体発光素子の内部に設けることにより、パッケージ側に反射構造を設けることが困難な場合であっても、パッケージ上面側に効率良く光を取り出すことができる半導体発光素子及び該半導体発光素子の製造方法を提供することを目的とする。
第1発明に係る半導体発光素子は、基板の一部表面に化合物半導体層からなる発光層を形成した半導体発光素子において、前記化合物半導体層の側面から出射された光を反射する反射面を有する反射部材を該側面に対向させて基板上に設けてあることを特徴とする。
第2発明に係る半導体発光素子は、第1発明において、前記反射部材は、基板上に形成した化合物半導体層であり、前記反射面には、前記化合物半導体層の表面に形成したAg、Al若しくはAu、又はAg、Al若しくはAuのいずれか1つを主体とした合金の反射膜を形成してあることを特徴とする。
第3発明に係る半導体発光素子は、第1発明において、前記反射部材は、Ag、Al若しくはAu、又はいずれか1つを主体とした合金であることを特徴とする。
第4発明に係る半導体発光素子は、基板の表面に化合物半導体層からなる発光層を形成した半導体発光素子において、前記化合物半導体層に形成された凹部に該凹部の側面の化合物半導体層から離隔した電極を備え、該電極は、前記凹部の側面に対向させ、化合物半導体層から出射された光を反射する反射面を備えることを特徴とする。
第5発明に係る半導体発光素子は、第4発明において、前記電極は、Ag、Al若しくはAu、又はいずれか1つを主体とした合金であることを特徴とする。
第6発明に係る半導体発光素子は、第4発明において、前記反射面には、Ag、Al若しくはAu、又はAg、Al若しくはAuのいずれか1つを主体とした合金の反射膜を形成してあることを特徴とする。
第7発明に係る半導体発光素子は、第1発明乃至第6発明のいずれかにおいて、前記反射面は、厚み方向に化合物半導体層の側面から離隔すべく傾斜してあることを特徴とする。
第8発明に係る半導体発光素子は、第7発明において、前記反射面の傾斜角度は、厚み方向と5度以上85度以下をなすことを特徴とする。
第9発明に係る半導体発光素子は、第1発明乃至第8発明のいずれかにおいて、前記反射面を被覆する被覆膜を備えることを特徴とする。
第10発明に係る半導体発光素子の製造方法は、基板の一部表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、基板の表面に化合物半導体層を形成する工程と、形成された化合物半導体層の表面にSiO2 膜を形成する工程と、発光層を構成する化合物半導体層の周縁位置から所定範囲のSiO2 膜を除去する工程と、SiO2 膜が除去された部分に側面が傾斜する山状のフォトレジストを形成する工程と、前記SiO2 膜及びフォトレジストをマスクとして化合物半導体をドライエッチングする工程とを含むことを特徴とする。
第11発明に係る半導体発光素子の製造方法は、基板の一部表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、基板の表面に化合物半導体層を形成する工程と、発光層を構成する化合物半導体層を除外して基板の表面に形成された化合物半導体層をエッチングにより除去する工程と、化合物半導体層が除去された基板表面に前記発光層から離隔してAg、Al若しくはAu、又はいずれか1つを主体とした合金で反射部材を形成する工程と、前記反射部材の表面にフォトレジストを形成する工程と、前記フォトレジストをマスクとして反射部材を等方的にエッチングする工程とを含むことを特徴とする。
第12発明に係る半導体発光素子の製造方法は、基板の一部表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、基板の表面に化合物半導体層を形成する工程と、発光層を構成する化合物半導体層を除外して基板の表面に形成された化合物半導体層をエッチングにより除去する工程と、化合物半導体層が除去された基板表面に前記発光層から離隔してAg、Al若しくはAu、又はいずれか1つを主体とした合金で反射部材を形成する工程と、前記反射部材の発光層側の表面を除外して該反射部材の表面にSiO2 膜を形成する工程と、SiO2 膜が除外された部分に側面が傾斜する山状のフォトレジストを形成する工程と、前記SiO2 膜及びフォトレジストをマスクとして前記反射部材をドライエッチングする工程とを含むことを特徴とする。
第13発明に係る半導体発光素子の製造方法は、基板の表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、基板の表面に化合物半導体層を形成する工程と、形成された化合物半導体層にエッチングにより凹部を形成する工程と、前記凹部を含む化合物半導体層の表面にAg、Al若しくはAu、又はいずれか1つを主体とした合金の金属膜を形成する工程と、形成された金属膜の表面の電極を形成する位置にフォトレジストを形成する工程と、形成されたフォトレジストをマスクとして金属膜を等方的にエッチングする工程とを含むことを特徴とする。
第14発明に係る半導体発光素子の製造方法は、基板の表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、基板の表面に化合物半導体層を形成する工程と、形成された化合物半導体層にエッチングにより凹部を形成する工程と、前記凹部の電極を形成する位置を除外して前記化合物半導体層の表面にSiO2 膜を形成する工程と、SiO2 膜が形成された化合物半導体層にAg、Al若しくはAu、又はいずれか1つを主体とした合金の金属膜を形成する工程と、形成された金属膜の表面のSiO2 膜が除外された部分に対応する位置に側面が傾斜する山状のフォトレジストを形成する工程と、前記SiO2 膜及びフォトレジストをマスクとして前記金属膜をドライエッチングする工程とを含むことを特徴とする。
第1発明にあっては、基板の一部表面に形成された化合物半導体層の側面から出射された光を反射する反射面を有する反射部材を化合物半導体層の側面に対向させて基板上に設ける。基板上に設けられた反射部材で半導体発光素子の側面から放射される光を所要の方向に反射させることにより、半導体発光素子自体でその方向への指向性を持たせることができるので、半導体発光素子を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて、上面側に効率よく放射させることができる。
第2発明にあっては、基板上に形成した化合物半導体層で反射部材を構成するとともに、反射部材を構成する化合物半導体層の表面には反射面としてAg、Al若しくはAuの反射膜、又はAg、Al若しくはAuのいずれか1つを主体とした合金の反射膜を形成してある。これにより、半導体発光素子の側面から放射する光を効率良く反射させることができる。
第3発明にあっては、Ag、Al若しくはAu、又はいずれか1つを主体とした合金で反射部材を構成する。これにより、半導体発光素子の側面から放射する光を効率良く反射させることができる。
第4発明にあっては、基板の表面に形成された化合物半導体層に凹部を形成し、凹部の側面から離隔して電極を凹部内に設ける。電極には、凹部側面の化合物半導体層から放射された光を反射する反射面を形成する。化合物半導体層の凹部に形成された電極の反射面で半導体発光素子の側面から放射される光を所要の方向に反射させることにより、半導体発光素子自体でその方向への指向性を持たせることができるので、半導体発光素子を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて、上面側に効率よく放射させることができる。
第5発明にあっては、電極は、Ag、Al若しくはAu、又はいずれか1つを主体とした合金である。これにより、半導体発光素子の側面から放射する光を効率良く反射させることができる。
第6発明にあっては、電極の反射面には、Ag、Al若しくはAuの反射膜、又はAg、Al若しくはAuのいずれか1つを主体とした合金の反射膜を形成してある。これにより、半導体発光素子の側面から放射する光を効率良く反射させることができる。
第7発明にあっては、反射面は、厚み方向に化合物半導体層の側面から離隔すべく傾斜してある。これにより、半導体発光素子の側面から放射される光を発光素子の上面方向に反射させて上面光度を向上させることができる。
第8発明にあっては、反射面の傾斜角度は、厚み方向と5度以上85度以下をなす。なお、反射面の傾斜角度は、高さに応じて変化させてもよい。反射面の傾斜角度が5度より小さい場合には、反射光を発光素子の上面側に取り出すことができず、また、傾斜角度が85度を超える場合、発光素子の側面から光が放射してしまう。このため、反射面の傾斜角度は、5度以上85度以下がよい。これにより、半導体発光素子の側面から放射される光を発光素子の上面所要の方向に反射させて所要の放射特性を得ることができる。
第9発明にあっては、反射面を被覆膜で被覆する。被覆膜は、例えば、透明誘電体膜を用いることができる。これにより、光の反射効率を低下させることなく、反射面を保護することができる。
第10発明にあっては、基板の表面に化合物半導体層を形成し、形成された化合物半導体層の表面にSiO2 膜を形成する。形成されたSiO2 膜のうち、発光層を構成する化合物半導体層の周縁位置から所定範囲のSiO2 膜を除去する。これにより、発光層を構成する化合物半導体層と反射部材を構成する化合物半導体層とを分離するための画定を行うことができる。SiO2 膜が除去された部分に側面が傾斜する山状(メサ状)のフォトレジストを形成し、SiO2 膜及びフォトレジストをマスクとして化合物半導体をドライエッチングする。すなわち、SiO2 膜をハードマスクとして反射部材を構成する化合物半導体層をドライエッチングする。フォトレジストの側面が傾斜する山状であるため、反射部材を構成する化合物半導体層の側面も発光層に対峙して山状に傾斜する。傾斜した側面に反射膜を形成すれば、半導体発光素子の内部で発光層の側面から放射される光を発光素子の上面側に反射させることができる。これにより、半導体発光素子の側面から放射される光を所要の方向に反射させることができ、半導体発光素子自体でその方向への指向性を持たせることができるので、半導体発光素子を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて、上面側に効率よく放射させることができる。
第11発明にあっては、基板の表面に化合物半導体層を形成し、発光層を構成する化合物半導体層を除外して基板の表面に形成された化合物半導体層をエッチングにより除去する。化合物半導体層を除去した基板表面に発光層から離隔してAg、Al若しくはAu、又はいずれか1つを主体とした合金で反射部材を形成する。形成された反射部材の表面にフォトレジストを形成し、形成されたフォトレジストをマスクとして反射部材を等方的にエッチングする。等方性エッチングにより反射部材の側面は発光層に対峙して山状に傾斜する。これにより、半導体発光素子の内部で発光層の側面から放射される光を発光素子の上面側に反射させることができる。また、半導体発光素子の側面から放射される光を所要の方向に反射させることができ、半導体発光素子自体でその方向への指向性を持たせることができるので、半導体発光素子を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて、上面側に効率よく放射させることができる。
第12発明にあっては、基板の表面に化合物半導体層を形成し、発光層を構成する化合物半導体層を除外して基板の表面に形成された化合物半導体層をエッチングにより除去する。化合物半導体層を除去した基板表面に発光層から離隔してAg、Al若しくはAu、又はいずれか1つを主体とした合金で反射部材を形成する。形成された反射部材の発光層側の表面を除外して反射部材の表面にSiO2 膜を形成する。SiO2 膜が除外された部分に側面が傾斜する山状(メサ状)のフォトレジストを形成する。SiO2 膜及びフォトレジストをマスクとして反射部材をドライエッチングする。すなわち、SiO2 膜をハードマスクとして反射部材をドライエッチングする。フォトレジストの側面が傾斜する山状であるため、反射部材の側面も発光層に対峙して山状に傾斜する。これにより、半導体発光素子の内部で発光層の側面から放射される光を発光素子の上面側に反射させることができる。また、半導体発光素子の側面から放射される光を所要の方向に反射させることができ、半導体発光素子自体でその方向への指向性を持たせることができるので、半導体発光素子を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて、上面側に効率よく放射させることができる。
第13発明にあっては、基板の表面に化合物半導体層を形成し、形成された化合物半導体層にエッチングにより凹部を形成する。化合物半導体層は、基板上にN型半導体層、活性層及びP型半導体層の順に積層してある。この場合、N型半導体層が露出するまで化合物半導体層をエッチングして凹部を形成する。形成された凹部を含む化合物半導体層の表面にAg、Al若しくはAu、又はいずれか1つを主体とした合金の金属膜を形成する。形成された金属膜の表面の電極を形成する位置にフォトレジストを形成し、フォトレジストをマスクとして金属膜を等方的にエッチングして化合物半導体層の表面に形成された金属膜を除去する。これにより、凹部内に電極を形成する。等方性エッチングにより形成された電極の側面は凹部側面、すなわち発光層の側面に対峙して山状(メサ状)に傾斜する。これにより、半導体発光素子の内部で発光層の側面から放射される光を発光素子の上面側に反射させることができる。また、半導体発光素子の側面から放射される光を所要の方向に反射させることができ、半導体発光素子自体でその方向への指向性を持たせることができるので、半導体発光素子を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて、上面側に効率よく放射させることができる。
第14発明にあっては、基板の表面に化合物半導体層を形成し、形成された化合物半導体層にエッチングにより凹部を形成する。化合物半導体層は、基板上にN型半導体層、活性層及びP型半導体層の順に積層してある。この場合、N型半導体層が露出するまで化合物半導体層をエッチングして凹部を形成する。形成された凹部の電極を形成する位置を除外して化合物半導体層の表面にSiO2 膜を形成する。SiO2 膜が形成された化合物半導体層にAg、Al若しくはAu、又はいずれか1つを主体とした合金の金属膜を形成する。金属膜の表面のSiO2 膜が除外された部分に対応する位置に側面が傾斜する山状(メサ状)のフォトレジストを形成する。形成されたフォトレジストをマスクとして金属膜をドライエッチングする。フォトレジストの側面が傾斜する山状であるため、金属膜の側面も凹部側面、すなわち発光層に対峙して山状に傾斜する。これにより、半導体発光素子の内部で発光層の側面から放射される光を発光素子の上面側に反射させることができる。また、半導体発光素子の側面から放射される光を所要の方向に反射させることができ、半導体発光素子自体でその方向への指向性を持たせることができるので、半導体発光素子を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて、上面側に効率よく放射させることができる。
本発明にあっては、半導体発光素子の内部で発光層の側面から放射される光を発光素子の上面側に反射させることができる。また、半導体発光素子の側面から放射される光を所要の方向に反射させることができ、半導体発光素子自体でその方向への指向性を持たせることができるので、半導体発光素子を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて、上面側に効率よく放射させることができる。
実施の形態1
以下、本発明をその実施の形態を示す図面に基づいて説明する。図1は本発明に係る半導体発光素子100の要部構成を示す縦断面図である。半導体発光素子(以下、発光素子という)100は、複数の発光素子が形成されたウェハを所定の寸法で直方体状に切断して各発光素子を分離したものである。図1において、1はサファイア基板である。なお、サファイア基板1(以下、基板という)に代えてSiC(炭化ケイ素)基板を用いることもできる。基板1の縦横寸法は、概略0.1mm〜1mm程度である。
以下、本発明をその実施の形態を示す図面に基づいて説明する。図1は本発明に係る半導体発光素子100の要部構成を示す縦断面図である。半導体発光素子(以下、発光素子という)100は、複数の発光素子が形成されたウェハを所定の寸法で直方体状に切断して各発光素子を分離したものである。図1において、1はサファイア基板である。なお、サファイア基板1(以下、基板という)に代えてSiC(炭化ケイ素)基板を用いることもできる。基板1の縦横寸法は、概略0.1mm〜1mm程度である。
基板1の上側表面(上面)中央部には、N型半導体層2、活性層3、P型半導体層4がこの順に積層してある。N型半導体層2は、例えば、約4μm程度のn−GaN(窒化ガリウム)層、n−AlGaInNクラッド層などから成り、活性層3は、GaN/InGaN−MQW(Multi-quantum Well、多重量子井戸層)型活性層などから成り、P型半導体層4は、p−AlGaInN層、約0.3μm程度のp−GaN層、コンタクト層としてのp−InGaN層などから成る。これにより、化合物半導体層を形成して、発光部60としてのLED構造をなしている。なお、N型半導体層2と基板1との間には、不図示のAlNバッファ層とアンドープGaN層とを形成してある。
P型半導体層4の上面には、電流拡散層6を形成してある。電流拡散層6は、例えば、導電性の透明膜であるITO膜(インジウム錫酸化膜)である。発光部60の中央付近には、N型半導体層2に接触してN電極7を形成してある。発光部60の角部付近には、P型半導体層4に接触してボンディング電極であるP電極8を形成してある。また、P電極8からは、電流拡散層6の外周付近に沿って周設した電流拡散補助配線9を延設してある。これにより、P電極8からの電流は、電流拡散補助配線9を流れ、電流拡散層6全体を通じてN型半導体層2へ流れることになり、発光部60の広い範囲で光を放射することが可能となる。
基板1の上面外周部付近には、発光部60の側面に対峙して反射部61、62を形成してある。なお、反射部61、62は一体構造でもよく、複数の部材として分離して形成されていてもよい。発光部60の形状、大きさに応じて反射部61、62の数、位置等を変更することができる。
反射部61は、N型半導体層2、活性層3、P型半導体層4の順に積層された化合物半導体層で構成してある。反射部61の発光部60に対峙する側面は、山状(メサ状)に傾斜する傾斜面を有し、その傾斜面には、発光部60の側面から放射される光を基板1の上面側に反射させるための反射膜5を形成してある。なお、反射部62の構造も反射部61と同様であるので、以下、反射部61について説明する。
反射膜5は、例えば、Ag、Al若しくはAu、又はAg、Al若しくはAuのいずれか1つを主体とした合金を用いることができる。これにより、発光部60の側面から放射される光を発光素子100内部で効率良く反射させることができる。
傾斜面の傾斜角度は、例えば、5度以上85度以下をなす。なお、傾斜角度は、高さに応じて変化させてもよい。傾斜角度が5度より小さい場合には、反射光を発光素子100の上面側に取り出すことができず、また、傾斜角度が85度を超える場合、発光素子100の側面から光が放射してしまう。このため、反射部61の傾斜面の傾斜角度は、5度以上85度以下がよい。これにより、発光部60の側面から放射される光を発光素子100の上面所要の方向に反射させて所要の放射特性を得ることができる。
発光素子100が上述の構成をなすことにより、発光素子100の内部で発光部60の側面から放射される光を発光素子100の上面側に反射させることができる。また、発光部60の側面から放射される光を所要の方向に反射させることができ、発光素子100を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて上面側に効率よく放射させることができる。
次に本発明に係る半導体発光素子の製造方法について説明する。図2及び図3は発光素子100の製造工程を示す説明図である。図2(a)に示すように、有機金属化学気相成長法(MO−CVD法)により、基板1上に、最初に約400℃でAlNバッファ層(不図示)を成長させ、その後、約4μmのn−GaN層、n−AlGaInNクラッド層などからなるN型半導体層2、GaN/InGaN−MQW型の活性層3、p−AlGaInN層、約0.5μm程度のp−GaN層、コンタクト層としてのp−InGaN層などからなるP型半導体層4をこの順に形成したLED構造を生成する。MO−CVD装置から取り出した基板に紫外線を照射しながら、約400℃に加熱し、P型半導体層4の活性化を行う。
図2(b)に示すように、P型半導体層4の表面にPE−CVDでSiO2 膜21を形成し、発光部を構成する化合物半導体層の周縁位置から所定範囲(反射部の傾斜構造を形成する部分に相当)22のSiO2 膜21をフォトリソグラフィとドライエッチングにより除去する。これにより、発光部を構成する化合物半導体層と反射部を構成する化合物半導体層とを分離するための画定を行うことができる。なお、この場合、発光素子100の外周部の切断溝を形成する位置のSiO2 膜21も除去する。
図2(c)に示すように、SiO2 膜21が除去された部分(すなわち、反射部の傾斜構造を形成する部分の上側)に側面が傾斜する山状(メサ状)のフォトレジスト23を形成する。すなわち、フォトレジスト23は、中心部より周辺部で膜厚が小さくなるように(不足するように)してある。これにより、SiO2 膜21とフォトレジスト23の2層のマスク構造を形成する。
図2(d)に示すように、SiO2 膜21をハードマスクとして、基板1が露出するまで、N型半導体層2、活性層3及びP型半導体層4をドライエッチングする。フォトレジスト23の側面が傾斜する山状であるため、発光部60の側面に対峙する反射部を構成する化合物半導体層の側面24も山状に傾斜する。
図3(e)に示すように、N電極7を設ける位置のP型半導体層4、活性層3をドライエッチングによりN型半導体層2が露出するまでエッチングして開口部を形成し、真空蒸着によりV/Al/Ti/Auを成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTA(Rapid Thermal anneal)により約500℃に加熱してN型オーミック電極兼ボンディングパッドを形成する。これによりN電極7を形成する。
図3(f)に示すように、P型半導体層4の表面に導電性の透明膜であるITO膜を真空蒸着及びスパッタリングにより約200nm成膜して電流拡散層6を形成する。この際、リフトオフ法によりパターニングした後、空気中で約400℃に加熱し、ITOの透明化を行う。さらに、スパッタリングにより2μmのAg−Pd−Cu合金を成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTAにより約300℃に加熱してP電極(ボンディングパッド)8と電流拡散補助配線9を形成する。さらに、スパッタリングにより100nmのAg−Pd−Cu合金を成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTAにより約300℃に加熱して反射膜5を形成する。
図3(g)に示すように、プラズマCVDによりSiO2 膜10を全面に成膜し、ドライエッチングにより、P電極8上部、N電極7上部及び発光素子切断溝の上部のSiO2 膜10を除去して、LEDウェハを完成する。その後、レーザスクライピングにより基板上に形成された切断溝で素子分離を行い、発光素子を完成し、パッケージへの組み立てを行う。
実施の形態2
図4は実施の形態2の発光素子110の要部構成を示す縦断面図である。実施の形態1との相違点は、基板1の上面外周部付近に形成した反射部71、72である。なお、反射部71、72は一体構造でもよく、複数の部材として分離して形成されていてもよい。発光部60の形状、大きさに応じて反射部71、72の数、位置等を変更することができるのは、実施の形態1の場合と同様である。
図4は実施の形態2の発光素子110の要部構成を示す縦断面図である。実施の形態1との相違点は、基板1の上面外周部付近に形成した反射部71、72である。なお、反射部71、72は一体構造でもよく、複数の部材として分離して形成されていてもよい。発光部60の形状、大きさに応じて反射部71、72の数、位置等を変更することができるのは、実施の形態1の場合と同様である。
反射部71は、Ag、Al若しくはAu、又はいずれか1つを主体とした合金、例えば、Ag−Pd−Cu合金で構成してある。反射部71の発光部60に対峙する側面は、山状に傾斜する傾斜面を有し、発光部60の側面から放射する光を基板1の上面側に反射させる。傾斜面の傾斜角度は、実施の形態1と同様、5度以上85度以下をなす。なお、反射部72の構造も反射部71と同様である。
実施の形態2においても、発光素子110の内部で発光部60の側面から放射される光を発光素子110の上面側に反射させることができる。また、発光部60の側面から放射される光を所要の方向に反射させることができ、発光素子110を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて上面側に効率よく放射させることができる。
次に発光素子110の製造方法について説明する。図5、図6及び図7は実施の形態2の発光素子110の製造工程を示す説明図である。図5(a)に示すように、有機金属化学気相成長法(MO−CVD法)により、基板1上に、実施の形態1と同様に、N型半導体層2、活性層3、P型半導体層4をこの順に形成したLED構造を生成する。MO−CVD装置から取り出した基板に紫外線を照射しながら、約400℃に加熱し、P型半導体層4の活性化を行う。
図5(b)に示すように、発光部60を構成する化合物半導体層(N型半導体層2、活性層3及びP型半導体層4)を除外して、フォトレジストをマスクとして反射部を形成する部分の化合物半導体層をエッチングにより基板1が露出するまで除去する。
図5(c)に示すように、N電極7を設ける位置のP型半導体層4、活性層3をドライエッチングによりN型半導体層2が露出するまでエッチングして開口部を形成し、真空蒸着によりV/Al/Ti/Auを成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTA(Rapid Thermal anneal)により約500℃に加熱してN型オーミック電極兼ボンディングパッドを形成する。これによりN電極7を形成する。
図6(d)に示すように、P型半導体層4の表面に導電性の透明膜であるITO膜を真空蒸着及びスパッタリングにより約200nm成膜して電流拡散層6を形成する。この際、リフトオフ法によりパターニングした後、空気中で約400℃に加熱し、ITOの透明化を行う。さらに、スパッタリングにより2μmのAg−Pd−Cu合金を成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTAにより約300℃に加熱してP電極(ボンディングパッド)8と電流拡散補助配線9を形成する。
図6(e)に示すように、スパッタリングにより5μmのAg−Pd−Cu合金を成膜し、リフトオフ法でパターニングを行い、反射部を形成する部分の成膜を残して反射部材11を形成する。
図6(f)に示すように、フォトリソグラフィにより基板1の露出面、反射部材11の周辺部を除いた部分をフォトレジスト31でマスクする。
図7(g)に示すように、フォトレジスト31をマスクとしてAg−Pd−Cu合金の反射部材11をウェットエッチングする。この際、Ag−Pd−Cu合金の反射部材11は等方的にエッチングされるため、反射部材11の側面は山状に傾斜する。
図7(h)に示すように、フォトレジスト31を除去し、図7(i)に示すように、プラズマCVDによりSiO2 膜10を全面に成膜し、ドライエッチングにより、P電極8上部、N電極7上部及び発光素子切断溝の上部のSiO2 膜10を除去して、LEDウェハを完成する。その後、レーザスクライピングにより基板上に形成された切断溝で素子分離を行い、発光素子を完成し、パッケージへの組み立てを行う。
上述の実施の形態2において、側面が山状に傾斜した反射部材11を形成する場合に、図6(e)で形成された反射部材11の発光部側の表面を除外して反射部材11の表面にSiO2 膜を形成し、SiO2 膜が除外された部分に側面が傾斜する山状のフォトレジストを形成する。フォトレジストは、中心部より外周部で厚みを小さくしてある。そして、SiO2 膜及びフォトレジストをマスクとして反射部材11をドライエッチングすることにより、側面が山状に傾斜した反射部材11を形成することもできる。
実施の形態3
図8は実施の形態3の発光素子120の要部構成を示す縦断面図である。実施の形態1、2との相違点は、N電極7の側面に反射構造を設けてあることである。
図8は実施の形態3の発光素子120の要部構成を示す縦断面図である。実施の形態1、2との相違点は、N電極7の側面に反射構造を設けてあることである。
図8に示すように、基板1の上側表面には、N型半導体層2、活性層3、P型半導体層4がこの順に積層してある。N型半導体層2、活性層3、P型半導体層4は、実施の形態1、2と同様の構成である。
P型半導体層4の上面には、電流拡散層6を形成してある。電流拡散層6は、例えば、導電性の透明膜であるITO膜(インジウム錫酸化膜)である。発光素子120のほぼ中央部には、N型半導体層2に接触してV/Al層12を形成してあり、V/Al層12の上面にはN電極7を形成してある。N電極7を挟むような形で、N型半導体層2、活性層3、P型半導体層4により構成される発光部80としてのLED構造をなしている。
発光素子120の角部付近には、P型半導体層4に接触してボンディング電極であるP電極8を形成してある。また、P電極8からは、電流拡散層6の外周付近に沿って周設した電流拡散補助配線9を延設してある。これにより、P電極8からの電流は、電流拡散補助配線9を流れ、電流拡散層6全体を通じてN型半導体層2へ流れることになり、発光部80の広い範囲で光を放射することが可能となる。
V/Al層12の側面は山状に傾斜した傾斜面であり、V/Al層12の側面は、発光部80の側面に対峙して配置されている。V/Al層12の高さ寸法は、V/Al層12が形成されたN型半導体層2の表面からP型半導体層4の上面までの寸法の略半分以上あればよい。これにより、発光部80の側面から放射される光を発光素子100内部で効率良く反射させることができる。
傾斜面の傾斜角度は、例えば、5度以上85度以下をなす。なお、傾斜角度は、高さに応じて変化させてもよい。傾斜角度が5度より小さい場合には、反射光を発光素子120の上面側に取り出すことができず、また、傾斜角度が85度を超える場合、発光素子120の側面から光が放射してしまう。このため、V/Al層12の傾斜面の傾斜角度は、5度以上85度以下がよい。これにより、発光部80の側面から放射される光を発光素子120の上面所要の方向に反射させて所要の放射特性を得ることができる。
発光素子120が上述の構成をなすことにより、発光素子120の内部で発光部80の側面から放射される光を発光素子120の上面側に反射させることができる。また、発光部80の側面から放射される光を所要の方向に反射させることができ、発光素子120を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて上面側に効率よく放射させることができる。
次に発光素子120の製造方法について説明する。図9及び図10は実施の形態3の発光素子120の製造工程を示す説明図である。図9(a)に示すように、有機金属化学気相成長法(MO−CVD法)により、実施の形態1と同様にして、基板1上にN型半導体層2、活性層3、P型半導体層4をこの順に形成したLED構造を生成する。MO−CVD装置から取り出した基板に紫外線を照射しながら、約400℃に加熱し、P型半導体層4の活性化を行う。
図9(b)に示すように、フォトレジストをマスクとして、発光素子120の素子切断部の化合物半導体層(N型半導体層2、活性層3、P型半導体層4)をドライエッチングにより基板1が露出するまで除去する。
図9(c)に示すように、N電極7を設ける位置のP型半導体層4、活性層3をドライエッチングによりN型半導体層2が露出するまでエッチングして凹部41を形成する。
図9(d)に示すように、全面にV/Alをスパッタにより成膜してV/Al層12を形成し、V/Al層12の凹部41に対応する位置にフォトレジスト42を形成する。
図10(e)に示すように、フォトリソグラフィとウェットエッチングによりV/Al層12を除去し、凹部41の内部に側面が傾斜した山状のV/Al層12を形成する。V/Al層12は、N電極7の一部を構成する。
図10(f)に示すように、P型半導体層4の表面に導電性の透明膜であるITO膜を真空蒸着及びスパッタリングにより約200nm成膜して電流拡散層6を形成する。この際、リフトオフ法によりパターニングした後、空気中で約400℃に加熱し、ITOの透明化を行う。
図10(g)に示すように、真空蒸着によりTi/Auを成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTA(Rapid Thermal anneal)により約500℃に加熱してN型オーミック電極兼ボンディングパッドを形成する。これによりN電極7を形成する。同様にして、P電極(ボンディングパッド)8と電流拡散補助配線9を形成する。
図10(h)に示すように、プラズマCVDによりSiO2 膜10を全面に成膜し、ドライエッチングにより、P電極8上部、N電極7上部及び発光素子切断溝の上部のSiO2 膜10を除去して、LEDウェハを完成する。その後、レーザスクライピングにより基板上に形成された切断溝で素子分離を行い、発光素子を完成し、パッケージへの組み立てを行う。
実施の形態4
図11は実施の形態4の発光素子130の要部構成を示す縦断面図である。実施の形態3との相違点は、N電極7の傾斜面の構造である。すなわち、N電極7の側面全体に亘って傾斜面を形成しある。
図11は実施の形態4の発光素子130の要部構成を示す縦断面図である。実施の形態3との相違点は、N電極7の傾斜面の構造である。すなわち、N電極7の側面全体に亘って傾斜面を形成しある。
図8に示すように、基板1の上側表面には、N型半導体層2、活性層3、P型半導体層4がこの順に積層してある。N型半導体層2、活性層3、P型半導体層4は、実施の形態1、2と同様の構成である。他の構成は実施の形態3と同様であるので説明は省略する。
N電極7の側面は山状に傾斜した傾斜面であり、発光部80の側面に対峙して配置されている。これにより、発光部80の側面から放射される光を発光素子130内部で効率良く反射させることができる。
傾斜面の傾斜角度は、例えば、5度以上85度以下をなす。なお、傾斜角度は、高さに応じて変化させてもよい。傾斜角度が5度より小さい場合には、反射光を発光素子130の上面側に取り出すことができず、また、傾斜角度が85度を超える場合、発光素子130の側面から光が放射してしまう。このため、N電極7の傾斜面の傾斜角度は、5度以上85度以下がよい。これにより、発光部80の側面から放射される光を発光素子130の上面所要の方向に反射させて所要の放射特性を得ることができる。
発光素子130が上述の構成をなすことにより、発光素子130の内部で発光部80の側面から放射される光を発光素子130の上面側に反射させることができる。また、発光部80の側面から放射される光を所要の方向に反射させることができ、発光素子130を実装するパッケージ側に反射構造を設けられない薄型の表面実装型パッケージにおいて上面側に効率よく放射させることができる。
次に発光素子130の製造方法について説明する。図12及び図13は実施の形態4の発光素子130の製造工程を示す説明図である。図12(a)に示すように、有機金属化学気相成長法(MO−CVD法)により、実施の形態1と同様にして、基板1上にN型半導体層2、活性層3、P型半導体層4をこの順に形成したLED構造を生成する。MO−CVD装置から取り出した基板に紫外線を照射しながら、約400℃に加熱し、P型半導体層4の活性化を行う。
図12(b)に示すように、フォトレジストをマスクとして、発光素子130の素子切断部の化合物半導体層(N型半導体層2、活性層3、P型半導体層4)をドライエッチングにより基板1が露出するまで除去する。
図12(c)に示すように、N電極7を設ける位置のP型半導体層4、活性層3をドライエッチングによりN型半導体層2が露出するまでエッチングして凹部51を形成する。
図12(d)に示すように、全面にSiO2 膜52を成膜し、凹部51のN電極7を形成する部分のSiO2 膜52をドライエッチングにより除去する。続いて、全面にV/Al/Ti/Auをスパッタにより、それぞれ約0.1μm/2μm/0.5μm/1μm成膜して金属膜53を形成する。
図13(e)に示すように、金属膜53の凹部51に対応する位置に側面が傾斜した山状のフォトレジスト54を形成する。すなわち、フォトレジスト54は、中心部より周辺部でフォトレジストの膜厚が小さくなるように(不足するように)してある。
図13(f)に示すように、フォトレジスト54をマスクとしてドライエッチングでSiO2 膜52が露出するまで金属膜53を除去してN電極7を形成する。フォトレジスト54の側面が傾斜する山状であるため、N電極7の側面も山状に傾斜する。
図13(g)に示すように、SiO2 膜52を除去し、P型半導体層4の表面に導電性の透明膜であるITO膜を真空蒸着及びスパッタリングにより約200nm成膜して電流拡散層6を形成する。この際、リフトオフ法によりパターニングした後、空気中で約400℃に加熱し、ITOの透明化を行う。さらに、真空蒸着によりTi/Auを成膜し、リフトオフ法でパターニングを行い、Ar雰囲気中でRTA(Rapid Thermal anneal)により約500℃に加熱してP電極(ボンディングパッド)8と電流拡散補助配線9を形成する。
図13(h)に示すように、プラズマCVDによりSiO2 膜10を全面に成膜し、ドライエッチングにより、P電極8上部、N電極7上部及び発光素子切断溝の上部のSiO2 膜10を除去して、LEDウェハを完成する。その後、レーザスクライピングにより基板上に形成された切断溝で素子分離を行い、発光素子を完成し、パッケージへの組み立てを行う。
上述の実施の形態において、窒化ガリウム系半導体層を等方的にエッチングすることは、ウェットエッチングであってもドライエッチングであっても困難である。これをドライエッチングにより傾斜構造(反射部)を作成する場合、マスクとなるフォトレジストの膜厚を外周部(側面)で傾斜して山状(メサ状)にし、中心部より周辺部でフォトレジストの膜厚が小さく(不足するように)することで、そのフォトレジストの厚さに応じてエッチングの深さを制御することができる。なお、フォトレジストの外周部の厚みを薄くすることは、露光時、現像時、現像後の硬化処理などの条件を調整することで容易に行うことができる。
上述の実施の形態において、反射面を被覆する被覆膜は、例えば、透明誘電体膜を用いることができる。これにより、光の反射効率を低下させることなく、反射面を保護することができる。
1 基板
2 N型半導体層
3 活性層
4 P型半導体層
5 反射膜
6 電流拡散層
7 N電極
8 P電極
9 電流拡散補助配線
10、21、52 SiO2 膜
11 反射部材
12 V/Al層
23、31、42、54 フォトレジスト
24 側面
41、51 凹部
53 金属膜
60、80 発光部
61、62、71、72 反射部
2 N型半導体層
3 活性層
4 P型半導体層
5 反射膜
6 電流拡散層
7 N電極
8 P電極
9 電流拡散補助配線
10、21、52 SiO2 膜
11 反射部材
12 V/Al層
23、31、42、54 フォトレジスト
24 側面
41、51 凹部
53 金属膜
60、80 発光部
61、62、71、72 反射部
Claims (14)
- 基板の一部表面に化合物半導体層からなる発光層を形成した半導体発光素子において、
前記化合物半導体層の側面から出射された光を反射する反射面を有する反射部材を該側面に対向させて基板上に設けてあることを特徴とする半導体発光素子。 - 前記反射部材は、
基板上に形成した化合物半導体層であり、
前記反射面には、
前記化合物半導体層の表面に形成したAg、Al若しくはAu、又はAg、Al若しくはAuのいずれか1つを主体とした合金の反射膜を形成してあることを特徴とする請求項1に記載の半導体発光素子。 - 前記反射部材は、
Ag、Al若しくはAu、又はいずれか1つを主体とした合金であることを特徴とする請求項1に記載の半導体発光素子。 - 基板の表面に化合物半導体層からなる発光層を形成した半導体発光素子において、
前記化合物半導体層に形成された凹部に該凹部の側面の化合物半導体層から離隔した電極を備え、
該電極は、
前記凹部の側面に対向させ、化合物半導体層から出射された光を反射する反射面を備えることを特徴とする半導体発光素子。 - 前記電極は、
Ag、Al若しくはAu、又はいずれか1つを主体とした合金であることを特徴とする請求項4に記載の半導体発光素子。 - 前記反射面には、
Ag、Al若しくはAu、又はAg、Al若しくはAuのいずれか1つを主体とした合金の反射膜を形成してあることを特徴とする請求項4に記載の半導体発光素子。 - 前記反射面は、
厚み方向に化合物半導体層の側面から離隔すべく傾斜してあることを特徴とする請求項1乃至請求項6のいずれかに記載の半導体発光素子。 - 前記反射面の傾斜角度は、
厚み方向と5度以上85度以下をなすことを特徴とする請求項7に記載の半導体発光素子。 - 前記反射面を被覆する被覆膜を備えることを特徴とする請求項1乃至請求項8のいずれかに記載の半導体発光素子。
- 基板の一部表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、
基板の表面に化合物半導体層を形成する工程と、
形成された化合物半導体層の表面にSiO2 膜を形成する工程と、
発光層を構成する化合物半導体層の周縁位置から所定範囲のSiO2 膜を除去する工程と、
SiO2 膜が除去された部分に側面が傾斜する山状のフォトレジストを形成する工程と、
前記SiO2 膜及びフォトレジストをマスクとして化合物半導体をドライエッチングする工程と
を含むことを特徴とする半導体発光素子の製造方法。 - 基板の一部表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、
基板の表面に化合物半導体層を形成する工程と、
発光層を構成する化合物半導体層を除外して基板の表面に形成された化合物半導体層をエッチングにより除去する工程と、
化合物半導体層が除去された基板表面に前記発光層から離隔してAg、Al若しくはAu、又はいずれか1つを主体とした合金で反射部材を形成する工程と、
前記反射部材の表面にフォトレジストを形成する工程と、
前記フォトレジストをマスクとして反射部材を等方的にエッチングする工程と
を含むことを特徴とする半導体発光素子の製造方法。 - 基板の一部表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、
基板の表面に化合物半導体層を形成する工程と、
発光層を構成する化合物半導体層を除外して基板の表面に形成された化合物半導体層をエッチングにより除去する工程と、
化合物半導体層が除去された基板表面に前記発光層から離隔してAg、Al若しくはAu、又はいずれか1つを主体とした合金で反射部材を形成する工程と、
前記反射部材の発光層側の表面を除外して該反射部材の表面にSiO2 膜を形成する工程と、
SiO2 膜が除外された部分に側面が傾斜する山状のフォトレジストを形成する工程と、
前記SiO2 膜及びフォトレジストをマスクとして前記反射部材をドライエッチングする工程と
を含むことを特徴とする半導体発光素子の製造方法。 - 基板の表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、
基板の表面に化合物半導体層を形成する工程と、
形成された化合物半導体層にエッチングにより凹部を形成する工程と、
前記凹部を含む化合物半導体層の表面にAg、Al若しくはAu、又はいずれか1つを主体とした合金の金属膜を形成する工程と、
形成された金属膜の表面の電極を形成する位置にフォトレジストを形成する工程と、
形成されたフォトレジストをマスクとして金属膜を等方的にエッチングする工程と
を含むことを特徴とする半導体発光素子の製造方法。 - 基板の表面に化合物半導体層からなる発光層を形成した半導体発光素子の製造方法において、
基板の表面に化合物半導体層を形成する工程と、
形成された化合物半導体層にエッチングにより凹部を形成する工程と、
前記凹部の電極を形成する位置を除外して前記化合物半導体層の表面にSiO2 膜を形成する工程と、
SiO2 膜が形成された化合物半導体層にAg、Al若しくはAu、又はいずれか1つを主体とした合金の金属膜を形成する工程と、
形成された金属膜の表面のSiO2 膜が除外された部分に対応する位置に側面が傾斜する山状のフォトレジストを形成する工程と、
前記SiO2 膜及びフォトレジストをマスクとして前記金属膜をドライエッチングする工程と
を含むことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007227081A JP2009059970A (ja) | 2007-08-31 | 2007-08-31 | 半導体発光素子及び半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007227081A JP2009059970A (ja) | 2007-08-31 | 2007-08-31 | 半導体発光素子及び半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009059970A true JP2009059970A (ja) | 2009-03-19 |
Family
ID=40555425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007227081A Pending JP2009059970A (ja) | 2007-08-31 | 2007-08-31 | 半導体発光素子及び半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009059970A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018819A (ja) * | 2009-07-10 | 2011-01-27 | Sharp Corp | 半導体発光素子とその製造方法 |
WO2014058069A1 (ja) * | 2012-10-12 | 2014-04-17 | エルシード株式会社 | 半導体発光素子及びその製造方法 |
JP2019117905A (ja) * | 2017-12-27 | 2019-07-18 | ローム株式会社 | 半導体発光装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774395A (ja) * | 1993-08-31 | 1995-03-17 | Victor Co Of Japan Ltd | 発光ダイオード装置及びその製造方法 |
JPH088462A (ja) * | 1994-06-23 | 1996-01-12 | Ricoh Co Ltd | 半導体発光装置及びその製造方法 |
JP2003051610A (ja) * | 2001-08-03 | 2003-02-21 | Nichia Chem Ind Ltd | Led素子 |
JP2004095944A (ja) * | 2002-09-02 | 2004-03-25 | Sharp Corp | 発光ダイオードおよびその製造方法 |
WO2005096399A1 (ja) * | 2004-03-31 | 2005-10-13 | Nichia Corporation | 窒化物半導体発光素子 |
JP2005302747A (ja) * | 2004-03-29 | 2005-10-27 | Stanley Electric Co Ltd | 半導体発光素子 |
JP2005340184A (ja) * | 2004-04-30 | 2005-12-08 | Du Pont Toray Co Ltd | Led照明装置 |
JP2007081115A (ja) * | 2005-09-14 | 2007-03-29 | Sony Corp | 半導体発光素子の製造方法 |
-
2007
- 2007-08-31 JP JP2007227081A patent/JP2009059970A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774395A (ja) * | 1993-08-31 | 1995-03-17 | Victor Co Of Japan Ltd | 発光ダイオード装置及びその製造方法 |
JPH088462A (ja) * | 1994-06-23 | 1996-01-12 | Ricoh Co Ltd | 半導体発光装置及びその製造方法 |
JP2003051610A (ja) * | 2001-08-03 | 2003-02-21 | Nichia Chem Ind Ltd | Led素子 |
JP2004095944A (ja) * | 2002-09-02 | 2004-03-25 | Sharp Corp | 発光ダイオードおよびその製造方法 |
JP2005302747A (ja) * | 2004-03-29 | 2005-10-27 | Stanley Electric Co Ltd | 半導体発光素子 |
WO2005096399A1 (ja) * | 2004-03-31 | 2005-10-13 | Nichia Corporation | 窒化物半導体発光素子 |
JP2005340184A (ja) * | 2004-04-30 | 2005-12-08 | Du Pont Toray Co Ltd | Led照明装置 |
JP2007081115A (ja) * | 2005-09-14 | 2007-03-29 | Sony Corp | 半導体発光素子の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018819A (ja) * | 2009-07-10 | 2011-01-27 | Sharp Corp | 半導体発光素子とその製造方法 |
WO2014058069A1 (ja) * | 2012-10-12 | 2014-04-17 | エルシード株式会社 | 半導体発光素子及びその製造方法 |
JP2019117905A (ja) * | 2017-12-27 | 2019-07-18 | ローム株式会社 | 半導体発光装置 |
JP7010692B2 (ja) | 2017-12-27 | 2022-01-26 | ローム株式会社 | 半導体発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5676396B2 (ja) | 高光抽出led用の基板除去方法 | |
JP4996706B2 (ja) | 半導体発光素子およびその製造方法 | |
JP4907842B2 (ja) | 平面全方位リフレクタを有する発光ダイオード | |
KR100887139B1 (ko) | 질화물 반도체 발광소자 및 제조방법 | |
JP2007536732A (ja) | SiC基板上に形成されたGaN膜に対するリフトオフプロセスおよびその方法により作製されたデバイス | |
JP2007103689A (ja) | 半導体発光装置 | |
JP2009059969A (ja) | 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法 | |
JP2010219502A (ja) | 発光素子 | |
US9024332B2 (en) | Semiconductor light emitting element | |
KR20100035846A (ko) | 발광 소자 및 그 제조방법 | |
US20130207071A1 (en) | Light emitting diode array | |
JP4835409B2 (ja) | Iii−v族半導体素子、およびその製造方法 | |
JP4886869B2 (ja) | 半導体発光素子およびその製造方法 | |
EP2426741B1 (en) | Method of fabricating a semiconductor light emitting device | |
JP2012174902A (ja) | 窒化物半導体発光素子の製造方法 | |
US9159871B2 (en) | Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof | |
TWI625870B (zh) | 製造半導體發光裝置的方法 | |
JP2011071444A (ja) | 発光素子 | |
JP6627728B2 (ja) | 発光素子の製造方法 | |
JP2009059970A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP2010040937A (ja) | 半導体発光素子、発光装置、照明装置及び表示装置 | |
US20140138729A1 (en) | High efficiency light emitting diode | |
JP6627727B2 (ja) | 発光素子の製造方法 | |
KR101805301B1 (ko) | 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자 | |
JP5945409B2 (ja) | 半導体素子とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120605 |