JP5130435B2 - Iii族窒化物半導体基板のパターン形成方法及びiii族窒化物半導体発光素子の製造方法 - Google Patents

Iii族窒化物半導体基板のパターン形成方法及びiii族窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5130435B2
JP5130435B2 JP2009112801A JP2009112801A JP5130435B2 JP 5130435 B2 JP5130435 B2 JP 5130435B2 JP 2009112801 A JP2009112801 A JP 2009112801A JP 2009112801 A JP2009112801 A JP 2009112801A JP 5130435 B2 JP5130435 B2 JP 5130435B2
Authority
JP
Japan
Prior art keywords
group iii
nitride semiconductor
iii nitride
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009112801A
Other languages
English (en)
Other versions
JP2010098288A (ja
Inventor
鐘 隣 梁
裕 承 金
尚 ▲樺▼ 宋
時 赫 李
泰 亨 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2010098288A publication Critical patent/JP2010098288A/ja
Application granted granted Critical
Publication of JP5130435B2 publication Critical patent/JP5130435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、III族窒化物半導体基板のパターン形成方法及びIII族窒化物半導体発光素子の製造方法に関するもので、より詳細には、より簡単な工程を利用してパターンを形成することができるIII族窒化物半導体基板のパターン形成方法及びIII族窒化物半導体発光素子の製造方法に関する。
一般的にIII族窒化物半導体発光素子は、青色または緑色波長滞の光を得るために使用される発光素子である。このようなIII族窒化物半導体発光素子において、チップ単位で分離するための溝パターンを形成したり、光抽出効率を向上させるための凹凸パターンを形成したりするためには、エッチング工程を経ることが必要であった。従来技術による具体的なエッチング工程は、次のような方法で行うことができる。
先ず、III族窒化物半導体発光素子の表面上に金属物質または酸化物質等を利用してマスク層を形成した後、マスク層上にフォトレジストをコーティングして露光する。この場合、露光段階では、所望のパターンが設計されたマスクを利用することができる。
次に、フォトレジストを現像して光に露出した部分(または光に露出されない部分)のフォトレジストを除去する。この後、フォトレジストの除去によって露出したマスク層及びIII族窒化物半導体発光素子の表面をエッチングしてパターンを形成することができる。そして、パターン形成が完了すると、残存したフォトレジスト及びマスク層を除去することになる。
上述したようにIII族窒化物半導体発光素子上にパターンを形成するためには、多数の工程を利用することが必要であった。従って、工程費用及び工程時間が増加するという問題点があった。特に、パターン形成のためにマスクを利用する場合、マスクを製作するための工程費用が増加するので、上記の問題がさらに浮き彫りになっていた。
本発明は、上述した問題点を解決するためのものであり、本発明の目的は、III族窒化物半導体基板上でレーザを照射した領域をマスクとして利用しながらエッチングすることによって、より簡単な工程でパターンを形成することが可能なIII族窒化物半導体基板のパターン形成方法及びIII族窒化物半導体発光素子の製造方法を提供する。
上記のような目的を解決するために、本発明の一実施例に係るIII族窒化物半導体基板のパターン形成方法は、III族窒化物半導体基板の表面において、エッチングを防止するための少なくとも一つの第1領域上にレーザを照射する段階と、前記レーザが照射された第1領域をマスクとして利用し、前記第1領域を除いた少なくとも一つの第2領域をエッチングする段階とを含んでいる。
この場合に、前記III族窒化物半導体基板は、窒素極性を有する第1表面と、前記第1表面と反対側に位置してIII族元素極性を有する第2表面とを含むことができる。
また、前記少なくとも一つの第1領域及び第2領域は、前記III族窒化物半導体基板の第1表面上に位置し、前記第1領域は前記レーザ照射によってIII族元素極性に変換されることを特徴としている。
また、前記III族窒化物半導体基板は、AlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体からなることを特徴としている。
本発明のパターン形成方法において、前記第2領域をエッチングする段階は、KOH、HSO及びHPOのうちのいずれか一つの物質を利用したウェットエッチングで行うことができる。
本発明の一実施例に係るIII族窒化物半導体発光素子の製造方法は、窒化物単結晶成長用基板上に、第1III族窒化物半導体層と、活性層と、第2III族窒化物半導体層とを含んだ発光構造物を成長させる段階と、前記第2III族窒化物半導体層上に前記発光構造物を支持するための支持基板を形成する段階と、前記発光構造物から前記窒化物単結晶成長用基板を除去する段階と、前記窒化物単結晶成長用基板を除去することによって露出した前記発光構造物の表面において、エッチングを防止するための少なくとも一つの第1領域上にレーザを照射する段階と、前記レーザが照射された第1領域をマスクとして利用し、前記第1領域を除いた少なくとも一つの第2領域をエッチングする段階とを含んでいる。
また、前記発光構造物は、前記第1III族窒化物半導体層の一方の面に構成されて窒素極性を有する第1表面と、前記第1表面と反対側に位置する前記第2III族窒化物半導体層の一方の面に構成されてIII族元素極性を有する第2表面とを含んでいる。
また、前記少なくとも一つの第1領域及び第2領域は、前記発光構造物の第1表面上に位置し、前記第1領域は前記レーザ照射によってIII族元素極性に変換されることを特徴としている。
本発明の製造方法において、前記少なくとも一つの第2領域をエッチングする段階は、前記第2領域を、前記第1III族窒化物半導体層の一定の深さまでエッチングして、光を抽出するための凹凸パターンを形成する。
また、前記少なくとも一つの第2領域をエッチングする段階は、前記第2領域を、前記第1III族窒化物半導体層から前記第2III族窒化物半導体層まで貫通するような深さまでエッチングして、前記発光構造物を素子単位で分離するための溝パターンを形成することも可能である。
そして、前記窒化物単結晶成長用基板は、サファイア、SiC、Si、ZnO、MgAl、MgO、LiAlO及びLiGaOで構成されたグループから選ばれた物質からなることを特徴としている。
また、前記第1III族窒化物半導体層、前記活性層及び前記第2III族窒化物半導体層は、AlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体からなることを特徴としている。
一方、前記少なくとも一つの第2領域をエッチングする段階は、KOH、HSO及びHPOのうちのいずれか一つの物質を利用したウェットエッチングで行うことができる。
さらに、本製造方法は、前記レーザが照射された第1領域上に第1電極を形成する段階と、前記支持基板上に第2電極を形成する段階とをさらに含むことが可能である。
本発明によれば、III族窒化物半導体基板上において、エッチングを防止するための第1領域にレーザを照射することによって、エッチング過程で第1領域をマスクとして利用することができるようにする。これによって、レーザ照射とエッチング工程を行うだけでIII族窒化物半導体基板上にパターンを形成できるので、より簡単にパターンを形成することができる。さらに、III族窒化物半導体発光素子をチップ単位で分離するための溝パターンまたは光抽出効率を向上させるための凹凸パターンの形成においても、この方法を利用することによって工程時間及び工程費用を節減することができる。
本発明の一実施例に係るIII族窒化物半導体基板のパターン形成方法を示す図面である。 本発明の一実施例に係るIII族窒化物半導体基板のパターン形成方法を示す図面である。 本発明の一実施例に係るIII族窒化物半導体基板のパターン形成方法を示す図面である。 本発明の一実施例に係るIII族窒化物半導体発光素子の製造方法を説明するための図面である。 本発明の一実施例に係るIII族窒化物半導体発光素子の製造方法を説明するための図面である。 本発明の一実施例に係るIII族窒化物半導体発光素子の製造方法を説明するための図面である。 本発明の一実施例に係るIII族窒化物半導体発光素子の製造方法を説明するための図面である。 本発明の一実施例に係るIII族窒化物半導体発光素子の製造方法を説明するための図面である。 本発明の一実施例に係るIII族窒化物半導体発光素子の製造方法を説明するための図面である。 本発明の他の実施例に係るIII族窒化物半導体発光素子の製造方法を説明するための図面である。 本発明の他の実施例に係るIII族窒化物半導体発光素子の製造方法を説明するための図面である。 本発明の製造方法によって製造されたIII族窒化物半導体発光素子の表面を撮影した写真である。
以下、添付した図面を参照して本発明をより詳しく説明する。
図1a乃至図1cは、本発明の一実施例に係るIII族窒化物半導体基板のパターン形成方法を示す図面である。先ず、図1aに図示したように、III族窒化物半導体基板100を用意する。具体的に説明すると、III族窒化物半導体基板100は、成長基板(未図示)上にIII族窒化物半導体層を成長させた後、成長基板を除去する過程を通じて形成することができる。この場合、成長基板としてはサファイア基板またはSiC基板等を利用することができる。
また、III族窒化物半導体基板100は、AlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1である)半導体組成を有する単結晶層基板であることが好ましい。
一方、III族窒化物半導体基板100は、第1表面110と、反対側に位置する第2表面120とを含んでいる。この場合、第1表面110は窒素極性を有し、第2表面120はIII族元素極性を有する。具体的に説明すると、III族窒化物半導体基板100においてIII族元素と窒素元素はWurtzite結晶構造を有するので、第1表面110には窒素元素が配列され、第2表面120にはIII族元素が配列された構造を有する。すなわち、第1表面110と第2表面120は、配列された元素によってその表面の極性が決定される。
以下では、III族窒化物半導体基板100上にパターンを形成する過程を具体的に説明する。
図1bを参照すると、III族窒化物半導体基板100において、窒素極性を有する第1表面110上にレーザを照射する。具体的に説明すると、パターンの形態を考慮して第1表面110上にエッチングを防止するための少なくとも一つの第1領域Aと、エッチング処理をするための少なくとも一つの第2領域Bとを指定する。そして、エッチングを防ぐための第1領域A上にレーザを照射する。
III族窒化物半導体基板100は、極性の差によって第1表面110と第2表面120との間でエッチング特性に差が生じる。具体的に説明すると、窒素極性を有する第1表面110はエッチングが可能であるが、III族元素極性を有する第2表面120はエッチングすることが難しい。この特性を考慮すると、エッチング処理を利用してパターンを形成するためには、窒素極性を有する第1表面110をエッチングすることが好ましい。従って、第1表面110上に第1及び第2領域A、Bを指定して第1領域A上にレーザを照射することによって、第1領域Aの表面処理を行う。
この場合、第1領域A上にレーザを照射する前に、プラズマ処理またはイオンビーム照射を通じて第1領域Aの表面から一部の厚さの層に窒素空隙が生じ、III族元素と窒素元素が不規則に配列されるようにする。例えば、プラズマ処理またはイオンビーム照射によって、第1領域Aの表面を非晶質形態、多結晶形態またはIII族元素リッチ形態にすることができる。
そして、第1領域Aにレーザを照射することによって、第1領域Aの表面を処理することができる。この処理によって、第1領域AはIII族元素極性に変換される。具体的に説明すると、レーザ照射を通じて第1領域Aに不規則に配列されたIII族元素と窒素元素が再結晶化され、第1領域AではIII族元素が配列された構造を有することになる。これは、表面上に窒素元素よりIII族元素が配列されるほうが安定的であるために現れる現象で、III族元素と窒素元素が不規則に配列された状態でレーザを照射すると、相対的に安定した結晶構造を有するIII族元素が第1領域A上に配列されることになる。これによって、第1表面110上には、III族元素極性に変換された第1領域Aと、窒素極性を有する第2領域Bとが両方存在することになり、一つの表面上に二つの極性が存在する形態となる。
一方、本発明において表面処理のために使用されるレーザは、193nmエキシマレーザ、248nmエキシマレーザ及び308nmエキシマレーザ、Nd:YAGレーザ、He−Neレーザ及びArイオンレーザのうちの少なくともいずれか一つを利用することができる。また、レーザを照射する以外に、一定の熱エネルギーを通じて、第1領域A上に不規則に配列されたIII族元素と窒素元素を再配列させることができる方法を利用することも可能である。例えば、イオンビームやアニールのような方法を利用することもできる。
次に、図1bに図示したIII族窒化物半導体基板100をエッチングしてパターンを形成する。具体的に説明すると、III族窒化物半導体基板100において、III族元素極性を有する第1領域Aと窒素極性を有する第2領域Bとを含んだ第1表面110を、KOH、HSO及びHPOのうちのいずれか一つの物質を利用してウェットエッチングする。この場合、III族元素極性を有する第1領域Aはエッチング溶液と反応せず、エッチング時にはマスクとして利用される。その反面、窒素極性を有する第2領域Bはエッチング溶液と反応してエッチング処理される。これによって、第2領域Bのみがエッチングされて図1cに図示したようなパターンが形成される。
上述したように、本発明はフォトレジストを利用した露光工程及びエッチングを通じてパターンを形成するものではなく、レーザ照射及びエッチングのみを利用してIII族窒化物半導体基板100上にパターンを形成するものである。これによって従来と比較すると、より簡単な工程を通じてパターンを形成することができるようになり、工程時間及び工程費用を節減することができる。
図2a乃至図2fは、本発明の一実施例に係るIII族窒化物半導体発光素子の製造方法を示す図面である。図2aを参照すると、窒化物単結晶成長用基板210上に第1III族窒化物半導体層231、活性層232及び第2III族窒化物半導体層233を含んだ発光構造物230を形成する。この場合、窒化物単結晶成長用基板210はサファイア、SiC、Si、ZnO、MgAl、MgO、LiAlO及びLiGaOで構成されたグループから選ばれた物質によって形成されたものであればよい。また、第1III族窒化物半導体層231、活性層232、第2III族窒化物半導体層233の成長は、MOCVD方法、HVPE方法及びMBE方法のうちのいずれかひとつの方法を利用することができる。
図2aに図示した第1III族窒化物半導体層231、活性層232及び第2III族窒化物半導体層233は、AlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体組成を有するもので、アルミニウム(Al)、インジウム(In)及びガリウム(Ga)のうちの少なくとも一つ以上のIII族元素と窒素元素が一定の配列で結合した結晶構造を有する。
この後、図2bに図示したように、発光構造物230上に支持基板240を形成する。この場合、支持基板240は発光構造物230を支持するためのものであり、伝導性基板(例えば、シリコン基板または金属基板)を利用することができる。そして、図2cに示すように、レーザリフトオフ方法を利用して窒化物単結晶成長用基板210を発光構造物230から分離する。その結果、図2dに図示したように、支持基板240が発光構造物230を支持する構造を有することになる。
図2dにおいて、発光構造物230は、第1表面230a及び第2表面230bを含んでいる。この場合、第1表面230aは窒化物単結晶成長用基板210を分離したことによって露出した第1III族窒化物半導体層231の一方の面で、窒素極性を有する。また、第2表面230bは第1表面230aと反対側に位置して支持基板240と接する第2III族窒化物半導体層233の一方の面で、III族元素極性を有する。すなわち、第1表面230aには窒素元素が配列され、第2表面230bにはIII族元素が配列された構造を有する。
この後、図2eに示すように、発光構造物230において窒素極性を有する第1表面230a上にレーザを照射する。第1表面230aに該当する第1III族窒化物半導体層231の一方の面は、活性層232において発生した光を外部に放出する光放出面であって、この部分に凹凸パターンを形成することによって光抽出効率を増加させることができる。このため、図2eに図示したように、発光構造物230の第1表面230aにレーザを照射する。具体的に説明すると、凹凸パターンの形態を考慮して、第1表面230a上にエッチングを防止するための少なくとも一つの第1領域Cと、エッチング処理をするための少なくとも一つの第2領域Dを指定する。そして、エッチングを防止するための第1領域C上にレーザを照射する。
発光構造物230において、III族元素極性を有する第2表面230bのエッチングが難しいという点を考慮して、窒素極性を有する第1表面230aをエッチングすることが好ましい。従って、第1表面230a上に第1及び第2領域C、Dを指定し、エッチングを防止するための第1領域C上にレーザを照射する。この場合、第1領域C上にレーザを照射する前に、プラズマ処理またはイオンビーム照射を通じて第1領域Cの表面を、III族元素と窒素元素が不規則に配列された非晶質形態、多結晶形態またはIII族元素リッチ形態となるように前処理を行うことができる。
そして、第1領域Cにレーザを照射することによって、第1領域CがIII族元素極性を有することになる。これは、第1領域CがIII族元素と窒素元素を不規則に配列した状態でレーザを照射されると、相対的に安定した結晶構造を有するIII族元素が第1領域C上に配列されるためである。
この後、レーザ処理された発光構造物230の第1表面230aをエッチングしてパターンを形成する。具体的に説明すると、発光構造物230においてIII族元素極性を有する第1領域Cと、窒素極性を有する第2領域Dを含んだ第1表面230aに対して、ウェットエッチングを行う。この場合に、III族元素極性を有する第1領域Cは、エッチング溶液と反応せず、窒素極性を有する第2領域Dはエッチング溶液と反応してエッチング処理される。これによって、第2領域Dのみがエッチングされて発光構造物230の光抽出面上に凹凸パターンを形成することができる。ここで、発光構造物230の第1表面230aは、第1表面230aを提供する第1III族窒化物半導体層231の一定の深さまでエッチングされるようにすることが好ましい。
図2fに図示したように、発光構造物230の光放出面上に凹凸パターンを形成したことによって、活性層232から発生した光が第1窒化物半導体層231の内部に進行して凹凸パターンに到達すると、光が放出面において全反射されても、凹凸パターンの内部で再び反射されて外部に抽出することができることになる。
図2a乃至図2fに図示したように、光抽出効率を向上させるための凹凸パターンは、レーザ照射及びエッチングのみを利用した簡単な工程を通じて形成することができる。
一方、図面を通じて図示してはいないが、図2fに図示したIII族窒化物半導体発光素子において第1窒化物半導体層231の表面処理領域、すなわち第1領域Cに第1電極を形成し、支持基板240の下部に第2電極を形成することができる。
以下に示す表1は、実施例と比較例の2つの方法で製造されたIII族窒化物半導体発光素子の電気的特性を測定した結果を示したものである。具体的に説明すると、実施例の方法で製造したIII族窒化物半導体発光素子は、図2a乃至図2fで図示した方法を利用して製造したものであり、第1III族窒化物半導体層231の凹凸パターンのうちIII族元素極性を有する第1領域C上に電極(未図示)を形成した構造を有する。
一方、比較例の方法で製造したIII族窒化物半導体発光素子は、図2fに図示したIII族窒化物半導体発光素子と同一の構造を有する。但し、凹凸パターンはマスク層を形成してフォトレジストを形成し、露光、現像及びエッチング等の工程を経て形成されたものであり、レーザ照射によって表面処理されて形成されたものではない。すなわち、凹凸パターンの凸部も凹部も全て窒素極性を有する。この場合に、比較例のIII族窒化物半導体発光素子も凹凸パターンの凸部の上に電極が形成された構造を有する。
実施例及び比較例の方法で製造されたIII族窒化物半導体発光素子のサンプルをそれぞれ100個程度準備し、各サンプルの電圧特性を比較した。説明の便宜を図るため、表1では実施例及び比較例のサンプルの最大値、平均値、最小値及び標準偏差のみを示している。
表1を参照すると、第1III族窒化物半導体層231のうちレーザ照射によってIII族元素極性に変換された第1領域C上に電極が形成された実施例と、窒素極性を有する領域上に電極が形成された比較例との間には、電圧に差がある。すなわち、比較例の発光素子のサンプルは、350mAの電流において平均して3.84Vの電圧が発生し、最大4.09V、最小3.73Vの電圧が発生した。そして、350mAの電流におけるこれらのサンプルの標準偏差は約0.101Vとなった。
一方、実施例の発光素子サンプルは、350mAの電流において平均的に3.42Vの電圧が発生し、最大3.49V、最小3.36Vの電圧が発生した。そして、これらのサンプルの標準偏差は約0.032Vとなった。比較例の発光素子サンプルと比較すると、実施例のサンプルでは電圧が減少したことが分かる。
実施例のようにIII族元素極性を有する領域に電極を形成した場合に、発光素子の電気的特性がより向上することが分かった。
図3a及び図3bは、本発明の他の実施例に係るIII族窒化物半導体発光素子の製造方法を説明するための図面であり、発光素子をチップ単位で分離するための溝パターンを形成する方法を提供する。この場合、図3aに図示した発光素子は、図2a乃至図2fに図示した方法と同一の方法で製造することができる。具体的に説明すると、窒化物単結晶成長用基板上に第1III族窒化物半導体層331、活性層332及び第2III族窒化物半導体層333を含んだ発光構造物330を形成する。そして、発光構造物330上に支持基板340を形成して図3aに図示した発光素子を製造する。
図3aに図示した発光素子において、発光構造物330は、第1III族窒化物半導体層331の一方の面である第1表面330aと、第2III族窒化物半導体層333の一方の面である第2表面330bとを含んでいる。この場合に、第1表面330aは窒素極性を有し、第2表面330bはIII族元素極性を有している。
この後、溝パターンを形成するために、発光構造物330に対して窒素極性を有する第1表面330aにレーザを照射する。具体的に説明すると、第1表面330aにおいて、エッチングを防止するための第1領域Eと、エッチング処理をするための第2領域Fとを指定して第1領域Eのみにレーザを照射する。これによって、窒素極性を有する第1表面330aにおいて第1領域EだけがIII族元素極性に変換される。
次に、図3bに図示したように、エッチング溶液を利用して発光構造物330の第1表面330aをエッチングする。この過程において、III族元素極性を有する第1領域Eはエッチング溶液と反応せず、第2領域Fのみがエッチングされ、図3bに図示したようにチップ単位で分離するための溝パターンを形成することができる。このため、第1表面330aの第2領域Fに対しては、第1III族窒化物半導体層331の表面から活性層332及び第2III族窒化物半導体層333まで貫通するような深さまでエッチングする。この場合、第2領域Fのエッチングの程度(深さ)は、エッチング時間によって調節することができる。
一方、図3bに図示した窒化物半導体発光素子には、直接図示していないが、第1III族窒化物半導体層331のうち表面処理された第1領域E上に第1電極を形成し、支持基板340上に第2電極を形成することができる。
図4は、本発明の方法によって製造されたIII族窒化物半導体発光素子の表面を撮影した写真である。図4は、図2a乃至図2fに図示した方法と同一の方法で製造したIII族窒化物半導体発光素子400の表面を撮影した写真である。
III族窒化物半導体発光素子400の表面上には、凹凸パターンが形成されている。これはレーザ照射及びエッチングを通じて形成することができる。具体的に説明すると、III族窒化物半導体発光素子400の表面を一部拡大した図面を参照すると、レーザが照射されていない部分はエッチングされて溝部420を形成し、レーザが照射された部分はエッチングされずに凸部410を形成することになる。これによって、レーザ照射及びエッチングを利用して凹凸パターンを形成することができ、発光素子のパターン形成が容易になる。
以上では、本発明の好ましい実施例について図示して説明したが、本発明は上述した特定の実施例に限定されるわけではなく、特許請求の範囲において請求する本発明の要旨を外れることなく、当該発明が属する技術分野において通常の知識を有する者によって多様な変形実施が可能であることは勿論、このような変形実施は本発明の技術的思想や展望から個別に理解されてはならないものである。
100 III族窒化物半導体基板
210 ベース基板
231 第1窒化物半導体層
232 活性層
233 第2窒化物半導体層

Claims (8)

  1. III族窒化物半導体基板の表面において、エッチングを防止するための少なくとも一つの第1領域上にレーザを照射してIII族元素極性を有するマスクを形成する段階と、
    前記レーザが照射されてIII族元素極性を有する第1領域をマスクとして利用し、前記レーザが照射された第1領域を除いた少なくとも一つの第2領域をエッチングする段階と
    を含み、
    前記III族窒化物半導体基板は、
    前記第1及び第2領域を含み窒素極性を有する第1表面と、
    前記第1表面と反対側に位置してIII族元素極性を有する第2表面と
    を含み、
    記第1領域にレーザを照射して形成されたIII族元素極性を有するマスク上に電極を形成する段階
    をさらに含むことを特徴とするIII族窒化物半導体基板のパターン形成方法。
  2. 前記III族窒化物半導体基板は、AlInGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)半導体からなることを特徴とする請求項1に記載のIII族窒化物半導体基板のパターン形成方法。
  3. 前記第2領域をエッチングする段階は、KOH、HSO及びHPOのうちのいずれか一つの物質を利用したウェットエッチングで行われることを特徴とする請求項1に記載のIII族窒化物半導体基板のパターン形成方法。
  4. 前記III族窒化物半導体基板は、
    窒化物単結晶成長用基板上に、第1III族窒化物半導体層と、活性層と、第2III族窒化物半導体層とを含んだIII族窒化物半導体基板を成長させる段階と、
    前記第2III族窒化物半導体層上に前記III族窒化物半導体基板を支持するための支持基板を形成する段階と、
    前記III族窒化物半導体基板から前記窒化物単結晶成長用基板を除去する段階と、
    を含む段階により製造され、
    前記エッチングを防止するための少なくとも一つの第1領域上にレーザを照射する段階は、前記窒化物単結晶成長用基板を除去することによって露出した前記III族窒化物半導体基板の表面にレーザを照射することを特徴とする請求項1に記載のIII族窒化物半導体基板のパターン形成方法。
  5. 前記少なくとも一つの第2領域をエッチングする段階は、前記第2領域を、前記第1III族窒化物半導体層の一定の深さまでエッチングして、光を抽出するための凹凸パターンを形成することを特徴とする請求項に記載のIII族窒化物半導体基板のパターン形成方法。
  6. 前記少なくとも一つの第2領域をエッチングする段階は、前記第2領域を、前記第1III族窒化物半導体層から前記第2III族窒化物半導体層まで貫通するような深さまでエッチングして、前記発光構造物を素子単位で分離するための溝パターンを形成することを特徴とする請求項に記載のIII族窒化物半導体基板のパターン形成方法。
  7. 前記窒化物単結晶成長用基板は、サファイア、SiC、Si、ZnO、MgAl、MgO、LiAlO及びLiGaOで構成されたグループから選ばれた物質からなることを特徴とする請求項に記載のIII族窒化物半導体基板のパターン形成方法。
  8. 前記支持基板上に第2電極を形成する段階と
    をさらに含むことを特徴とする請求項に記載のIII族窒化物半導体基板のパターン形成方法。
JP2009112801A 2008-10-16 2009-05-07 Iii族窒化物半導体基板のパターン形成方法及びiii族窒化物半導体発光素子の製造方法 Active JP5130435B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080101586A KR101018179B1 (ko) 2008-10-16 2008-10-16 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법
KR10-2008-0101586 2008-10-16

Publications (2)

Publication Number Publication Date
JP2010098288A JP2010098288A (ja) 2010-04-30
JP5130435B2 true JP5130435B2 (ja) 2013-01-30

Family

ID=42035116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009112801A Active JP5130435B2 (ja) 2008-10-16 2009-05-07 Iii族窒化物半導体基板のパターン形成方法及びiii族窒化物半導体発光素子の製造方法

Country Status (4)

Country Link
US (2) US7816284B2 (ja)
JP (1) JP5130435B2 (ja)
KR (1) KR101018179B1 (ja)
DE (1) DE102009020819B4 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982993B1 (ko) * 2008-10-14 2010-09-17 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 표면 처리 방법, ⅲ족 질화물 반도체및 그의 제조 방법 및 ⅲ족 질화물 반도체 구조물
TWI488334B (zh) * 2009-07-01 2015-06-11 Epistar Corp 發光元件及其製造方法
US8878210B2 (en) 2009-07-01 2014-11-04 Epistar Corporation Light-emitting device
US9705028B2 (en) 2010-02-26 2017-07-11 Micron Technology, Inc. Light emitting diodes with N-polarity and associated methods of manufacturing
KR101686677B1 (ko) * 2010-12-24 2016-12-14 엘지전자 주식회사 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막
US9093356B2 (en) * 2010-12-28 2015-07-28 Nichia Corporation Semiconductor light emitting element
CN103354955B (zh) * 2010-12-28 2016-08-10 日亚化学工业株式会社 半导体发光装置
US8469272B2 (en) 2011-03-29 2013-06-25 Metrologic Instruments, Inc. Hybrid-type bioptical laser scanning and imaging system supporting digital-imaging based bar code symbol reading at the surface of a laser scanning window
US8794525B2 (en) 2011-09-28 2014-08-05 Metologic Insturments, Inc. Method of and system for detecting produce weighing interferences in a POS-based checkout/scale system
US8561905B2 (en) 2011-06-15 2013-10-22 Metrologic Instruments, Inc. Hybrid-type bioptical laser scanning and digital imaging system supporting automatic object motion detection at the edges of a 3D scanning volume
DE102012101211A1 (de) * 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
KR20130132137A (ko) * 2012-05-25 2013-12-04 삼성전자주식회사 반도체 발광소자 제조방법
KR102082450B1 (ko) * 2013-05-10 2020-02-28 포항공과대학교 산학협력단 산화아연 나노막대 어레이의 제조방법, 그것에 의해 제조된 산화아연 나노 막대 어레이 및 그것을 이용한 반도체 소자
KR102203534B1 (ko) 2019-05-07 2021-01-15 강호동 발포시트제조장치의 유해가스제거장치
CN114256056A (zh) * 2020-09-24 2022-03-29 东莞新科技术研究开发有限公司 一种基片刻蚀后氮化物的去除方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649672A (ja) 1992-07-31 1994-02-22 Kawasaki Steel Corp 圧延用ロールの製造方法
KR100395183B1 (ko) * 1998-11-02 2003-08-21 닛폰 덴키 가부시끼 가이샤 디올 구조를 갖는 중합체 및 이를 사용하는 네가티브 감광성내식막 조성물 및 패턴 형성 방법
JP3469124B2 (ja) * 1999-03-11 2003-11-25 理化学研究所 Iii−v族窒化物半導体のエッチング方法
US6589447B1 (en) * 1999-04-26 2003-07-08 Shin-Etsu Handotai Co., Ltd. Compound semiconductor single crystal and fabrication process for compound semiconductor device
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4799041B2 (ja) 2005-04-28 2011-10-19 三洋電機株式会社 窒化物系半導体素子の製造方法
KR100706952B1 (ko) * 2005-07-22 2007-04-12 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2007165409A (ja) 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP4986445B2 (ja) * 2005-12-13 2012-07-25 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
KR101305761B1 (ko) * 2006-06-13 2013-09-06 엘지이노텍 주식회사 반도체 발광소자
KR100815225B1 (ko) * 2006-10-23 2008-03-19 삼성전기주식회사 수직구조 발광다이오드 소자 및 그 제조방법
KR20080101586A (ko) 2007-05-18 2008-11-21 동우 화인켐 주식회사 대전방지 하드코팅 조성물, 이를 사용한 하드코팅 필름 및화상표시장치
KR100982993B1 (ko) 2008-10-14 2010-09-17 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 표면 처리 방법, ⅲ족 질화물 반도체및 그의 제조 방법 및 ⅲ족 질화물 반도체 구조물

Also Published As

Publication number Publication date
DE102009020819B4 (de) 2016-04-14
US8110417B2 (en) 2012-02-07
KR20100042438A (ko) 2010-04-26
DE102009020819A1 (de) 2010-04-22
US7816284B2 (en) 2010-10-19
US20100099212A1 (en) 2010-04-22
JP2010098288A (ja) 2010-04-30
US20110008924A1 (en) 2011-01-13
KR101018179B1 (ko) 2011-02-28

Similar Documents

Publication Publication Date Title
JP5130435B2 (ja) Iii族窒化物半導体基板のパターン形成方法及びiii族窒化物半導体発光素子の製造方法
US7291529B2 (en) Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
US8912025B2 (en) Method for manufacture of bright GaN LEDs using a selective removal process
JP4874155B2 (ja) 垂直構造窒化物系半導体発光素子及びその製造方法
KR100706951B1 (ko) 수직구조 질화갈륨계 led 소자의 제조방법
TW200540932A (en) Etching of substrates of light emitting devices
CN101268562B (zh) Ⅲ族氮化物半导体发光器件
CN102203966A (zh) 半导体发光元件的制造方法
JP2005244198A (ja) 半導体装置の製造方法
WO2009002129A2 (en) Semiconductor light emitting device and method of manufacturing the same
EP2426741B1 (en) Method of fabricating a semiconductor light emitting device
JP6023270B2 (ja) 発光素子の製造方法および発光素子
JP4827829B2 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2010118672A (ja) 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR101077769B1 (ko) 발광 소자 및 이의 제조 방법
JP2007511106A (ja) 自己位置合わせされたオーミックコンタクトを有する発光デバイスおよびそれの製造方法
TWI257723B (en) Vertical light-emitting diode and method for manufacturing the same
TW201232809A (en) Method for manufacturing light emitting chip
KR20140011071A (ko) 질화물 반도체층과 성장 기판 분리 방법
TW201225338A (en) Method for manufacturing light-emitting semiconductor chip
KR20130034480A (ko) 에피층과 성장 기판 분리 방법
JP2005191252A (ja) 半導体装置およびその製造方法
WO2024052695A1 (en) Method of separating a semiconductor device from a substrate
JP2007318168A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100930

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101021

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101029

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120626

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5130435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250