KR20100042438A - Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법 - Google Patents

Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법 Download PDF

Info

Publication number
KR20100042438A
KR20100042438A KR1020080101586A KR20080101586A KR20100042438A KR 20100042438 A KR20100042438 A KR 20100042438A KR 1020080101586 A KR1020080101586 A KR 1020080101586A KR 20080101586 A KR20080101586 A KR 20080101586A KR 20100042438 A KR20100042438 A KR 20100042438A
Authority
KR
South Korea
Prior art keywords
group iii
nitride semiconductor
region
iii nitride
light emitting
Prior art date
Application number
KR1020080101586A
Other languages
English (en)
Other versions
KR101018179B1 (ko
Inventor
양종인
김유승
송상엽
이시혁
김태형
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020080101586A priority Critical patent/KR101018179B1/ko
Priority to US12/429,458 priority patent/US7816284B2/en
Priority to JP2009112801A priority patent/JP5130435B2/ja
Priority to DE102009020819.4A priority patent/DE102009020819B4/de
Publication of KR20100042438A publication Critical patent/KR20100042438A/ko
Priority to US12/885,882 priority patent/US8110417B2/en
Application granted granted Critical
Publication of KR101018179B1 publication Critical patent/KR101018179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Ⅲ족 질화물 반도체 기판의 패턴 형성 방법이 개시된다. 본 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법은, Ⅲ족 질화물 반도체 기판에서 식각을 방지하기 위한 적어도 하나의 제1 영역 상에 레이저를 조사하는 단계 및, 레이저가 조사된 제1 영역을 마스크로 이용하여 제1 영역을 제외한 적어도 하나의 제2 영역을 식각하는 단계를 포함한다.
Ⅲ족 질화물 반도체, 식각, 레이저, 패턴

Description

Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 Ⅲ족 질화물 반도체 발광소자의 제조 방법 {Method for forming pattern of group Ⅲ nitride semiconductor substrate and manufaturing method of group Ⅲ nitride semiconductor light emitting device}
본 발명은 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 Ⅲ족 질화물 반도체 발광소자의 제조 방법에 관한 것으로, 보다 상세하게는, 보다 간단한 공정을 이용하여 패턴을 형성할 수 있는 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 Ⅲ족 질화물 반도체 발광소자의 제조 방법에 관한 것이다.
일반적으로 Ⅲ족 질화물 반도체 발광소자는 청색 또는 녹색 파장대의 광을 얻기 위해 사용되는 발광소자이다. 이 같은, Ⅲ족 질화물 반도체 발광소자에서 칩 단위로 분리시키기 위한 홈 패턴을 형성하거나, 광 추출 효율을 향상시키기 위한 요철 패턴을 형성하기 위해서는 식각 공정을 거치게 된다. 종래 기술에 따른 구체적인 식각 공정은 다음과 같은 방법으로 수행될 수 있다.
먼저, Ⅲ족 질화물 반도체 발광소자 표면 상에 금속 물질 또는 산화 물질 등 을 이용하여 마스크층을 형성한 후, 마스크층 상에 포토 레지스트를 코팅하여 노광하게 된다. 이 경우, 노광 단계에서는, 원하는 패턴이 설계된 마스크를 이용할 수 있다.
다음, 포토 레지스트를 현상하여 광에 노출된 부분(또는 광에 노출되지 않은 부분)의 포토 레지스트를 제거한다. 이 후, 포토 레지스트의 제거에 따라 노출된 마스크층 및 Ⅲ족 질화물 반도체 발광소자의 표면을 식각하여 패턴을 형성할 수 있게 된다. 그리고, 패턴 형성이 완료되면, 잔존된 포토 레지스트 및 마스크층을 제거할 수 있게 된다.
상술한 바와 같이 Ⅲ족 질화물 반도체 발광소자 상에 패턴을 형성하기 위해서는 다수의 공정이 이용될 수 있다. 따라서, 공정 비용 및 공정 시간이 증가된다는 문제점이 있었다. 특히, 패턴 형성을 위해 마스크를 이용하는 경우, 마스크 제작에 따른 공정 비용이 증가되므로, 상기의 문제가 더욱 부각될 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 Ⅲ족 질화물 반도체 기판 상에서 레이저가 조사된 영역을 마스크로 이용하여 식각함으로써, 보다 간단한 공정을 이용할 수 있는 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 Ⅲ족 질화물 반도체 발광소자의 제조 방법을 제공하기 위한 것이다.
이상과 같은 목적을 해결하기 위한 본 발명의 일 실시예에 따른 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법은, Ⅲ족 질화물 반도체 기판에서 식각을 방지하기 위한 적어도 하나의 제1 영역 상에 레이저를 조사하는 단계 및, 상기 레이저가 조사된 제1 영역을 마스크로 이용하여, 상기 제1 영역을 제외한 적어도 하나의 제2 영역을 식각하는 단계를 포함한다.
이 경우, 상기 Ⅲ족 질화물 반도체 기판은, 질소 극성을 포함하는 제1 표면과, 상기 제1 표면과 반대에 위치하며 Ⅲ족 원소 극성을 갖는 제2 표면을 포함할 수 있다.
또한, 상기 적어도 하나의 제1 영역 및 제2 영역은, 상기 Ⅲ족 질화물 반도체 기판에서 제1 표면 상에 위치하고, 상기 제1 영역은 상기 레이저 조사에 의해 Ⅲ족 원소 극성으로 변환될 수 있다.
또한, 상기 Ⅲ족 질화물 반도체 기판은, AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0 ≤x+y≤1) 반도체로 이루어진 것을 특징으로 하는 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법.
본 제조 방법에서, 상기 제2 영역을 식각하는 단계는, KOH, H2SO4 및 H2PO4 중 어느 하나의 물질을 이용한 습식 식각으로 수행될 수 있다.
본 발명의 일 실시예에 따른 Ⅲ족 질화물 반도체 발광소자의 제조 방법은, 질화물 단결정 성장용 기판 상에 제1 Ⅲ족 질화물 반도체층, 활성층 및 제2 Ⅲ족 질화물 반도체층을 포함하는 발광 구조물을 성장시키는 단계, 상기 제2 Ⅲ족 질화물 반도체층 상에 상기 발광 구조물을 지지하기 위한 지지 기판을 형성하는 단계, 상기 발광 구조물로부터 상기 질화물 단결정 성장용 기판을 제거하는 단계, 상기 질화물 단결정 성장용 기판의 제거에 의해 노출된 상기 발광 구조물 상에서 식각을 방지하기 위한 적어도 하나의 제1 영역 상에 레이저를 조사하는 단계 및, 상기 레이저가 조사된 제1 영역을 마스크로 이용하여, 상기 제1 영역을 제외한 적어도 하나의 제2 영역을 식각하는 단계를 포함한다.
또한, 상기 발광 구조물은, 상기 제1 Ⅲ족 질화물 반도체층의 일 면으로 구성되며 질소 극성 및 Ⅲ족 원소 극성을 포함하는 제1 표면과, 상기 제1 표면과 반대에 위치하고 상기 제2 Ⅲ족 질화물 반도체층의 일 면으로 구성되며 Ⅲ족 원소 극성을 갖는 제2 표면을 포함할 수 있다.
또한, 상기 적어도 하나의 제1 영역 및 제2 영역은, 상기 발광 구조물에서 제1 표면 상에 위치하고, 상기 제1 영역은 상기 레이저 조사에 의해 Ⅲ족 원소 극 성으로 변환될 수 있다.
본 제조 방법에서, 상기 적어도 하나의 제2 영역을 식각하는 단계는 상기 제2 영역을 상기 제1 Ⅲ족 질화물 반도체층의 일부 깊이까지 식각하여 광 추출을 위한 요철 패턴을 형성할 수 있다.
또는, 상기 적어도 하나의 제2 영역을 식각하는 단계는 상기 제2 영역을 상기 제1 Ⅲ족 질화물 반도체층으로부터 상기 제2 Ⅲ족 질화물 반도체층이 관통하는 깊이로 식각하여 상기 발광구조물을 소자 단위로 분리하기 위한 홈 패턴을 형성할 수 있다.
그리고, 상기 질화물 단결정 성장용 기판은, 사파이어, SiC, Si, ZnO, MgAl2O4, MgO, LiAlO2 및 LiGaO2로 구성된 그룹으로부터 선택된 물질로 이루어진 것일 수 있다.
또한, 상기 제1 Ⅲ족 질화물 반도체층, 활성층 및 제2 Ⅲ족 질화물 반도체층은, AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 반도체로 이루어질 수 있다.
한편, 상기 제2 영역을 식각하는 단계는, KOH, H2SO4 및 H2PO4 중 어느 하나의 물질을 이용한 습식 식각으로 수행될 수 있다.
본 제조 방법은, 상기 레이저가 조사된 제1 영역 상에 제1 전극을 형성하는 단계 및, 상기 지지 기판 상에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, Ⅲ족 질화물 반도체 기판 상에서 식각을 방지하기 위한 제1 영역 상에 레이저를 조사함으로써, 식각 과정에서 제1 영역을 마스크로 이용한다. 이에 따라, 레이저 조사 및 식각 공정만으로 Ⅲ족 질화물 반도체 기판 상에 패턴을 형성할 수 있게 되어, 보다 용이하게 패턴을 형성할 수 있게 된다. 이에 따라, Ⅲ족 질화물 반도체 발광소자를 칩 단위로 분리시키기 위한 홈 패턴 또는 광 추출 효율을 향상시키기 위한 요철 패턴을 형성함에 있어서, 공정 시간 및 공정 비용이 절감된다.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법을 나타내는 도면이다. 먼저, 도 1a에 도시된 바와 같이, Ⅲ족 질화물 반도체 기판(100)을 마련한다. 구체적으로, Ⅲ족 질화물 반도체 기판(100)은 성장 기판(미도시) 상에 Ⅲ족 질화물 반도체층을 성장시킨 후, 성장 기판을 제거하는 과정을 통해 형성될 수 있다. 이 경우, 성장 기판으로는 사파이어 기판 또는 SiC 기판 등이 이용될 수 있다.
또한, Ⅲ족 질화물 반도체 기판(100)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1임) 반도체 조성을 갖는 단결정층 기판일 수 있다.
한편, Ⅲ족 질화물 반도체 기판(100)은 제1 표면(110)과 반대면에 위치하는 제2 표면(120)을 포함한다. 이 경우, 제1 표면(110)은 질소 극성을 가지며, 제2 표 면(120)은 Ⅲ족 원소 극성을 갖는다. 구체적으로, Ⅲ족 질화물 반도체 기판(100)에서 Ⅲ족 원소와 질소 원소는 Wurtzite 결정 구조를 갖는 것으로, 제1 표면(110)에는 질소 원소들이 배열되며, 제2 표면(120)에는 Ⅲ족 원소들이 배열된 구조를 갖는다. 즉, 제1 표면(110)과 제2 표면(120)에 배열된 원소에 따라 그 표면의 극성이 결정된다.
이하에서는 Ⅲ족 질화물 반도체 기판(100) 상에 패턴을 형성하는 과정을 구체적으로 설명한다.
도 1b를 참조하면, Ⅲ족 질화물 반도체 기판(100)에서, 질소 극성을 갖는 제1 표면(110) 상에 레이저를 조사한다. 구체적으로, 패턴 형태를 고려하여, 제1 표면(110) 상에서 식각을 방지하기 위한 적어도 하나의 제1 영역(A)과 식각 처리를 위한 적어도 하나의 제2 영역(B)을 지정한다. 그리고, 식각을 방지하기 위한 제1 영역(A) 상에 레이저를 조사한다.
Ⅲ족 질화물 반도체 기판(100)은 극성 차이로 인해 제1 및 제2 표면(110, 120)의 식각 특성에 차이가 발생한다. 구체적으로, 질소 극성을 갖는 제1 표면(110)은 식각이 가능하며, Ⅲ족 원소 극성을 갖는 제2 표면(120)은 식각이 어렵다. 이를 고려할 때, 식각 처리를 이용한 패턴 형성을 위해서는 질소 극성을 갖는 제1 표면(110)을 식각하는 것이 바람직하다. 따라서, 제1 표면(110) 상에 제1 및 제2 영역(110, 120)을 지정하여 제1 영역(A) 상에 레이저를 조사함으로써 제1 영역(A)의 표면 처리를 수행한다.
이 경우, 제1 영역(A) 상에 레이저를 조사하기 전에, 플라즈마 처리 또는 이온빔 조사를 통해 제1 영역(A)의 표면으로부터 일두 두께층에 질소 공극이 발생하여 Ⅲ족 원소와 질소 원소들이 불규칙하게 배열된다. 예를 들어, 플라즈마 처리 또는 이온빔 조사에 의해 제1 영역(A)의 표면은 비정질 형태, 다결정 형태 또는 Ⅲ족 원소 리치 형태가 될 수 있다.
그리고, 제1 영역(A)에 레이저를 조사함으로써, 제1 영역(A)의 표면을 처리할 수 있게 된다. 이 같은 처리에 따라, 제1 영역(A)이 Ⅲ족 원소 극성으로 변환된다. 구체적으로, 레이저 조사를 통해 제1 영역(A)에 불규칙하게 배열된 Ⅲ족 원소와 질소 원소들이 재결정화되어, 제1 영역(A)에 Ⅲ족 원소가 배열된 구조를 갖게 된다. 이는, 표면 상에 질소 원소보다는 Ⅲ족 원소가 배열되는 것이 안정적이기 때문에 나타나는 현상으로, Ⅲ족 원소와 질소 원소가 불규칙하게 배열된 상태에서 레이저가 조사되면 상대적으로 안정한 결정 구조를 갖는 Ⅲ족 원소가 제1 영역(A) 상에 배열된다. 이에 따라, 제1 표면(110) 상에는 Ⅲ족 원소 극성으로 변환된 제1 영역(A)과 원소 극성을 갖는 제2 영역(B)을 포함하는 것으로, 하나의 표면 상에 두 개의 극성이 존재하는 형태가 된다.
한편, 본 발명에서 표면 처리를 위해 사용되는 레이저는 193㎚ 엑시머 레이저, 248㎚ 엑시머 레이저 및 308㎚ 엑시머 레이저, Nd:YAG 레이저, He-Ne 레이저 및 Ar 이온 레이저 중 적어도 어느 하나가 이용될 수 있다. 또한, 레이저롤 조사하는 것 외에, 일정한 열 에너지를 통해 제1 영역(A) 상에 불규칙하게 배열된 Ⅲ족 원소와 질소 원소를 재배열시킬 수 있는 방법을 이용할 수도 있다. 예를 들어, 이온빔이나 어닐링 같은 방법을 이용할 수 있다.
다음, 도 1b에 도시된 Ⅲ족 질화물 반도체 기판(100)을 식각하여 패턴을 형성한다. 구체적으로, Ⅲ족 질화물 반도체 기판(100)에서 Ⅲ족 원소 극성을 갖는 제1 영역(A)과 질소 극성을 갖는 제2 영역(B)이 포함된 제1 표면(110)을 KOH, H2SO4 및 H2PO4 중 어느 하나의 물질을 이용하여 습식 식각한다. 이 경우, Ⅲ족 원소 극성을 갖는 제1 영역(A)은 식각 용액과 반응하지 않아 식각시, 마스크로 이용된다. 반면, 질소 극성을 갖는 제2 영역(B)은 식각 용액과 반응하여 식각 처리된다. 이에 따라, 제2 영역(B)만 식각되어 도 1c에 도시된 것과 같은 패턴이 형성된다.
상술한 바와 같이, 본 발명은 포토 레지스트를 이용한 노광 공정 및 식각을 통해 패턴을 형성하는 것이 아니라, 레이저 조사 및 식각만을 이용하여 Ⅲ족 질화물 반도체 기판(100) 상에 패턴을 형성할 수 있게 된다. 이에 따라, 종래와 비교할 때 보다 간단한 공정을 통해 패턴을 형성할 수 있게 되어, 공정 시간 및 공정 비용을 절감할 수 있게 된다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 Ⅲ족 질화물 반도체 발광소자의 제조 방법이다. 도 2a를 참조하면, 질화물 단결정 성장용 기판(210) 상에 제1 Ⅲ족 질화물 반도체층(231), 활성층(232) 및 제2 Ⅲ족 질화물 반도체층(233)을 포함하는 발광 구조물(230)을 형성한다. 이 경우, 질화물 단결정 성장용 기판(210)은 사파이어, SiC, Si, ZnO, MgAl2O4, MgO, LiAlO2 및 LiGaO2로 구성된 그룹으로부터 선택된 물질로 이루어진 것일 수 있다. 또한, 제1 Ⅲ족 질화물 반도체층(231), 활성층(232), 제2 Ⅲ족 질화물 반도체층(233)의 성장은, MOCVD 방법, HVPE 방법 및 MBE 방법 중 어느 하나의 방법을 이용할 수 있다.
도 2a에 도시된 제1 Ⅲ족 질화물 반도체층(231), 활성층(232) 및 제2 Ⅲ족 질화물 반도체층(233)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 반도체 조성을 갖는 것으로, 알루미늄(Al), 인듐(In) 및 갈륨(Ga) 중 적어도 하나 이상의 Ⅲ족 원소와 질소 원소가 일정한 배열로 결합된 결정 구조를 갖는다.
이 후, 도 2b에 도시된 바와 같이, 발광 구조물(230) 상에 지지 기판(240)을 형성한다. 이 경우, 지지 기판(240)은 발광 구조물(230)을 지지하기 위한 것으로, 전도성 기판(예를 들어, 실리콘 기판, 또는 금속 기판)이 이용될 수 있다. 그리고, 도 2c에서와 같이, 레이저 리프트 오프 방법을 이용하여 질화물 단결정 성장용 기판(210)을 발광 구조물(230)로부터 분리시킨다. 그 결과, 도 2d에 도시된 것과 같이, 지지 기판(240)이 발광 구조물(230)을 지지하는 구조를 가질 수 있게 된다.
도 2d에서 발광 구조물(230)은 제1 표면(230a) 및 제2 표면(230b)를 포함한다. 이 경우, 제1 표면(230a)은 질화물 단결정 성장용 기판(210)의 분리에 의해 노출된 제1 Ⅲ족 질화물 반도체층(231)의 일 면으로, 질소 극성을 갖는다. 또한, 제2 표면(230b)은 제1 표면(230a)과 반대에 위치하며 지지 기판(240)과 접하는 제2 Ⅲ족 질화물 반도체층(233)의 일 면으로, Ⅲ족 원소 극성을 갖는다. 즉, 제1 표면(230a)에는 질소 원소들이 배열되며, 제2 표면(230b)에는 Ⅲ족 원소들이 배열된 구조를 갖는다.
이 후, 도 2e에서와 같이, 발광 구조물(230)에서 질소 극성을 갖는 제1 표면(230a) 상에 레이저를 조사한다. 제1 표면(230a)에 해당하는 제1 Ⅲ족 질화물 반도체층(231)의 일 면은 활성층(232)에서 발생된 광을 외부로 방출하는 광 방출면으로, 이 부분에 요철 패턴을 형성하여 광 추출 효율을 증가시킬 수 있다. 이를 위해, 도 2e에 도시된 바와 같이, 발광 구조물(230)의 제1 표면(230a)에 레이저를 조사한다. 구체적으로, 요철 패턴의 형태를 고려하여, 제1 표면(230a) 상에서 식각을 방지하기 위한 적어도 하나의 제1 영역(C)과 식각 처리를 위한 적어도 하나의 제2 영역(D)을 지정한다. 그리고, 식각을 방지하기 위한 제1 영역(C) 상에 레이저를 조사한다.
발광 구조물(230)에서 Ⅲ족 원소 극성을 갖는 제2 표면(230b)의 식각이 어렵다는 점을 고려하여, 질소 극성을 갖는 제1 표면(230a)을 식각하는 것이 바람직하다. 따라서, 제1 표면(230a) 상에 제1 및 제2 영역(C, D)을 지정하여, 식각 방지를 위한 제1 영역(C) 상에 레이저를 조사한다. 이 경우, 제1 영역(C) 상에 레이저를 조사하기 전에, 플라즈마 처리 또는 이온빔 조사를 통해 제1 영역(C)의 표면이 Ⅲ족 원소와 질소 원소가 불규칙하게 배열된 비정질 형태, 다결정 형태 또는 Ⅲ족 원소 리치 형태가 되도록 전 처리를 수행할 수 있다.
그리고, 제1 영역(C)에 레이저를 조사함으로써, 제1 영역(C)이 Ⅲ족 원소 극성을 갖도록 한다. 이는, 제1 영역(C)이 Ⅲ족 원소와 질소 원소가 불규칙하게 배열된 상태에서 레이저가 조사되면 상대적으로 안정한 결정 구조를 갖는 Ⅲ족 원소가 제1 영역(A) 상에 배열되게 된다.
이 후, 레이저 처리된 발광 구조물(230)의 제1 표면(230a)을 식각하여 패턴을 형성한다. 구체적으로, 발광 구조물(230)에서 Ⅲ족 원소 극성을 갖는 제1 영역(C)과 질소 극성을 갖는 제2 영역(D)이 포함된 제1 표면(230a)을 습식 식각한다. 이 경우, Ⅲ족 원소 극성을 갖는 제1 영역(C)은 식각 용액과 반응하지 않으며, 질소 극성을 갖는 제2 영역(D)은 식각 용액과 반응하여 식각 처리된다. 이에 따라, 제2 영역(D)만 식각되어 발광 구조물(230)의 광 추출면 상에 요철 패턴을 형성할 수 있게 된다. 이를 위해, 발광 구조물(230)의 제1 표면(230a) 식각은, 제1 표면(230a)을 제공하는 제1 Ⅲ족 질화물 반도체층(231)의 일부 두께까지만 이루어지는 것이 바람직하다.
도 2f에 도시된 바와 같이, 발광 구조물(230)의 광 방출면 상에 요철 패턴이 형성됨에 따라, 활성층(232)에서 발생된 광은 제1 질화물 반도체층(231)의 내부로 진행되어, 요철 패턴에 도달하게 된다. 이 경우, 광이 방출면에서 전반사되더라도, 요철 패턴 내부에서 다시 반사되어 외부로 추출할 수 있게 된다.
도 2a 내지 도 2f에 도시된 것과 같이, 광 추출 효율을 향상시키기 위한 요철 패턴은 레이저 조사 및 식각만을 이용하여 간단한 공정을 통해 형성될 수 있다.
한편, 도면을 통해 도시되어 있지 않으나, 도 2f에 도시된 Ⅲ족 질화물 반도체 발광소자에서 제1 질화물 반도체층(231)의 표면 처리 영역, 즉, 제1 영역(C)에 제1 전극을 형성하고, 지지 기판(240)의 하부에 제2 전극을 형성할 수 있다.
표 1은 실시예와 비교예에 따라 제조된 Ⅲ족 질화물 반도체 발광소자들의 전기적 특성을 측정한 결과를 나타낸다. 구체적으로, 실시예의 Ⅲ족 질화물 반도체 발광소자들은 도 2a 내지 도 2f에서 도시된 방법을 이용하여 제조된 것으로, 제1 Ⅲ족 질화물 반도체층(231)의 요철 패턴 중 Ⅲ족 원소 극성을 갖는 제1 영역(C) 상에 전극(미도시)이 형성된 구조를 갖는다.
한편, 비교예의 Ⅲ족 질화물 반도체 발광소자들은 도 2f에 도시된 Ⅲ족 질화물 반도체 발광소자와 동일한 구조를 갖는다. 다만, 요철 패턴은 마스크층 형성, 포토 레지스트 형성, 노광, 현상 및 식각 등에 의해 형성된 것으로, 레이저 조사에 의해 표면 처리되어 형성되는 것은 아니다. 즉, 요철 패턴 중 볼록한 부분 및 오목한 부분이 모두 질소 극성을 갖는다. 이 경우, 비교예의 Ⅲ족 질화물 반도체 발광소자 역시, 요철 패턴의 볼록한 부분 상에 전극이 형성된 구조를 갖는다.
구분 비교예 실시예
350㎃에서의 전압[V] 최대값 4.09 3.49
평균값 3.84 3.42
최소값 3.73 3.36
표준 편차 0.101 0.032
본 발명에서는 실시예와 비교예에 따라 제조된 Ⅲ족 질화물 반도체 발광소자 샘플을 각각 100개정도 마련하여, 각 샘플의 전압 특성을 비교하였다. 설명의 편의를 위해서, 표 1에는 실시예 및 비교예 샘플들의 최대값, 평균값, 최소값 및 표준 편차만을 나타낸다.
표 1을 참조하면, 제1 Ⅲ족 질화물 반도체층(231) 중 레이저 조사에 의해 Ⅲ족 원소 극성으로 변환된 제1 영역(C) 상에 전극이 형성된 실시예와, 질소 극성을 갖는 영역 상에 전극이 형성된 비교예는 전압에서 차이가 있다. 즉, 비교예의 발광소자 샘플들은 350㎃의 전류에서 평균적으로 3.84V의 전압이 발생하며, 최대 4.09V, 최소 3.73V의 전압이 발생하였다. 그리고, 350㎃의 전류에서 이들 샘플의 표준 편차는 약 0.101V로 나타났다.
반면, 실시예의 발광소자 샘플들은 350㎃의 전류에서 평균적으로 3.42V의 전압이 발생하였으며, 최대 3.49V, 최소 3.36V의 전압이 발생하였다, 그리고, 이들 샘플의 표준 편차는 약 0.032V로 나타났다. 비교예의 발광소자 샘플들과 비교했을 때, 실시예의 경우 전압이 감소된 것을 알 수 있다.
실시예와 같이 Ⅲ족 원소 극성을 갖는 영역에 전극이 형성되는 경우에 발광소자의 전기적 특성이 보다 향상된 것을 알 수 있다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 Ⅲ족 질화물 반도체 발광소자의 제조 방법을 설명하기 위한 도면으로, 발광소자를 칩 단위로 분리하기 위한 홈 패턴을 형성하는 방법을 제공한다. 이 경우, 도 3a에 도시된 발광 소자는 도 2a 내지 도 2f에 도시된 방법과 동일한 방법을 제조할 수 있다. 구체적으로, 질화물 단결정 성장용 기판 상에 제1 Ⅲ족 질화물 반도체층(331), 활성층(332) 및 제2 Ⅲ족 질화물 반도체층(333)을 포함하는 발광 구조물(330)을 형성한다. 그리고, 발광 구조물(330) 상에 지지 기판(340)을 형성하여 도 3a에 도시된 발광 소자를 제조한다.
도 3a에 도시된 발광 소자에서 발광 구조물(330)은 제1 Ⅲ족 질화물 반도체층(331)의 일 면으로 이루어진 제1 표면(330a)과 제2 Ⅲ족 질화물 반도체층(333)의 일 면으로 이루어진 제2 표면(330b)을 포함한다. 이 경우, 제1 표면(330a)은 질소 극성을 가지며, 제2 표면(330b)은 Ⅲ족 원소 극성을 가질 수 있다.
이 후, 홈 패턴을 형성하기 위해, 발광 구조물(330)에서 질소 극성을 갖는 제1 표면(330a)에 레이저를 조사한다. 구체적으로, 제1 표면(330a)에서 식각을 방지하기 위한 제1 영역(E)과 식각 처리하기 위한 제2 영역(F)을 지정하여 제1 영역(E)에만 레이저를 조사한다. 이에 따라, 질소 극성을 갖는 제1 표면(330a)에서 제1 영역(E)이 Ⅲ족 원소 극성으로 변환된다.
다음, 도 3b에 도시된 바와 같이, 식각 용액을 이용하여 발광 구조물(330)의 제1 표면(330a)을 식각한다. 이 과정에서, Ⅲ족 원소 극성을 갖는 제1 영역(E)은 식각 용액과 반응하지 않고, 제2 영역(F)만이 식각되어, 도 3c 도시된 것과 같이 칩 단위로 분리하기 위한 홈 패턴을 형성하게 된다. 이를 위해, 제1 표면(330a)에서 제2 영역(F)을 제1 Ⅲ족 질화물 반도체층(331)의 표면에서부터 활성층(332) 및 제2 Ⅲ족 질화물 반도체층(333)이 관통되는 깊이까지 식각할 수 있다. 이 경우, 제2 영역(F)의 식각 정도(깊이)는 식각 시간을 이용하여 조절할 수 있다.
한편, 도 3b 도시된 질화물 반도체 발광소자에는 직접적으로 도시되어 있지 않으나, 제1 Ⅲ족 질화물 반도체층(331) 중 표면 처리된 제1 영역(E) 상에 제1 전극을 형성하고, 지지 기판(340) 상에 제2 전극을 형성할 수 있다.
도 4는 본 발명에서 제공되는 방법에 의해 제조된 Ⅲ족 질화물 반도체 발광소자의 표면을 촬영한 사진이다. 도 4는 도 2a 내지 도 2F에 도시된 방법과 동일한 방법으로 제조된 Ⅲ족 질화물 반도체 발광소자(400)의 표면을 촬영한 사진이다.
Ⅲ족 질화물 반도체 발광소자(400)의 표면 상에는 요철 패턴이 형성되어 있다. 이는 레이저 조사 및 식각을 통해 형성될 수 있다. 구체적으로, Ⅲ족 질화물 반도체 발광소자(400)의 표면이 일부 확대된 도면을 참조하면, 레이저가 조사되지 않은 부분은 식각이 이루어져 홈부(420)를 형성하고, 레이저가 조사된 부분은 식각이 이루어지지 않아 볼록부(410)를 형성하게 된다. 이에 따라, 레이저 조사 및 식각을 이용하여 요철 패턴을 형성할 수 있게 되어 발광소자의 패턴 형성이 용이해진다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법을 나타내는 도면,
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 Ⅲ족 질화물 반도체 발광소자의 제조 방법,
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 Ⅲ족 질화물 반도체 발광소자의 제조 방법, 그리고,
도 4는 본 발명에서 제공되는 방법에 의해 제조된 Ⅲ족 질화물 반도체 발광소자의 표면을 촬영한 사진이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : Ⅲ족 질화물 반도체 기판 210 : 베이스 기판
231 : 제1 질화물 반도체층 232 : 활성층
233 : 제2 질화물 반도체층

Claims (14)

  1. Ⅲ족 질화물 반도체 기판에서 식각을 방지하기 위한 적어도 하나의 제1 영역 상에 레이저를 조사하는 단계; 및,
    상기 레이저가 조사된 제1 영역을 마스크로 이용하여, 상기 제1 영역을 제외한 적어도 하나의 제2 영역을 식각하는 단계;를 포함하는 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 Ⅲ족 질화물 반도체 기판은,
    질소 극성을 포함하는 제1 표면과, 상기 제1 표면과 반대에 위치하며 Ⅲ족 원소 극성을 갖는 제2 표면을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법.
  3. 제2항에 있어서,
    상기 적어도 하나의 제1 영역 및 제2 영역은, 상기 Ⅲ족 질화물 반도체 기판에서 제1 표면 상에 위치하고, 상기 제1 영역은 상기 레이저 조사에 의해 Ⅲ족 원소 극성으로 변환되는 것을 특징으로 하는 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 Ⅲ족 질화물 반도체 기판은, AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 반도체로 이루어진 것을 특징으로 하는 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 제2 영역을 식각하는 단계는,
    KOH, H2SO4 및 H2PO4 중 어느 하나의 물질을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법.
  6. 질화물 단결정 성장용 기판 상에 제1 Ⅲ족 질화물 반도체층, 활성층 및 제2 Ⅲ족 질화물 반도체층을 포함하는 발광 구조물을 성장시키는 단계;
    상기 제2 Ⅲ족 질화물 반도체층 상에 상기 발광 구조물을 지지하기 위한 지지 기판을 형성하는 단계;
    상기 발광 구조물로부터 상기 질화물 단결정 성장용 기판을 제거하는 단계;
    상기 질화물 단결정 성장용 기판의 제거에 의해 노출된 상기 발광 구조물 상에서 식각을 방지하기 위한 적어도 하나의 제1 영역 상에 레이저를 조사하는 단계; 및,
    상기 레이저가 조사된 제1 영역을 마스크로 이용하여, 상기 제1 영역을 제외 한 적어도 하나의 제2 영역을 식각하는 단계;를 포함하는 Ⅲ족 질화물 반도체 발광소자의 제조 방법.
  7. 제6항에 있어서,
    상기 발광 구조물은,
    상기 제1 Ⅲ족 질화물 반도체층의 일 면으로 구성되며 질소 극성을 포함하는 제1 표면과, 상기 제1 표면과 반대에 위치하고 상기 제2 Ⅲ족 질화물 반도체층의 일 면으로 구성되며 Ⅲ족 원소 극성을 갖는 제2 표면을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조 방법.
  8. 제7항에 있어서,
    상기 적어도 하나의 제1 영역 및 제2 영역은, 상기 발광 구조물에서 제1 표면 상에 위치하고, 상기 제1 영역은 상기 레이저 조사에 의해 Ⅲ족 원소 극성으로 변환되는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조 방법.
  9. 제6항에 있어서,
    상기 적어도 하나의 제2 영역을 식각하는 단계는,
    상기 제2 영역을 상기 제1 Ⅲ족 질화물 반도체층의 일부 깊이까지 식각하여 광 추출을 위한 요철 패턴을 형성하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조 방법.
  10. 제6항에 있어서,
    상기 적어도 하나의 제2 영역을 식각하는 단계는,
    상기 제2 영역을 상기 제1 Ⅲ족 질화물 반도체층으로부터 상기 제2 Ⅲ족 질화물 반도체층이 관통하는 깊이로 식각하여 상기 발광구조물을 소자 단위로 분리하기 위한 홈 패턴을 형성하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조 방법.
  11. 제6항에 있어서,
    상기 질화물 단결정 성장용 기판은, 사파이어, SiC, Si, ZnO, MgAl2O4, MgO, LiAlO2 및 LiGaO2로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조 방법.
  12. 제6항에 있어서,
    상기 제1 Ⅲ족 질화물 반도체층, 활성층 및 제2 Ⅲ족 질화물 반도체층은,
    AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 반도체로 이루어진 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조 방법.
  13. 제7항에 있어서,
    상기 제2 영역을 식각하는 단계는,
    KOH, H2SO4 및 H2PO4 중 어느 하나의 물질을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조 방법.
  14. 제6항에 있어서,
    상기 레이저가 조사된 제1 영역 상에 제1 전극을 형성하는 단계; 및,
    상기 지지 기판 상에 제2 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광소자의 제조 방법.
KR1020080101586A 2008-10-16 2008-10-16 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법 KR101018179B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080101586A KR101018179B1 (ko) 2008-10-16 2008-10-16 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법
US12/429,458 US7816284B2 (en) 2008-10-16 2009-04-24 Method of forming pattern on group III nitride semiconductor substrate and method of manufacturing group III nitride semiconductor light emitting device
JP2009112801A JP5130435B2 (ja) 2008-10-16 2009-05-07 Ｉｉｉ族窒化物半導体基板のパターン形成方法及びｉｉｉ族窒化物半導体発光素子の製造方法
DE102009020819.4A DE102009020819B4 (de) 2008-10-16 2009-05-11 Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung
US12/885,882 US8110417B2 (en) 2008-10-16 2010-09-20 Method of forming pattern on group III nitride semiconductor substrate and method of manufacturing group III nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080101586A KR101018179B1 (ko) 2008-10-16 2008-10-16 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100042438A true KR20100042438A (ko) 2010-04-26
KR101018179B1 KR101018179B1 (ko) 2011-02-28

Family

ID=42035116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101586A KR101018179B1 (ko) 2008-10-16 2008-10-16 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법

Country Status (4)

Country Link
US (2) US7816284B2 (ko)
JP (1) JP5130435B2 (ko)
KR (1) KR101018179B1 (ko)
DE (1) DE102009020819B4 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982993B1 (ko) * 2008-10-14 2010-09-17 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 표면 처리 방법, ⅲ족 질화물 반도체및 그의 제조 방법 및 ⅲ족 질화물 반도체 구조물
TWI488334B (zh) * 2009-07-01 2015-06-11 Epistar Corp 發光元件及其製造方法
US8878210B2 (en) 2009-07-01 2014-11-04 Epistar Corporation Light-emitting device
US9705028B2 (en) 2010-02-26 2017-07-11 Micron Technology, Inc. Light emitting diodes with N-polarity and associated methods of manufacturing
KR101686677B1 (ko) * 2010-12-24 2016-12-14 엘지전자 주식회사 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막
US9093356B2 (en) 2010-12-28 2015-07-28 Nichia Corporation Semiconductor light emitting element
US8878214B2 (en) 2010-12-28 2014-11-04 Nichia Corporation Semiconductor light emitting device
US8469272B2 (en) 2011-03-29 2013-06-25 Metrologic Instruments, Inc. Hybrid-type bioptical laser scanning and imaging system supporting digital-imaging based bar code symbol reading at the surface of a laser scanning window
US8794525B2 (en) 2011-09-28 2014-08-05 Metologic Insturments, Inc. Method of and system for detecting produce weighing interferences in a POS-based checkout/scale system
US8561905B2 (en) 2011-06-15 2013-10-22 Metrologic Instruments, Inc. Hybrid-type bioptical laser scanning and digital imaging system supporting automatic object motion detection at the edges of a 3D scanning volume
DE102012101211A1 (de) * 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
KR20130132137A (ko) * 2012-05-25 2013-12-04 삼성전자주식회사 반도체 발광소자 제조방법
KR102082450B1 (ko) * 2013-05-10 2020-02-28 포항공과대학교 산학협력단 산화아연 나노막대 어레이의 제조방법, 그것에 의해 제조된 산화아연 나노 막대 어레이 및 그것을 이용한 반도체 소자
KR102203534B1 (ko) 2019-05-07 2021-01-15 강호동 발포시트제조장치의 유해가스제거장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649672A (ja) 1992-07-31 1994-02-22 Kawasaki Steel Corp 圧延用ロールの製造方法
US6437052B1 (en) * 1998-11-02 2002-08-20 Nec Corporation Monomer having diol structure, polymer thereof, and negative photoresist composition and pattern forming method using the same
JP3469124B2 (ja) * 1999-03-11 2003-11-25 理化学研究所 Ｉｉｉ−ｖ族窒化物半導体のエッチング方法
JP3963651B2 (ja) * 1999-04-26 2007-08-22 信越半導体株式会社 化合物半導体素子の製造方法
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4799041B2 (ja) 2005-04-28 2011-10-19 三洋電機株式会社 窒化物系半導体素子の製造方法
KR100706952B1 (ko) * 2005-07-22 2007-04-12 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP4986445B2 (ja) * 2005-12-13 2012-07-25 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
KR101305761B1 (ko) * 2006-06-13 2013-09-06 엘지이노텍 주식회사 반도체 발광소자
KR100815225B1 (ko) * 2006-10-23 2008-03-19 삼성전기주식회사 수직구조 발광다이오드 소자 및 그 제조방법
KR20080101586A (ko) 2007-05-18 2008-11-21 동우 화인켐 주식회사 대전방지 하드코팅 조성물, 이를 사용한 하드코팅 필름 및화상표시장치
KR100982993B1 (ko) * 2008-10-14 2010-09-17 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 표면 처리 방법, ⅲ족 질화물 반도체및 그의 제조 방법 및 ⅲ족 질화물 반도체 구조물

Also Published As

Publication number Publication date
US20110008924A1 (en) 2011-01-13
US20100099212A1 (en) 2010-04-22
DE102009020819A1 (de) 2010-04-22
JP5130435B2 (ja) 2013-01-30
DE102009020819B4 (de) 2016-04-14
KR101018179B1 (ko) 2011-02-28
US8110417B2 (en) 2012-02-07
US7816284B2 (en) 2010-10-19
JP2010098288A (ja) 2010-04-30

Similar Documents

Publication Publication Date Title
KR101018179B1 (ko) Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법
US7291529B2 (en) Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
US7294859B2 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP2008010766A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
EP1753018A2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
CN102203966A (zh) 半导体发光元件的制造方法
JP7023882B2 (ja) 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
KR100982993B1 (ko) Ⅲ족 질화물 반도체의 표면 처리 방법, ⅲ족 질화물 반도체및 그의 제조 방법 및 ⅲ족 질화물 반도체 구조물
JP5528120B2 (ja) 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
JP4827829B2 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
KR20230146070A (ko) 양자 효율이 증가된 질화인듐갈륨 발광 다이오드들
TW201232809A (en) Method for manufacturing light emitting chip
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
JP2010028057A (ja) 窒化物半導体発光素子およびその製造方法
KR101364741B1 (ko) 수직형 발광다이오드 소자 제조방법
JP2005191252A (ja) 半導体装置およびその製造方法
JP2007318168A (ja) 半導体装置
WO2007043768A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5