JP7023882B2 - 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置 - Google Patents

半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置 Download PDF

Info

Publication number
JP7023882B2
JP7023882B2 JP2019018140A JP2019018140A JP7023882B2 JP 7023882 B2 JP7023882 B2 JP 7023882B2 JP 2019018140 A JP2019018140 A JP 2019018140A JP 2019018140 A JP2019018140 A JP 2019018140A JP 7023882 B2 JP7023882 B2 JP 7023882B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
substrate
silicon carbide
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019018140A
Other languages
English (en)
Other versions
JP2020126919A (ja
JP2020126919A5 (ja
Inventor
譲司 西尾
千春 太田
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019018140A priority Critical patent/JP7023882B2/ja
Priority to CN201910851158.2A priority patent/CN111524809B/zh
Priority to US16/566,138 priority patent/US11152470B2/en
Publication of JP2020126919A publication Critical patent/JP2020126919A/ja
Publication of JP2020126919A5 publication Critical patent/JP2020126919A5/ja
Application granted granted Critical
Publication of JP7023882B2 publication Critical patent/JP7023882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明の実施形態は、半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置に関する。
例えば、炭化珪素（ＳｉＣ）を含む基板を用いた半導体装置がある。半導体装置において、安定した特性が望まれる。
特開２０１５－００２２７７号公報
本発明の実施形態は、特性を安定にできる半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置を提供する。
本発明の実施形態によれば、半導体装置の製造方法は、炭化珪素を含む基体の上に設けられ、炭化珪素と、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む第１元素と、を含む第１半導体層の積層欠陥を拡張させる第１工程を含む。前記製造方法は、第１工程後に前記第１半導体層の上に炭化珪素と前記第１元素とを含む第２半導体層を形成する第２工程を含む。前記製造方法は、前記第２半導体層の上に、炭化珪素と、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む第２元素と、を含む第３半導体層を形成する第３工程を含む。
図１は、第１実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 図２（ａ）～図２（ｅ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。 図３（ａ）～図３（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。 図４（ａ）～図４（ｅ）は、半導体装置の状態を例示する模式図である。 図５（ａ）～図５（ｅ）は、半導体装置の状態を例示する模式図である。 図６は、第３実施形態に係る半導体装置を例示する模式図である。 図７は、第３実施形態に係る半導体装置を例示する模式図である。 図８は、第３実施形態に係る半導体装置を例示する模式図である。 図９は、第５実施形態に係る基板の製造装置を例示する模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１に示すように、実施形態に係る半導体装置の製造方法は、第１工程（ステップＳ１１０）、第２工程（ステップＳ１２０）及び第３工程（ステップＳ１３０）を含む。実施形態に係る製造方法は、他の工程（他のステップ）をさらに含んでも良い。
第１工程では、例えば、第１半導体層に、紫外線及び電子線よりなる群から選択された少なくとも１つを照射する（ステップＳ１１０）。第１半導体層は、例えば、炭化珪素を含む基体の上に設けられる。第１半導体層は、炭化珪素と、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む第１元素と、を含む。第１半導体層は、例えば、ｎ形である。
第１工程では、例えば、第１半導体層の積層欠陥を拡張させる。例えば、紫外線または電子線などを第１半導体層に照射することで、第１半導体層において、積層欠陥が拡張する。
第２工程では、第１工程後に、第１半導体層の上に、第２半導体層を形成する（ステップＳ１２０）。第２半導体層は、炭化珪素と、上記の第１元素と、を含む。第２半導体層は、例えば、ｎ形である。
第３工程では、第２半導体層の上に、第３半導体層を形成する（ステップＳ１３０）。第３半導体層は、炭化珪素と、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む第２元素と、を含む。第３半導体層は、例えば、ｐ形である。
実施形態において、製造方法は、上記の基体の上に第１半導体層を形成する工程（ステップＳ１０５）をさらに含んでも良い。実施形態において、製造方法は、電極を形成する工程（ステップＳ１４０）をさらに含んでも良い。
実施形態においては、第１工程において、紫外線または電子線などを第１半導体層に照射することで、第１半導体層において積層欠陥が拡張させ、その後に、第２半導体層を形成する。積層欠陥は、第２半導体層においては、実質的に拡張しない。これにより、半導体装置の特性を安定にできる。
以下、実施形態に係る半導体装置の製造方法の例について説明する。
図２（ａ）～図２（ｅ）、及び、図３（ａ）～図３（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する模式図である。
図２（ａ）、図２（ｃ）、図３（ａ）及び図３（ｃ）は、平面図である。図２（ｂ）、図２（ｄ）、図２（ｅ）、図３（ｂ）及び図３（ｄ）は、断面図である。図２（ｂ）は、図２（ａ）に対応する断面図である。図２（ｄ）は、図２（ｃ）に対応する断面図である。図３（ｂ）は、図３（ａ）に対応する断面図である。図３（ｄ）は、図３（ｃ）に対応する断面図である。
図２（ａ）及び図２（ｂ）に示すように、基体１０ｓが準備される。基体１０ｓは、炭化珪素（ＳｉＣ）を含む。基体１０ｓは、例えば、ＳｉＣ基板である。基体１０ｓは、例えば、ＳｉＣバルク単結晶基板である。１つの例において、基体１０ｓに含まれるＳｉＣは、４Ｈ－ＳｉＣである。
基体１０ｓの表面（上面）に対して垂直な方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。基体１０ｓは、Ｘ－Ｙ平面に沿って広がる。
例えば、基体１０ｓ中に、基底面転位７１（ＢＰＤ：basal plane dislocation）が存在する。基底面転位７１は、基体１０ｓの{０００１}面に沿う。基底面転位７１は、ＳｉＣの［１１－２０］方向に沿って伝播する。「［１１－２０］」の表記において、「－」は、「－」の後の数字に「バー」が付されることを示す。
基体１０ｓの表面（上面）は、基体１０ｓのＳｉＣの{０００１}面に対して傾斜しても良い。
図２（ｃ）及び図２（ｄ）に示すように、このような基体１０ｓの上に、第１半導体層１０が設けられる。例えば、エピタキシャル成長により、第１半導体層１０が形成される。第１半導体層１０は、基体１０ｓの基底面転位７１と連続する基底面転位７１ｘを含む。
図２（ｅ）に示すように、第１半導体層１０にエネルギー線７５を照射する。エネルギー線７５は、紫外線及び電子線よりなる群から選択された少なくとも１つを含む。エネルギー線７５を照射することで、以下に説明するように、基底面転位７１ｘに基づく積層欠陥を拡張させる。例えば、エネルギー線７５の照射が、第１工程に対応する。
図３（ａ）及び図３（ｂ）は、基底面転位７１ｘに基づく積層欠陥７２が拡張した後の状態を例示している。図３（ａ）に示すように、積層欠陥７２は、Ｘ－Ｙ平面内において、実質的に三角形状（または台形状）である。三角形（または台形）の１つの辺７２ａ（短辺）は、基底面転位７１ｘと繋がる。三角形（または台形）の別の辺７２ｄ（長辺）は、基底面転位７１ｘの延長方向に対して、実質的に垂直な方向に沿う。図３（ｂ）に示すように、辺７２ｄは、第１半導体層１０の上面に実質的に到達する。三角形（または台形）の別の辺７２ｃ（斜辺）と、辺７２ｄと、の間の角度は、実質的に３０度である。この角度は、ＳｉＣの結晶構造に基づいている。
例えば、図２（ｅ）に例示した第１工程の時間が十分に長いと、積層欠陥７２が十分に拡張し、積層欠陥７２の形状は、実質的に三角形状になる。例えば、第１工程の時間が短いと、積層欠陥７２の拡張の途中状態となり、積層欠陥７２の形状は、台形状になる。
図３（ｃ）及び図３（ｄ）に示すように、第１半導体層１０の上に第２半導体層２０を形成する。第２半導体層２０は、第１半導体層１０の上において、エピタキシャル成長する。積層欠陥７２は、第１半導体層１０の中に留まる。基底面転位７１は、第１半導体層１０に伝搬するものの、第２半導体層２０には実質的に伝搬しない。これにより、第２半導体層２０において、欠陥が少なく、良好な結晶が得られる。
図３（ｄ）に示すように、積層欠陥７２の辺７２ｄ（三角形の長辺）は、第１半導体層１０と第２半導体層２０との間の界面に接する。
図３（ｄ）に示すように、第１半導体層１０は、第２半導体層に対向する第１面１０ａを含む。例えば、第１面１０ａは、ＳｉＣの{０００１}面に対して傾斜する。第１面１０ａと、{０００１}面と、間の角度を角度θとする。角度θは、例えば、１度以上１０度以下である。１つの例において、角度θは約４度である。本願の図面において、見やすくするために、角度θが大きく描かれている場合がある。
実施形態においては、第１工程において、基体１０ｓの基底面転位７１が伝搬して生じた基底面転位７１ｘに基づく積層欠陥７２を、拡張させる。積層欠陥７２の拡張は、例えば、エネルギー線７５の照射により行われる。積層欠陥７２の拡張は、第１半導体層１０中で終了する。さらに、第２半導体層２０を形成する。これにより、第１半導体層１０が積層欠陥７２を含み、第２半導体層２０は、積層欠陥７２を実質的に含まない構成が得られる。
第１半導体層１０中の積層欠陥７２は小さい。このため、順電圧Ｖｆに実質的に影響を与えない。実施形態においては、順電圧Ｖｆの変動が抑制され、順電圧Ｖｆが安定になる。
積層欠陥７２は、例えば、「１ＳＳＦ」（single Shockley Stacking Fault）に対応する。実施形態においては、例えば、ＳｉＣ膜（第１半導体層１０及び第２半導体層２０）のエピタキシャル成長時の初期に、成長を中断する。すなわち、第１半導体層１０を形成する。そして、基体１０ｓの基底面転位７１に基づく基底面転位７１ｘによる貫通基底面転位を励起して「１ＳＳＦ」を形成する。励起として、例えば、エネルギー線７５が照射される。「１ＳＳＦ」の端部においてＳｉコア部分転位は、実質的に無くなる。これにより、可動転位が抑制される。この後に、第２半導体層２０をエピタキシャル成長させる。第２半導体層２０の少なくとも一部は、半導体装置のドリフト層に対応する。上記の製造方法によれば、ドリフト層中の積層欠陥７２が抑制できる。
実施形態において、第１半導体層１０中に、小さい面積の「１ＳＳＦ」が生成される。この「１ＳＳＦ」は不動化されている。「１ＳＳＦ」は、厚いドリフト層全体に対して非常に小さいため、電気特性に与える影響は実質的に無視できる。
一般に、ＳｉＣに基づくパワーデバイスにおいて、動作中の電流注入により、しきい値密度を超える正孔の注入が生じ、積層欠陥７２が拡張し易い。これにより、例えば、順電圧Ｖｆが変動する場合がある。
実施形態においては、可動転位が実質的にない。「１ＳＦＦ」は、不動化される。このため、電流注入によって欠陥が拡張すること抑制される。安定した順電圧Ｖｆが得られる。特性を安定にできる半導体装置（パワーデバイス）が得られる。
以下、積層欠陥７２の拡張の例について説明する。
図４（ａ）～図４（ｅ）は、半導体装置の状態を例示する模式図である。
図４（ａ）～図４（ｄ）は、積層欠陥７２の拡張を例示する顕微鏡写真像である。図４（ａ）に示すように、エネルギー線７５の照射の初期段階では、基底面転位７１ｘ（基体１０ｓの基底面転位７１が伝搬して生じた転位）が観察される。図４（ｂ）に示すように、照射の時間が長くなると、積層欠陥７２は、Ｙ軸方向に拡張し、台形状になる。辺７２ａは、例えば、ＣコアのＰＤ（partial dislocation）に対応する。辺７２ｂは、ＳｉコアのＰＤに対応する。
図４（ｃ）に示すように、照射の時間がさらに長くなると、積層欠陥７２は、Ｙ軸方向にさらに拡張し、台形の高さが長くなる。図４（ｄ）に示すように、照射の時間がさらに長くなると、積層欠陥７２は、Ｙ軸方向にさらに拡張し、実質的に三角状になる。積層欠陥７２が十分に拡張すると、辺７２ｂ（ＳｉコアのＰＤ）が消失する、または、非常に小さくなる。可動のＳｉコアのＰＤが消失、または、非常に小さくなるため、積層欠陥７２において、拡張した状態が安定になり、実質的に状態が変化しない。
例えば、図４（ｅ）に示すように、Ｘ－Ｙ平面内において（Ｘ－Ｙ平面に投影したときに）、積層欠陥７２は、実質的に三角形である。三角形において、長辺（辺７２ｄ）の長さは、短辺（辺７２ａ）の長さの実質的に２倍である。
第１半導体層１０を形成せず、照射を行わない参考例がある。この参考例では、基体１０ｓの上に、第２半導体層２０がエピタキシャル成長される。この場合、積層欠陥７２は、第２半導体層２０の厚さ方向の全体で拡張する。例えば、ＳｉコアのＰＤが第２半導体層２０の上面に到達する。このような第２半導体層２０の上に、第３半導体層を形成すると、可動のＳｉコアのＰＤは、第２半導体層２０と第３半導体層との間の界面に到達する。このため、動作中に積層欠陥７２の状態が変化し、特性が変動し易い。
これに対して、実施形態においては、積層欠陥７２は、第１半導体層１０中で拡張し、第２半導体層２０中では実質的には拡張しない。そして、可動のＳｉコアのＰＤは、消失、または、非常に小さくなる。このため、特性の変動が抑制される。
図５（ａ）～図５（ｅ）は、半導体装置の状態を例示する模式図である。
図５（ａ）～図５（ｄ）は、第１工程の後に得られる積層欠陥７２の状態を例示する模式的平面図である。図５（ｅ）は、結晶方位を例示している。上記の角度θ（図３（ｄ）参照）が例えば、１０度以下と小さい場合、Ｚ軸方向に沿ってみたときに、積層欠陥７２の三角形の頂角は３０度と見なして良い。
図５（ａ）及び図５（ｂ）は、積層欠陥７２が十分に拡張した状態を例示している。この場合、積層欠陥７２は、実質的に三角形になる。三角形の長辺の長さＬ１は、短辺の長さＬ２の実質的に２倍である。
図５（ｃ）及び図５（ｄ）は、積層欠陥７２の拡張が途中の状態を例示している。この場合、積層欠陥７２は、台形になる。実施形態において、積層欠陥７２の平面形状は、台形でも良い。台形の長辺の長さＬ１は、例えば、短辺の長さＬ２の１．６倍以上２倍以下である。
実施形態において、第２工程（ステップＳ１２０：第２半導体層２０の形成）においては、例えば、ステップフローが優勢の成長モードが適用される。例えば、第２半導体層２０の形成に用いられる原料ガスに含まれるシリコン原子の数に対する、その原料ガスに含まれる炭素原子の数の比（Ｃ／Ｓｉ）は、比較的低く設定される。実施形態において、比（Ｃ／Ｓｉ）は、例えば、０．８以下である。これにより、ステップフローが優勢になり、基底面転位７１が第２半導体層２０に伝搬することが抑制される。水素を含む雰囲気での処理により、基底面転位が貫通刃状転位に変換されても良い。これにより、基底面転位７１が減る。
実施形態において、第１工程（照射）は、例えば、４５０℃以下で実施される。例えば、高温で照射が行われると、積層欠陥７２の拡張が不安定になり、拡張した積層欠陥７２が縮小する場合がある。低温での照射により、積層欠陥７２の拡張が安定する。縮小が抑制される。
実施形態において、図１に例示した各ステップは、連続して１つの処理室（チャンバ）で行われても良い。例えば、基体１０ｓの上に第１半導体層１０を形成する工程（ステップＳ１０５）が実施される場合において、第１半導体層１０を形成する工程は、第１処理室中で実施される。第１工程（ステップＳ１１０）は、その第１処理室で実施されても良い。第２工程（ステップＳ１２０）は、その第１処理室で実施されても良い。これにより、各層の表面の汚染などが抑制され、良好な結晶品質が得られる。第３工程（ステップＳ１３０）が、その第１処理室で実施されても良い。
例えば、これらの工程は、減圧中で連続して実施されても良い。例えば、第１半導体層１０を形成する工程（ステップＳ１０５）、第１工程（ステップＳ１１０）、及び、第２工程（ステップＳ１２０）は、大気圧中を経ないで減圧中で実施されても良い。さらに、第３工程（ステップＳ１３０）が、第２工程と連続して、大気圧中を経ないで減圧中で実施されても良い。
実施形態において、第１半導体層１０の厚さは、例えば、第２半導体層２０の厚さの１／２以下である。第１半導体層１０において、積層欠陥７２が拡張する。第１半導体層１０の厚さが過度に厚いと、拡張後の積層欠陥７２の面積が大きくなる。第１半導体層１０を薄くすることで、拡張後の積層欠陥７２の面積を小さくできる。これにより、特性に与える影響が抑制できる。
例えば、第１半導体層１０の厚さは、１００ｎｍ以上２μｍ以下である。第２半導体層２０の厚さは、３μｍ以上１００μｍ以下である。
実施形態において、第１工程は、例えば、積層欠陥７２の拡張を含む。第１工程は、例えば、エネルギー線７５の照射を含む。既に説明したように、エネルギー線７５は、紫外線及び電子線よりなる群から選択された少なくとも１つを含む。エネルギー線７５は、例えば、水銀－キセノンランプから出射される。エネルギー線７５は、例えば、ヘリウム－カドミウムレーザから出射されても良い。
実施形態において、第１半導体層１０は、基体１０ｓの上にエピタキシャル成長される。第２工程は、第１半導体層１０の上に、第２半導体層２０をエピタキシャル成長させることを含む。実施形態に係る製造方法は、第２半導体層２０と電気的に接続された第１電極と、第３半導体層と電気的に接続された第２電極と、を形成する工程をさらに含んでも良い（ステップＳ１４０）。これらの電極の例については、後述する。
（第２実施形態）
第２実施形態は、基板の製造方法に係る。
この製造方法は、第１工程（図１のステップＳ１１０）、及び、第２工程（図１のステップＳ１２０）を含む。既に説明したように、第１工程においては、第１半導体層１０に紫外線及び電子線よりなる群から選択された少なくとも１つ（例えばエネルギー線７５）を照射する。照射により、積層欠陥７２を拡張させる。第１半導体層１０は、炭化珪素を含む基体の上に設けられる。第１半導体層１０は、炭化珪素と、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む第１元素と、を含む。
第２工程においては、第１工程後に、第１半導体層１０の上に第２半導体層２０を形成する。第２半導体層２０は、炭化珪素と第１元素とを含む。
このような製造方法によれば、第１工程において、第１半導体層１０中で、積層欠陥７２を拡張させることができる。積層欠陥７２を安定した状態にできる。
本実施形態によれば、特性を安定にできる基板の製造方法が得られる。このような製造方法で得られた基板を用いて、例えば、第３半導体層などを形成することで、半導体装置を製造できる。
（第３実施形態）
第３実施形態は、半導体装置に係る。
図６は、第３実施形態に係る半導体装置を例示する模式図である。
図６に示すように、実施形態に係る半導体装置１２０は、第１半導体層１０、第２半導体層２０及び第３半導体層３０を含む。
第１半導体層１０は、炭化珪素及び第１元素を含む。第１元素は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む。第１半導体層１０は、ｎ形のＳｉＣである。第２半導体層２０は、炭化珪素及び第１元素を含む。第２半導体層２０は、ｎ形のＳｉＣである。第３半導体層３０は、炭化珪素及び第２元素を含む。第２元素は、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む。第３半導体層３０は、ｐ形のＳｉＣである。第２半導体層２０は、第１半導体層１０と第３半導体層３０との間にある。
第１半導体層１０は、積層欠陥７２を含む。積層欠陥７２は、第１辺（辺７２ｄ）を含む。第１辺は、＜－１１００＞方向（［－１１００］方向、または、［１－１００］方向）に沿う。図５（ａ）～図５（ｅ）に示すように、第１辺（辺７２ｄ）は、［－１１００］方向、または、［１－１００］方向に沿う。図６に示すように、この第１辺（辺７２ｄ）は、第２半導体層２０と接する。
半導体装置１２０においては、第１半導体層１０中の積層欠陥７２が拡張し、第１辺（辺７２ｄ）は、第２半導体層２０に接する状態になっている。積層欠陥７２は、不動化されている。半導体装置１２０においては、例えば、積層欠陥７２のさらなる拡張が実質的に生じない。例えば、安定な順電圧Ｖｆが得られる。
実施形態において、積層欠陥７２は、第１辺（辺７２ｄ）に加えて、辺７２ａをさらに含む（図５（ａ）～図５（ｄ）参照）。既に説明したように、辺７２ｄの長さは、辺７２ａの長さの１．６倍以上２倍以下である。
実施形態において、第１半導体層１０は、第２半導体層２０に対向する第１面１０ａを含む。第１面１０ａと、{０００１}面と、間の角度を、角度θとする。角度θは、第１面１０ａと基底面転位７１との間の角度に対応する。
第１半導体層１０は、厚さｔ１を有する。厚さｔ１は、第１面１０ａに対して垂直な第１方向（Ｚ軸方向）の厚さに対応する。
第１辺（辺７２ｄ）の第１面１０ａに沿う長さを第１長さとする。第１長さは、例えば、図５（ａ）に例示する長辺の長さＬ１に対応する。第１長さは、２×ｔ１／（ｔａｎ（θ））以下である。第１長さが、２×ｔ１／（ｔａｎ（θ））以下である。このことは、積層欠陥７２が第１半導体層１０中に留まり、第２半導体層２０中で拡張していないことに対応する。
既に説明したように、例えば、拡張が途中段階で、積層欠陥７２が台形状でも良い。この場合、第１長さは、２×ｔ１／（ｔａｎ（θ））よりも短くなる。例えば、第１長さは、２×ｔ１／（ｔａｎ（θ））の０．８倍以上１倍以下である。
積層欠陥７２は、＜１１－２０＞方向に沿う第２辺を含む。第２辺は、辺７２ａに対応する。図５（ａ）～図５（ｄ）に示すように、辺７２ａは、［１１－２０］方向、または、［－１－１２０］方向に沿う。
第２辺（辺７２ａ）の第１面１０ａに沿う長さを第２長さとする。第２長さは、図５（ａ）に例示する短辺の長さＬ２に対応する。第２長さは、ｔ１／（ｔａｎ（θ））以下である。
積層欠陥７２が台形状でも良い。この場合、第２長さは、ｔ１／（ｔａｎ（θ））の０．８倍以上１倍以下である。
このような積層欠陥７２は、実質的に不動化されている。安定した特性が得られる。
実施形態において、半導体装置１２０は、基体１０ｓをさらに含んでも良い。基体１０ｓは、炭化珪素を含む。基体１０ｓと第２半導体層２０との間に、第１半導体層１０がある。例えば、第１半導体層１０における第１元素の濃度は、基体１０ｓにおける第１元素の濃度と、第２半導体層２０における第１元素の濃度と、の間である。
例えば、基体１０ｓにおける第１元素の濃度は、例えば、２×１０１８ｃｍ－３以上８×１０１８ｃｍ－３ 以下（例えば、５×１０１８ｃｍ－３程度）である。
例えば、第１半導体層１０における第１元素の濃度は、例えば、２×１０１７ｃｍ－３以上８×１０１７ｃｍ－３ 以下（例えば、５×１０１７ｃｍ－３程度）である。
例えば、第２半導体層２０における第１元素の濃度は、例えば、２×１０１６ｃｍ－３以上８×１０１６ｃｍ－３ 以下（例えば、５×１０１６ｃｍ－３程度）である。
図６に示すように、半導体装置１２０は、第１電極５１、第２電極５２、第３電極５３、絶縁部６１及び第４半導体層４０をさらに含んでも良い。第４半導体層４０は、例えば、ｎ形のＳｉＣを含む。
第１電極５１は、第１半導体層１０と電気的に接続される。第２電極５２は、第３半導体層３０と電気的に接続される。
第２半導体層２０は、例えば、ドリフト層である。第２半導体層２０は、第１部分領域２０ａ及び第２部分領域２０ｂを含む。第２部分領域２０ｂから第１部分領域２０ａへの方向は、第１方向（Ｚ軸方向）と交差する。
第１方向において、第１部分領域２０ａと第４半導体層４０との間に第３半導体層３０の一部がある。第３半導体層３０は、第３部分領域３０ｃ、第４部分領域３０ｄ及び第５部分領域３０ｅを含む。第１方向において、第４半導体層４０と第１部分領域２０ａとの間に、第３部分領域３０ｃがある。第１方向（Ｚ軸方向）と交差する方向において、第２部分領域２０ｂと第５部分領域３０ｅとの間に第４半導体層４０がある。第１方向（Ｚ軸方向）と交差する方向において、第２部分領域２０ｂと第４半導体層４０との間に第４部分領域３０ｄがある。
第２部分領域２０ｂから第３電極５３への方向は、第１方向（Ｚ軸方向）に沿う。絶縁部６１の少なくとも一部は、第２部分領域２０ｂと第３電極５３との間にある。
第１電極５１は、例えば、ドレイン電極である。第２電極５２は、例えば、ソース電極である。第３電極５３は、例えばゲート電極である。絶縁部６１は、例えば、ゲート絶縁膜である。基体１０ｓが、ｎ形である場合、半導体装置１２０は、ＭＯＳＦＥＴである。
図７は、第３実施形態に係る半導体装置を例示する模式図である。
図７に示すように、実施形態に係る半導体装置１２１においては、基体１０ｓＡがｐ形である。半導体装置１２１におけるこれ以外の構成は、半導体装置１２０の構成と同じである。半導体装置１２１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
図８は、第３実施形態に係る半導体装置を例示する模式図である。
図８に示すように、実施形態に係る半導体装置１３１は、第１半導体層１０、第２半導体層２０、第３半導体層３０、第１電極５１及び第２電極５２を含む。半導体装置１３１は、ｐｎ接合ダイオードである。
この例では、第２電極５２の１つの端部と第２半導体層２０との間に、接合終端領域２０Ａが設けられている。第２電極５２の別の端部と第２半導体層２０との間に、接合終端領域２０Ｂが設けられている。第１電極５１は、例えば、カソード電極である。第２電極５２は、例えば、アノード電極である。
実施形態に係る半導体装置（例えば、半導体装置１２０、１２１及び１３１など）においては、積層欠陥７２が不動化される。例えば、安定した順電圧Ｖｆが得られる。実施形態によれば、特性を安定にできる半導体装置が提供できる。
実施形態において、第１電極５１及び第２電極５２の少なくともいずれかは、例えば、Ａｌ、Ｃｕ及びＡｕよりなる群から選択された少なくとも１つを含む。例えば、第３電極５３（例えばゲート電極）は、ＴｉＮ、Ａｌ、Ｒｕ、Ｗ、及びＴａＳｉＮよりなる群から選択された少なくとも１つを含む。絶縁部６１は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び酸化ハフニウムよりなる群から選択された少なくとも１つを含む。
（第４実施形態）
第４実施形態は、基板に係る。基板は、例えば、ＳｉＣを含む基板である。図６～図８に例示した、基体１０ｓ（または基体１０ｓＡ）、第１半導体層１０及び第２半導体層２０は、実施形態に係る基板２１０（または基板２１１）に含まれる。
基板２１０（または基板２１１）は、炭化珪素を含む基体１０ｓ（または基体１０ｓＡ）と、上記の第１半導体層１０と、上記の第２半導体層２０と、を含む。第１半導体層１０の積層欠陥７２は、＜－１１００＞方向に沿う第１辺（例えば、辺７２ｄ）を含む。第１辺は、第２半導体層２０と接する。
この場合も、第１辺の第１面１０ａに沿う第１長さ（例えば長さＬ１）は、例えば、２×ｔ１／（ｔａｎ（θ））以下である。第１長さ（例えば長さＬ１）は、例えば、２×ｔ１／（ｔａｎ（θ））の０．８倍以上１倍以下でも良い。
第２辺の第１面１０ａに沿う第２長さ（例えば長さＬ２）は、例えば、ｔ１／（ｔａｎ（θ））以下である。第２長さ（例えば長さＬ２）は、例えば、ｔ１／（ｔａｎ（θ））の０．８倍以上１倍以下でも良い。
（第５実施形態）
第５実施形態は、基板の製造装置に係る。基板の製造装置は、半導体装置の製造装置でも良い。
図９は、第５実施形態に係る基板の製造装置を例示する模式図である。
図９に示すように、実施形態に係る基板の製造装置５１０は、処理室８１、ステージ８２及び照射部８３を含む。
処理室８１は、導入口８５を含む。導入口８５は、炭化珪素の原料ガスを導入可能である。処理室８１は、排出口８６をさらに含んでも良い。ステージ８２は、処理室８１内に設けられる。ステージ８２に、第１半導体層１０を含む被処理体（例えば基板２１０）が置かれる。被処理体は、例えば、基体１０ｓと、基体１０ｓの上に設けられた第１半導体層１０を含む。
照射部８３は、第１半導体層１０に、４５０℃以下の第１温度で、紫外線及び電子線よりなる群から選択された少なくとも１つ（例えば、エネルギー線７５）を照射可能である。第１半導体層１０にエネルギー線７５を照射することで、例えば、積層欠陥７２を拡張させる。積層欠陥７２を安定化させることができる。
照射部８３は、例えば、水銀－キセノンランプ、または、ヘリウム－カドミウムレーザなどを含む。エネルギー線７５の波長は、例えば、３８０ｎｍ以下である。照射部８３は、フィルタなどを含んでも良い。
導入口８５から導入された原料ガスにより、炭化珪素を含む層が形成されても良い。炭化珪素を含む層は、例えば、第１半導体層１０、第２半導体層２０及び第３半導体層３０の少なくとも１つを含む。これらの層の形成（成長）における温度は、上記の第１温度よりも高い。高温での成長により、結晶品質の高い層が得られる。
図９に示すように、シャッタ８４が設けられても良い。シャッタ８４により、照射が制御される。シャッタ８４により炭化珪素を含む層の形成において、照射部８３が保護されても良い。
実施形態に係る製造装置５１０によれば、例えば、第１半導体層１０を形成する工程、第１工程、及び、第２工程は、大気圧中を経ないで減圧中で実施されることが可能である。良好な品質の層が得られる。
実施形態において、結晶方向に関する情報は、例えば、Ｘ線回折分析などにより得られる。基底面転位７１に関する情報は、例えば、Ｘ線トポグラフィ、及び、フォトルミネッセンス・イメージングの少なくともいずれかにより得られる。
実施形態において、不純物濃度に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。上記において、不純物濃度は、例えば、キャリア濃度でも良い。不純物濃度の相対的な高低に関する情報は、例えば、ＳＣＭ（Scanning Capacitance Microscopy)により得られるキャリア濃度の相対的な高低に関する情報に基づいて得ることができる。
実施形態によれば、特性を安定にできる半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体層、基体、電極及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０ａ…第１面、 １０ｓ、１０ｓＡ…基体、 ２０…第２半導体層、 ２０Ａ、２０Ｂ…接合終端領域、 ２０ａ…第１部分領域、 ２０ｂ…第２部分領域、 ３０…第３半導体層、 ３０ｃ…第３部分領域、 ３０ｄ…第４部分領域、 ３０ｅ…第５部分領域、 ４０…第４半導体層、 ５１～５３…第１～第３電極、 ６１…絶縁部、 ７１、７１ｘ…基底面転位、 ７２…積層欠陥、 ７２ａ～７２ｄ…辺、 ７５…エネルギー線、 ８１…処理室、 ８２…ステージ、 ８３…照射部、 ８４…シャッタ、 ８５…導入口、 ８６…排出口、 θ…角度、 １２０、１２１、１３１…半導体装置、 ２１０、２１１…基板、 ５１０…製造装置、 Ｌ１、Ｌ２…長さ、 ｔ１ 厚さ

Claims (19)

  1. 炭化珪素を含む基体の上に設けられ、炭化珪素と、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む第１元素と、を含む第１半導体層の積層欠陥を拡張させる第１工程と、
    第１工程後に、拡張した前記積層欠陥を縮小させないで、前記第１半導体層の上に炭化珪素と前記第１元素とを含む第２半導体層を形成する第２工程と、
    前記第２半導体層の上に、炭化珪素と、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む第２元素と、を含む第３半導体層を形成する第３工程と、
    を備えた半導体装置の製造方法。
  2. 前記第１工程は、前記第１半導体層に、紫外線及び電子線よりなる群から選択された少なくとも１つを照射することを含む、請求項１記載の半導体装置の製造方法。
  3. 炭化珪素を含む基体の上に設けられ、炭化珪素と、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む第１元素と、を含む第１半導体層に紫外線を照射する第１工程と、
    第１工程後に、積層欠陥を縮小させないで、前記第１半導体層の上に炭化珪素と前記第１元素とを含む第２半導体層を形成する第２工程と、
    前記第２半導体層の上に炭化珪素とＢ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む第２元素と、を含む第３半導体層を形成する第３工程と、
    を備えた半導体装置の製造方法。
  4. 前記照射することは、４５０℃以下で実施される、請求項２または３に記載の半導体装置の製造方法。
  5. 前記基体の上に前記第１半導体層を形成する工程をさらに備え、
    前記第１半導体層を形成する前記工程は、第１処理室中で実施され、
    前記第１工程は、前記第１処理室で実施され、
    前記第２工程は、前記第１処理室で実施される、請求項１～４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記基体の上に前記第１半導体層を形成する工程をさらに備え、
    前記第１半導体層を形成する前記工程、前記第１工程、及び、前記第２工程は、大気圧中を経ないで減圧中で実施される、請求項１～４のいずれか１つに記載の半導体装置の製造方法。
  7. 前記第１半導体層の厚さは、前記第２半導体層の厚さの１／２以下である、請求項１～６のいずれか１つに記載の半導体装置の製造方法。
  8. 前記第１半導体層は、前記基体の上にエピタキシャル成長され、
    前記第２工程は、前記第１半導体層の上に、前記第２半導体層をエピタキシャル成長させることを含む、請求項１～７のいずれか１つに記載の半導体装置の製造方法。
  9. 前記第２半導体層と電気的に接続された第１電極と、前記第３半導体層と電気的に接続された第２電極と、を形成する工程をさらに備えた、請求項１～８のいずれか１つに記載の半導体装置の製造方法。
  10. 炭化珪素を含む基体の上に設けられ、炭化珪素と、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む第１元素と、を含む第１半導体層に紫外線を照射する第１工程と、
    第１工程後に、積層欠陥を縮小させないで、前記第１半導体層の上に炭化珪素と前記第１元素とを含む第２半導体層を形成する第２工程と、
    を備えた基板の製造方法。
  11. 炭化珪素と、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む第１元素と、を含む第１半導体層と、
    炭化珪素と前記第１元素とを含む第２半導体層と、
    炭化珪素と、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む第２元素と、を含む第３半導体層と、
    を備え、
    前記第２半導体層は、前記第１半導体層と前記第３半導体層との間にあり、
    前記第１半導体層は、積層欠陥を含み、
    前記積層欠陥は、＜－１１００＞方向に沿う第１辺を含み、
    前記第１辺は、前記第２半導体層と接する、半導体装置。
  12. 前記第１半導体層は、前記第２半導体層に対向する第１面を含み、
    前記第１面と、{０００１}面と、間の角度は、角度θであり、
    前記第１半導体層は、前記第１面に対して垂直な第１方向の厚さｔ１を有し、
    前記第１辺の前記第１面に沿う第１長さは、２×ｔ１／（ｔａｎ（θ））以下である、請求項１１記載の半導体装置。
  13. 前記第１長さは、２×ｔ１／（ｔａｎ（θ））の０．８倍以上１倍以下である、請求項１２記載の半導体装置。
  14. 前記第１半導体層は、前記第２半導体層に対向する第１面を含み、
    前記第１面と、{０００１}面と、間の角度は、角度θであり、
    前記第１半導体層は、前記第１面に対して垂直な第１方向の厚さｔ１を有し、
    前記積層欠陥は、＜１１－２０＞方向に沿う第２辺を含み、
    前記第２辺の前記第１面に沿う第２長さは、ｔ１／（ｔａｎ（θ））以下である、請求項１１記載の半導体装置。
  15. 前記第２長さは、ｔ１／（ｔａｎ（θ））の０．８倍以上１倍以下である、請求項１４記載の半導体装置。
  16. 炭化珪素を含む基体をさらに備え、
    前記基体と前記第２半導体層との間に前記第１半導体層があり、
    前記第１半導体層における前記第１元素の濃度は、前記基体における前記第１元素の濃度と、前記第２半導体層における前記第１元素の濃度と、の間である、請求項１１～１５のいずれか１つに記載の半導体装置。
  17. 炭化珪素を含む基体と、
    炭化珪素と、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む第１元素と、を含む第１半導体層と、
    炭化珪素と前記第１元素とを含む第２半導体層と、
    を備え、
    前記第１半導体層は、前記基体と前記第２半導体層との間にあり、
    前記第１半導体層は、積層欠陥を含み、
    前記積層欠陥は、＜－１１００＞方向に沿う第１辺を含み、
    前記第１辺は、前記第２半導体層に接する、基板。
  18. 前記第１半導体層は、前記第２半導体層に対向する第１面を含み、
    前記第１面と、{０００１}面と、間の角度は、角度θであり、
    前記第１半導体層は、前記第１面に対して垂直な第１方向の厚さｔ１を有し、
    前記第１辺の前記第１面に沿う第１長さは、２×ｔ１／（ｔａｎ（θ））の０．８倍以上１倍以下である、請求項１７記載の基板。
  19. 前記第１半導体層は、前記第２半導体層に対向する第１面を含み、
    前記第１面と、{０００１}面と、間の角度は、角度θであり、
    前記第１半導体層は、前記第１面に対して垂直な第１方向の厚さｔ１を有し、
    前記積層欠陥は、＜１１－２０＞方向に沿う第２辺を含み、
    前記第２辺の前記第１面に沿う第２長さは、ｔ１／（ｔａｎ（θ））の０．８倍以上１倍以下である、請求項１７記載の基板。
JP2019018140A 2019-02-04 2019-02-04 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置 Active JP7023882B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019018140A JP7023882B2 (ja) 2019-02-04 2019-02-04 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
CN201910851158.2A CN111524809B (zh) 2019-02-04 2019-09-10 半导体装置及其制造方法、基板及其制造方法和制造装置
US16/566,138 US11152470B2 (en) 2019-02-04 2019-09-10 Method for manufacturing semiconductor device, method for manufacturing substrate, semiconductor device, substrate, and manufacturing apparatus of substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019018140A JP7023882B2 (ja) 2019-02-04 2019-02-04 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置

Publications (3)

Publication Number Publication Date
JP2020126919A JP2020126919A (ja) 2020-08-20
JP2020126919A5 JP2020126919A5 (ja) 2021-02-25
JP7023882B2 true JP7023882B2 (ja) 2022-02-22

Family

ID=71837752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019018140A Active JP7023882B2 (ja) 2019-02-04 2019-02-04 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置

Country Status (3)

Country Link
US (1) US11152470B2 (ja)
JP (1) JP7023882B2 (ja)
CN (1) CN111524809B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
JP7319501B2 (ja) 2019-10-09 2023-08-02 株式会社東芝 基板の製造方法、半導体装置の製造方法、基板及び半導体装置
JP7292175B2 (ja) 2019-10-16 2023-06-16 株式会社東芝 半導体装置
US11973116B2 (en) 2021-05-10 2024-04-30 Kabushiki Kaisha Toshiba Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356508A (ja) 2003-05-30 2004-12-16 National Institute Of Advanced Industrial & Technology 低誘電率絶縁膜の形成方法
WO2007032214A1 (ja) 2005-09-14 2007-03-22 The Kansai Electric Power Co., Inc. 炭化珪素半導体素子の製造方法
US20090195296A1 (en) 2006-08-04 2009-08-06 The Kansai Electric Power Co., Inc. Method for Recovering an On-State Forward Voltage and, Shrinking Stacking Faults in Bipolar Semiconductor Devices, and the Bipolar Semiconductor Devices
JP2011109018A (ja) 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP2014175412A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP2018166196A (ja) 2017-03-28 2018-10-25 富士電機株式会社 半導体装置およびその製造方法
JP2019140184A (ja) 2018-02-07 2019-08-22 富士電機株式会社 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312443A (ja) * 1996-05-23 1997-12-02 Mitsubishi Electric Corp 半導体発光素子およびその製法
EP1215730B9 (en) * 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
JP4879507B2 (ja) * 2005-04-14 2012-02-22 関西電力株式会社 バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP4897244B2 (ja) * 2005-06-14 2012-03-14 昭和電工株式会社 炭化珪素層製造方法、窒化ガリウム系半導体素子およびシリコン基板
JP4857697B2 (ja) 2005-10-05 2012-01-18 トヨタ自動車株式会社 炭化珪素半導体装置
JP5980024B2 (ja) * 2012-07-17 2016-08-31 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2014146748A (ja) 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP2015002277A (ja) * 2013-06-17 2015-01-05 三菱電機株式会社 炭化珪素半導体装置
JPWO2015064256A1 (ja) * 2013-10-28 2017-03-09 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
JP6244826B2 (ja) 2013-11-01 2017-12-13 住友金属鉱山株式会社 炭化珪素基板、炭化珪素基板製造方法、半導体素子
JP2016166112A (ja) * 2015-03-10 2016-09-15 株式会社東芝 半導体基板及び半導体装置
JP6351874B2 (ja) * 2015-12-02 2018-07-04 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6658137B2 (ja) * 2016-03-14 2020-03-04 富士電機株式会社 半導体装置及びその製造方法
WO2017199792A1 (ja) * 2016-05-20 2017-11-23 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP7017021B2 (ja) * 2016-08-31 2022-02-08 富士電機株式会社 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法
JP6832240B2 (ja) * 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6988175B2 (ja) * 2017-06-09 2022-01-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102017127169B4 (de) * 2017-11-17 2022-01-27 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
JP7443669B2 (ja) * 2019-03-27 2024-03-06 富士電機株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356508A (ja) 2003-05-30 2004-12-16 National Institute Of Advanced Industrial & Technology 低誘電率絶縁膜の形成方法
WO2007032214A1 (ja) 2005-09-14 2007-03-22 The Kansai Electric Power Co., Inc. 炭化珪素半導体素子の製造方法
US20090195296A1 (en) 2006-08-04 2009-08-06 The Kansai Electric Power Co., Inc. Method for Recovering an On-State Forward Voltage and, Shrinking Stacking Faults in Bipolar Semiconductor Devices, and the Bipolar Semiconductor Devices
JP2011109018A (ja) 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP2014175412A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP2018166196A (ja) 2017-03-28 2018-10-25 富士電機株式会社 半導体装置およびその製造方法
JP2019140184A (ja) 2018-02-07 2019-08-22 富士電機株式会社 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN111524809A (zh) 2020-08-11
CN111524809B (zh) 2023-07-18
US20200251560A1 (en) 2020-08-06
JP2020126919A (ja) 2020-08-20
US11152470B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
JP7023882B2 (ja) 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
JP5458509B2 (ja) 炭化珪素半導体基板
JP4730422B2 (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
JP2011146748A (ja) 基板の分割方法
KR102122846B1 (ko) 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
KR101020958B1 (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP2006310851A (ja) 窒化物層の製造方法及びこれを用いた垂直構造窒化物半導体発光素子の製造方法
JP6833742B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
WO2016092887A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP4827829B2 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2009200332A (ja) 窒化物半導体装置およびその製造方法
US11309389B2 (en) Epitaxial wafer and switch element and light-emitting element using same
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP6952670B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法
JP6782263B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6338490B2 (ja) 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法
JP2022104770A (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
KR102311927B1 (ko) Iii-n 재료를 포함하는 반도체 구조
JP4656888B2 (ja) 基板の分割方法
JP6972275B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6956064B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法。
JP2023138469A (ja) ４ｈ－ｓｉｃ物質と直接コンタクトする３ｃ－ｓｉｃ層を形成するために４ｈ－ｓｉｃ物質のウエハを処理するプロセス
JP5568940B2 (ja) 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R151 Written notification of patent or utility model registration

Ref document number: 7023882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151