JP7017021B2 - 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP7017021B2
JP7017021B2 JP2016170347A JP2016170347A JP7017021B2 JP 7017021 B2 JP7017021 B2 JP 7017021B2 JP 2016170347 A JP2016170347 A JP 2016170347A JP 2016170347 A JP2016170347 A JP 2016170347A JP 7017021 B2 JP7017021 B2 JP 7017021B2
Authority
JP
Japan
Prior art keywords
silicon carbide
crystal axis
axis direction
carbide semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016170347A
Other languages
English (en)
Other versions
JP2018037560A (ja
Inventor
泰之 河田
武志 俵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016170347A priority Critical patent/JP7017021B2/ja
Priority to US15/634,656 priority patent/US10032724B2/en
Publication of JP2018037560A publication Critical patent/JP2018037560A/ja
Application granted granted Critical
Publication of JP7017021B2 publication Critical patent/JP7017021B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法に関する。
パワー半導体素子においては、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ)、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）などが炭化珪素（ＳｉＣ）を用いて作製（製造）されている。
従来、４Ｈ－ＳｉＣ（四層周期六方晶の炭化珪素）からなる炭化珪素基板表面に各種パターンを形成するときは、ＳｉＣウェハの第１オリエンテーションフラット（以降、第１オリフラと略する）が示す結晶軸方向＜１１－２０＞を基準としてパターンを形成している。例えば、トレンチ構造を有する縦型ＭＯＳＦＥＴを作製する際、第１オリフラと平行な方向に、トレンチの側壁を形成している。なお、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。
例えば、半導体基板に、（１１０）面に垂直な（－１１１）面、若しくは（１－１－１）面で切断されたオリエンテーションフラットを形成することで、トレンチの側面を容易に（－１１１）面若しくは（１－１－１）面とすることができる技術がある（特許文献１参照）。また、オリエンテーションフラットを、シリコンウエハの表面の法線方向をなす結晶軸に直交する別の結晶軸のいずれか１つをその法線方向とし、トレンチの長手方向を、オリエンテーションフラットの法線方向と平行、又は当該法線方向と直交する、別の結晶軸の他方と平行にする技術がある（特許文献２参照）。
特開２００１－３３２４６２号公報 特開平１１－１３５５１２号公報
しかしながら、第１オリフラが示す結晶軸の精度は、１°以内や５°以内の範囲の保証で、ウェハメーカーにより異なる。さらに、同じウェハメーカーの基板でも結晶のインゴットによって基板の本来の結晶軸と第１オリフラが示す結晶軸とは角度ずれがあり、ウェハ個々に異なる。このため、第１オリフラを基準にしてパターンを形成すると、本来の基板の結晶軸とパターンに角度ずれが生じる場合がある。さらに、半導体装置製造時のマスクずれ、露光のずれにより角度ずれの誤差が積算される。
例えば、トレンチ構造を有する縦型ＭＯＳＦＥＴでは、第１オリフラと平行、つまり結晶軸方向＜１１－２０＞と平行にトレンチを形成する。図１２は、従来の炭化珪素半導体基体上に形成したトレンチを示す上面図である。図１２（ａ）は、第１オリフラと結晶軸方向＜１１－２０＞とが一致している場合であり、トレンチの側壁には４Ｈ－ＳｉＣのｍ面が現れ、トレンチの底には４Ｈ－ＳｉＣのＳｉ面が現れる。図１２（ｂ）は、第１オリフラと結晶軸方向＜１１－２０＞とのずれがある場合であり、トレンチの側壁には４Ｈ－ＳｉＣのｍ面だけでなく、４Ｈ－ＳｉＣのａ面も現れる。図１２（ｃ）は、第１オリフラと結晶軸方向＜１１－２０＞とにさらにずれがある場合であり、トレンチの側壁にはａ面が現れる面積が増加する。
ここで、図１３は、従来の炭化珪素半導体基体上に形成したトレンチにおける電子の移動を示す図である。図１３において、矢印は電流経路を示し、この電流経路は、トレンチが形成された際のチャネル領域でオン時に電流が流れる経路である。図１３（ａ）は、トレンチの側壁がｍ面のトレンチ（ｍで示す点線の部分）とトレンチの側壁がａ面のトレンチ（ａで示す点線の部分）を示す斜視図である。図１３（ｂ）は、トレンチの側壁がａ面のトレンチを示す断面図である。具体的には、図１３（ｂ）は、図１３（ａ）の実線で囲まれた部分Ｍの断面図である。
炭化珪素半導体はオフ角があるため、ａ面はトレンチの左右でＳｉ面（４°オフ）に対する角度が変化する。例えば、図１３（ｂ）に示すように、トレンチの左側壁ＬはＳｉ面側に５°傾斜し、トレンチの右側壁ＲはＳｉ面側に１３°傾斜する。一方、ｍ面はトレンチの左右で傾斜角度は同じである。
ここで、図１４は、従来の炭化珪素半導体基体での電子の移動度を示すグラフである。縦軸は、μＦＥ（チャネル移動度）を示し、横軸は、ゲート電圧Ｖｇを示す。図１４において、Ｌ１は、Ｓｉ面側に５°傾斜したａ面の電子の移動度を示し、Ｌ２は、Ｓｉ面側に９°傾斜したｍ面の電子の移動度を示し、Ｌ３は、Ｓｉ面側に１３°傾斜したａ面の電子の移動度を示す。図１４に示すように、Ｓｉ面側に５°傾斜するａ面と、Ｓｉ面側に１３°傾斜するａ面とでは、同じａ面であっても、電子の移動度が異なることが分かる。
このため、第１オリフラと結晶軸方向＜１１－２０＞とのずれがあると、トレンチの側壁にａ面が現れ、トレンチの左右の側壁の傾斜角度が異なるようになり、トレンチの左右で電子の移動度が異なり、電気的特性が左右で揃わなくなる。この電気的特性の差が半導体装置の特性に影響を及ぼし、半導体装置の特性にばらつきが生じるようになる。
この発明は、上述した従来技術による問題点を解消するため、ＳｉＣウェハの第１オリフラよりも精度の高い結晶軸方向を示すことができる炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基体は、次の特徴を有する。炭化珪素半導体基体は、炭化珪素基板のおもて面に設けられた、第１導電型または第２導電型の炭化珪素からなるエピタキシャル成長層を備え、前記エピタキシャル成長層上に、前記炭化珪素基板の結晶軸方向を誤差１°以内の範囲で示す目印が設けられ、該目印は、１つの帯状積層欠陥または１つの三角形状の積層欠陥の１辺の延長線上に設けられる。
また、この発明にかかる炭化珪素半導体基体は、上述した発明において、前記目印は、前記炭化珪素基板の結晶軸方向を誤差０．５°以内の範囲で示すことを特徴とする。
また、この発明にかかる炭化珪素半導体基体は、上述した発明において、前記目印は、前記炭化珪素基板の端部に設けられていることを特徴とする。
また、この発明にかかる炭化珪素半導体基体は、上述した発明において、前記炭化珪素基板のポリタイプが、４Ｈ－ＳｉＣであることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基体の結晶軸合わせ方法は、次の特徴を有する。まず、結晶軸方向を示す第１オリエンテーションフラットが設けられた炭化珪素基板のおもて面に第１導電型または第２導電型の炭化珪素からなるエピタキシャル成長層を形成する第１工程を行う。次に、前記エピタキシャル成長層から積層欠陥を検出する第２工程を行う。次に、検出した前記積層欠陥と前記第１オリエンテーションフラットとから前記炭化珪素基板の結晶軸方向を確認する第３工程を行う。次に、確認した前記結晶軸方向を示す目印を作成する第４工程を行う。
また、この発明にかかる炭化珪素半導体基体の結晶軸合わせ方法は、上述した発明において、前記第２工程は、前記積層欠陥が検出されない場合、前記エピタキシャル成長層に傷をつけ、紫外線を照射することで、前記積層欠陥を出現させることを特徴とする。
また、この発明にかかる炭化珪素半導体基体の結晶軸合わせ方法は、上述した発明において、前記傷をつける場所は、前記第１オリエンテーションフラットと垂直な位置に設けられた第２オリエンテーションフラットから所定の距離内にあることを特徴とする。
また、この発明にかかる炭化珪素半導体基体の結晶軸合わせ方法は、上述した発明において、前記第３工程は、前記積層欠陥の１辺を基準にして前記炭化珪素基板の結晶軸方向を確認することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、結晶軸方向を示す第１オリエンテーションフラットが設けられた炭化珪素基板のおもて面に第１導電型の炭化珪素からなる第１エピタキシャル成長層を形成する第１工程を行う。次に、前記第１エピタキシャル成長層の、前記炭化珪素基板側に対して反対側に第２導電型の炭化珪素からなる第２エピタキシャル成長層を形成する第２工程を行う。次に、前記第２エピタキシャル成長層から積層欠陥を検出する第３工程を行う。次に、検出した前記積層欠陥と前記第１オリエンテーションフラットとから前記炭化珪素基板の結晶軸方向を確認する第４工程を行う。次に、確認した前記結晶軸方向を示す目印を作成する第５工程を行う。次に、前記第２エピタキシャル成長層の内部に、前記第１エピタキシャル成長層よりも不純物濃度の高い第１導電型の第１半導体領域を選択的に形成する第６工程を行う。次に、前記第１半導体領域および前記第２エピタキシャル成長層を貫通して前記第１エピタキシャル成長層に達するトレンチを形成する第７工程を行う。次に、前記トレンチの内部に、ゲート絶縁膜を介して設けられたゲート電極を形成する第８工程を行う。次に、前記第１半導体領域および前記第２エピタキシャル成長層に接する第１電極を形成する第９工程を行う。次に、前記炭化珪素基板の裏面に第２電極を形成する第１０工程を行う。前記第７工程は、前記トレンチの側壁を、前記結晶軸方向を示す目印に基づき前記結晶軸方向と平行に形成する。
上述した発明によれば、炭化珪素半導体基体上に炭化珪素基板の結晶軸方向＜１１－２０＞を誤差の範囲１°以内、より好ましくは０．５°以内で示す目印が設けられている。この目印に基づいて、炭化珪素半導体基体表面に各種パターンを形成することができる。この目印に基づいて、例えばトレンチパターンを形成した場合、トレンチパターンを十分高い精度で結晶軸方向＜１１－２０＞と平行に形成できる。このため、トレンチの側壁にａ面が現れることがなくなり、ｍ面のみになり、トレンチの側壁の移動度が、左側壁と右側壁とで同じになり、半導体装置の特性に影響を及ぼすことがなくなる。これにより、半導体装置の特性のばらつきを抑え、歩留まりの向上や製品の信頼性を向上することができる。また、各種パターンを形成する際、第１オリフラで結晶軸方向＜１１－２０＞を合わせる必要がなくなるため、ウェハメーカーにより第１オリフラの精度が異なるという問題も解消できる。
本発明にかかる炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法によれば、ＳｉＣウェハの第１オリフラよりも精度の高い結晶軸方向を示す手段を提供できるという効果を奏する。
実施の形態にかかる炭化珪素半導体基体の構造を示す断面図および上面図である。 実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法の概要を示すフローチャートである。 実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法における炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体基体における積層欠陥の一例を示す画像である。 実施の形態にかかる炭化珪素半導体基体における結晶軸合わせ方法の結晶軸方向確認の一例を示す画像である。 実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法における炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法における炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。 実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法における炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。 実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法における炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。 実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法における炭化珪素半導体装置の製造途中の状態を示す断面図である（その６）。 実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法における炭化珪素半導体装置の製造途中の状態を示す断面図である（その７）。 従来の炭化珪素半導体基体上に形成したトレンチを示す上面図である。 従来の炭化珪素半導体基体上に形成したトレンチにおける電子の移動度を示す図である。 従来の炭化珪素半導体基体上での電子の移動度を示すグラフである。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
図１は、実施の形態にかかる炭化珪素半導体基体の構造を示す断面図および上面図である。図１（ａ）は、炭化珪素半導体基体の構造を示す断面図である。炭化珪素半導体基体は、４Ｈ－ＳｉＣからなる炭化珪素からなるｎ+型半導体基板（以下、ｎ+型炭化珪素基板とする）１上に炭化珪素半導体層をエピタキシャル成長させてなる半導体ウェハ、または当該半導体ウェハを個片化した半導体チップである。具体的には、図１（ａ）に示すように、炭化珪素半導体基体は、ｎ+型炭化珪素基板１上にｎ型ドリフト層２およびｐ型ベース層３となる各炭化珪素層を順にエピタキシャル成長させてなる。
また、図１（ｂ）は、炭化珪素半導体基体の上面図である。炭化珪素半導体基体には、ｎ+型炭化珪素基板１の結晶軸方向＜１１－２０＞を示す目印が設けられている。例えば、ｎ+型炭化珪素基板１の結晶軸方向＜１１－２０＞を誤差の範囲１°以内、より好ましくは０．５°以内で示す目印２５が設けられている。図１（ｂ）では、目印２５である２つの点を結ぶ直線２４は、例えば、ｎ+型炭化珪素基板１の結晶軸方向＜１１－２０＞と平行または垂直であり、この直線２４によりｎ+型炭化珪素基板１の結晶軸方向＜１１－２０＞を確認できる。図１（ｂ）では、目印として２つの点２５を設けたが、結晶軸方向を確認できれば、他の形状であってもかまわない。例えば、結晶軸方向を示す直線を目印として作成することもできる。
次に、実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法について、図２～図１１を参照して説明する。図２は、実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法の概要を示すフローチャートである。また、図３、図６～図１１は、実施の形態にかかる炭化珪素半導体基体の結晶軸合わせ方法における炭化珪素半導体装置の製造途中の状態を示す断面図である。
まず、４Ｈ－ＳｉＣからなるｎ+型炭化珪素基板１に、ＳｉＣエピタキシャル膜を形成する（ステップＳ１）。例えば、ＳｉＣエピタキシャル膜として、ｎ型ドリフト層（第１エピタキシャル成長層）２、ｐ型ベース層（第２エピタキシャル成長層）３を以下のように形成する。ｎ+型炭化珪素基板１を有機溶剤超音波洗浄、ＲＣＡ（強酸および高塩基溶液を用いたウェット洗浄）洗浄等を行って、十分に清浄な表面状態とする。次に、ｎ+型炭化珪素基板１の上の主面（Ｓｉ面）または裏面（Ｃ面）に、ｎ型の不純物、例えば、ホウ素（Ｂ）やアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）などをドーピングして、ｎ型ドリフト層２をエピタキシャル成長させる。
次に、ｎ型ドリフト層２上に、ｐ型の不純物、例えば、窒素（Ｎ）やリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などをドーピングして、ｐ型ベース層３を例えば１０μｍの厚さまでエピタキシャル成長させる。ここまでの状態が図３に記載される。
次に、ＳｉＣエピタキシャル膜から帯状または三角形状の積層欠陥が検出されるか否かを確認する（ステップＳ２）。積層欠陥は、フォトルミネッセンス（Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ：ＰＬ）イメージング装置でＳｉＣウェハの全体を観察して、ＳｉＣエピタキシャル膜から帯状または三角形状の積層欠陥を検出する。例えば、フォトルミネッセンスイメージング装置でフォトルミネッセンス発光を撮影し、撮影した画像から積層欠陥を検出する。図４は、実施の形態にかかる炭化珪素半導体基体における積層欠陥の一例を示す画像である。図４では、三角形状の積層欠陥２１が２つ存在していることが確認できる。
積層欠陥が検出された場合（ステップＳ２：Ｙｅｓ）、ステップＳ４に進む。一方、積層欠陥が検出されない場合（ステップＳ２：Ｎｏ）、ＳｉＣエピタキシャル膜に積層欠陥を形成する（ステップＳ３）。例えば、ウェハ端部の表面に傷をつけて高輝度ＵＶ（Ｕｌｔｒａ Ｖｉｏｌｅｔ：紫外線）を数１０Ｗ／ｃｍ2の強度で照射し、意図的に帯状積層欠陥または三角形状の欠陥を出現させてもよい。ここで、ウェハ端部とは、ＳｉＣウェハ上に半導体チップが形成されないウェハの周辺部である。このため、積層欠陥が形成されても、半導体チップに影響がない。より具体的に、傷をつける場所は、第１オリフラと垂直な位置に設けられた第２オリエンテーションフラット２６（図５参照）から所定の距離、例えば１０ｍｍ以内にあることが好ましい。これは、傷から発生した積層欠陥は、第１オリフラに垂直に伸びる帯状積層欠陥を含むため、傷つける場所は、第１オリフラを下にした場合のＳｉＣウェハの左右両端近辺が望ましいためである。
また、ＳｉＣエピタキシャル膜に傷をつけるために用いる機器は種々変更可能である。例えば、超微小硬さ測定機（ナノインデンター：Ｎａｎｏ Ｉｎｄｅｎｔｅｒ）によりＳｉＣエピタキシャル膜を凹ませることで傷をつけてもよいし、ダイアモンドペンによりＳｉＣエピタキシャル膜を引っ掻くことで傷をつけてもよい。
次に、ｎ+型炭化珪素基板１の結晶軸方向を確認する（ステップＳ４）。ＳｉＣエピタキシャル膜上の積層欠陥の１辺は、結晶軸方向を反映して表れる。より具体的には、積層欠陥の１辺は、結晶軸方向＜１１－２０＞と垂直になっている。このため、積層欠陥の一辺から、正確な結晶軸方向＜１１－２０＞を確認することができる。このため、ステップＳ２で検出した、またはステップＳ３で形成した積層欠陥の１辺がわかるように印を設けることで、ｎ+型炭化珪素基板１の結晶軸方向＜１１－２０＞を確認できるようになる。例えば、積層欠陥の１辺がわかるような印を誤差１°以内に設けることで、当該印によりｎ+型炭化珪素基板１の結晶軸方向＜１１－２０＞を誤差の範囲１°以内で示すことができる。より好ましくは、積層欠陥の１辺がわかるような印を誤差０．５°以内に設けることで、当該印によりｎ+型炭化珪素基板１の結晶軸方向＜１１－２０＞を誤差の範囲０．５°以内で示すことができる。
図５は、実施の形態にかかる炭化珪素半導体基体における結晶軸合わせ方法の結晶軸方向確認の一例を示す画像である。結晶軸方向確認では、まず、第１オリフラ２２より結晶軸方向＜１１－２０＞のだいたいの方向を見当付ける。図５では、第１オリフラ２２より結晶軸方向＜１１－２０＞はｘ軸方向であることが分かる。次に、結晶軸方向＜１１－２０＞と垂直な積層欠陥の辺を確認する。積層欠陥の１辺は、結晶軸方向＜１１－２０＞と垂直になるため、積層欠陥の辺の中で、見当付けた方向に一番近い辺が、結晶軸方向＜１１－２０＞と垂直な辺である。例えば、図４では、結晶軸方向＜１１－２０＞はｘ軸方向であるため、積層欠陥２１の辺のなかでｘ軸と垂直なｙ軸に近いのは、辺２３である。このようにして、結晶軸方向＜１１－２０＞を確認することができる。なお、図５は、三角形状の積層欠陥の例であるが、帯状積層欠陥の場合も帯状の１辺から結晶軸方向を確認することができる。
次に、結晶軸方向を示す目印を作成する（ステップＳ５）。例えば、ステップＳ４で確認した結晶軸方向に基づいて、ウェハ端部にレーザー等で目印を作成する。図５の例では、辺２３を延長した点線２４上のウェハ端部に目印として２つの点２５を作成する。図５では、辺２３を延長した点線２４上に目印を作成したが、これに限らない。例えば、辺２３を延長した点線２４と平行な線上に目印を作成してもよい。
次に、酸化シリコン（ＳｉＯ2）膜４を成膜する（ステップＳ６）。例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等で、ｐ型ベース層３の上にＳｉＯ2膜４を成膜する。膜厚はトレンチ形成するドライエッチングパターンをマスクにするのに必要な厚さである。例えば、ＳｉＯ2膜４の膜厚は、ドライエッチングでなくならない程度の厚さにする。ここまでの状態が図６に記載される。
次に、フォトレジスト５を塗布し、パターニングする（ステップＳ７）。例えば、フォトレジスト５をＳｉＯ2膜４上に塗布し、フォトマスクで露光してトレンチ部分をパターニングする。この際、ステップＳ５で作成した結晶軸方向＜１１－２０＞を示す目印に基づいて、マスクのパターンをｎ+型炭化珪素基板１の結晶軸方向＜１１－２０＞とずれないように角度を合わせる。ここまでの状態が図７に記載される。
次に、ＳｉＯ2膜４をドライエッチングする（ステップＳ８）。例えば、フォトレジスト５をマスクとし、ＳｉＯ2膜４を、ｐ型ベース層３が露出するまでドライエッチングする。ここまでの状態が図８に記載される。
次に、トレンチ１８を形成する（ステップＳ９）。例えば、フォトレジスト５を剥離して、パターニングされたＳｉＯ2膜４をマスクとして、所望の深さまで、例えば、ｐ型ベース層３を貫通して、ｎ型ドリフト層２に達する深さまで、ドライエッチングしてトレンチ１８を形成する。また、トレンチエッチング後に、トレンチ１８のダメージを除去するための等方性エッチングや、トレンチ１８の底部およびトレンチ１８の開口部の角を丸めるための水素アニールを施してもよい。等方性エッチングと水素アニールはどちらか一方のみを行ってもよい。また、等方性エッチングを行った後に水素アニールを行ってもよい。ここまでの状態が図９に記載される。
次に、ＳｉＯ2膜４を剥離する（ステップＳ１０）。例えば、マスクのＳｉＯ2膜４をフッ化水素（ＨＦ）等で剥離して、ｎ+型炭化珪素基板１をよく洗浄する。これまでの工程により、トレンチ１８の側壁を、ｎ+型炭化珪素基板１の結晶軸方向＜１１－２０＞と平行の方向に形成することができる。このため、トレンチ１８の側壁は、ｍ面だけが露出するようになり、ａ面が露出することがなくなる。ここまでの状態が図１０に記載される。
次に、ＭＯＳ構造を形成する（ステップＳ１１）。例えば、ＭＯＳＦＥＴ、ＳＪ（Ｓｕｐｅｒ Ｊｕｎｃｔｉｏｎ）トランジスタ、ＩＧＢＴなどそれぞれデバイスによって必要な製造プロセスを行う。具体的に、ＭＯＳＦＥＴを製造する場合は、以下のようになる。
まず、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｐ型ベース層３の表面層に、ｐ++型コンタクト領域８を選択的に形成する。例えば、ｐ++型コンタクト領域８を形成するためのイオン注入時のドーズ量を、不純物濃度が３×１０20／ｃｍ3程度となるように設定してもよい。
次に、フォトリソグラフィおよびｎ型不純物のイオン注入により、ｐ型ベース層３の表面層にｐ++型コンタクト領域８に接するようにｎ++型ソース領域（第１半導体領域）７を選択的に形成する。例えば、ｎ++型ソース領域７を形成するためのイオン注入時のドーズ量を、不純物濃度が３×１０20／ｃｍ3程度となるように設定してもよい。ｎ++型ソース領域７とｐ++型コンタクト領域８との形成順序を入れ替えてもよい。ｎ++型ソース領域７とｐ++型コンタクト領域８は、トレンチ１８を形成する前に形成してもよい。
次に、炭化珪素半導体基体のおもて面およびトレンチ１８の内壁に沿ってゲート絶縁膜９を形成する。次に、トレンチ１８に埋め込むように例えばポリシリコンを堆積しエッチングすることで、トレンチ１８の内部にゲート電極１０となるポリシリコンを残す。その際、エッチバックしてポリシリコンを基体表部より内側に残すようにエッチングしてもよく、パターニングとエッチングを施すことでポリシリコンが基体表部より外側に突出していてもよい。
次に、ゲート電極１０を覆うように、炭化珪素半導体基体のおもて面全面に層間絶縁膜１１を形成する。層間絶縁膜１１は、例えば、ＮＳＧ（Ｎｏｎｅ－ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ：ノンドープシリケートガラス）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）、あるいはそれらの組み合わせで形成される。次に、層間絶縁膜１１およびゲート絶縁膜９をパターニングしてコンタクトホールを形成し、ｎ++型ソース領域７およびｐ++型コンタクト領域８を露出させる。
次に、層間絶縁膜１１を覆うようにバリアメタルを形成してパターニングし、ｎ++型ソース領域７およびｐ++型コンタクト領域８を再度露出させる。次に、ｎ++型ソース領域７に接するように、ソース電極１２を形成する。ソース電極（第１電極）１２は、バリアメタルを覆うように形成されてもよいし、コンタクトホール内にのみ残してもよい。
次に、コンタクトホールを埋め込むようにソース電極パッドを形成する。ソース電極パッドを形成するために堆積した金属層の一部をゲートパッドとしてもよい。ｎ+型炭化珪素基板１の裏面には、ドレイン電極１３のコンタクト部にスパッタ蒸着などを用いてニッケル（Ｎｉ）膜、チタン（Ｔｉ）膜などの金属膜を形成する。この金属膜は、Ｎｉ膜、Ｔｉ膜を複数組み合わせて積層してもよい。その後、金属膜がシリサイド化してオーミックコンタクトを形成するように、高速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）などのアニールを施す。その後、例えばＴｉ膜、Ｎｉ膜、金（Ａｕ）を順に積層した積層膜などの厚い膜を電子ビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着などで形成し、ドレイン電極（第２電極）１３を形成する。このようにして、図１１に示すＭＯＳＦＥＴが完成する。
上述の実施の形態では、炭化珪素基板表面に形成される各種パターンとして、縦型ＭＯＳＦＥＴのトレンチを例に説明してきたが、トレンチ以外のパターンにも適用可能である。例えば、プレーナ型のＭＯＳＦＥＴにおいて、ストライプ構造を形成する際に、ストライプ構造の方向を結晶軸方向＜１１－２０＞を示す目印に基づいて、確認することができる。
また、結晶軸方向を示す目印や積層欠陥を発生させるための傷は、ウェハ端部に形成していたが、ウェハ中央部に形成してもよい。この場合、目印や傷がある部分をダイシングで使わないようにすればよい。
以上、説明したように、実施の形態によれば、炭化珪素半導体基体上に炭化珪素基板の結晶軸方向＜１１－２０＞を誤差の範囲１°以内、より好ましくは０．５°以内で示す目印が設けられている。この目印に基づいて、炭化珪素基板表面に各種パターンを形成することができる。この目印に基づいて、例えばトレンチパターンを形成した場合、トレンチパターンを十分高い精度で結晶軸方向＜１１－２０＞と平行に形成できる。このため、トレンチの側壁にａ面が現れることがなくなり、ｍ面のみになり、トレンチの側壁の移動度が左側壁と右側壁とで同じになり、半導体装置の特性に影響を及ぼすことがなくなる。これにより、半導体装置の特性のばらつきを抑え、歩留まりの向上や製品の信頼性を向上することができる。また、各種パターンを形成する際、第１オリフラで結晶軸方向＜１１－２０＞を合わせる必要がなくなるため、ウェハメーカーにより第１オリフラの精度が異なるという問題も解消できる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ＭＯＳＦＥＴを例に説明しているが、これに限らず、所定のゲート閾値電圧に基づいてゲート駆動制御されることで電流を導通および遮断する種々な炭化珪素半導体装置にも広く適用可能である。ゲート駆動制御される炭化珪素半導体装置として、例えばＩＧＢＴなどが挙げられる。また、上述した各実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用であり、特にトレンチゲート構造の炭化珪素半導体装置に適している。
１ ｎ+型炭化珪素基板
２ ｎ型ドリフト層
３ ｐ型ベース層
４ ＳｉＯ2膜
５ フォトレジスト
７ ｎ++型ソース領域
８ ｐ++型コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ ドレイン電極
１８ トレンチ
２１ 積層欠陥
２２ 第１オリエンテーションフラット
２３ 結晶軸方向＜１１－２０＞を示す辺
２４ 結晶軸方向＜１１－２０＞を示す直線
２５ 結晶軸方向＜１１－２０＞を示す目印
２６ 第２オリエンテーションフラット

Claims (9)

  1. 炭化珪素基板のおもて面に設けられた、第１導電型または第２導電型の炭化珪素からなるエピタキシャル成長層を備え、
    前記エピタキシャル成長層上に、前記炭化珪素基板の結晶軸方向を誤差１°以内の範囲で示す目印が設けられ、該目印は、１つの帯状積層欠陥または１つの三角形状の積層欠陥の１辺の延長線上に設けられることを特徴とする炭化珪素半導体基体。
  2. 前記目印は、前記炭化珪素基板の結晶軸方向を誤差０．５°以内の範囲で示すことを特徴とする請求項１に記載の炭化珪素半導体基体。
  3. 前記目印は、前記炭化珪素基板の端部に設けられていることを特徴とする請求項１または２に記載の炭化珪素半導体基体。
  4. 前記炭化珪素基板のポリタイプが、４Ｈ－ＳｉＣであることを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体基体。
  5. 結晶軸方向を示す第１オリエンテーションフラットが設けられた炭化珪素基板のおもて面に第１導電型または第２導電型の炭化珪素からなるエピタキシャル成長層を形成する第１工程と、
    前記エピタキシャル成長層から積層欠陥を検出する第２工程と、
    検出した前記積層欠陥と前記第１オリエンテーションフラットとから前記炭化珪素基板の結晶軸方向を確認する第３工程と、
    確認した前記結晶軸方向を示す目印を作成する第４工程と、
    を含むことを特徴とする炭化珪素半導体基体の結晶軸合わせ方法。
  6. 前記第２工程は、前記積層欠陥が検出されない場合、前記エピタキシャル成長層に傷をつけ、紫外線を照射することで、前記積層欠陥を出現させることを特徴とする請求項５に記載の炭化珪素半導体基体の結晶軸合わせ方法。
  7. 前記傷をつける場所は、前記第１オリエンテーションフラットと垂直な位置に設けられた第２オリエンテーションフラットから所定の距離内にあることを特徴とする請求項６に記載の炭化珪素半導体基体の結晶軸合わせ方法。
  8. 前記第３工程は、前記積層欠陥の１辺を基準にして前記炭化珪素基板の結晶軸方向を確認することを特徴とする請求項５～７のいずれか一つに記載の炭化珪素半導体基体の結晶軸合わせ方法。
  9. 結晶軸方向を示す第１オリエンテーションフラットが設けられた炭化珪素基板のおもて面に第１導電型の炭化珪素からなる第１エピタキシャル成長層を形成する第１工程と、
    前記第１エピタキシャル成長層の、前記炭化珪素基板側に対して反対側に第２導電型の炭化珪素からなる第２エピタキシャル成長層を形成する第２工程と、
    前記第２エピタキシャル成長層から積層欠陥を検出する第３工程と、
    検出した前記積層欠陥と前記第１オリエンテーションフラットとから前記炭化珪素基板の結晶軸方向を確認する第４工程と、
    確認した前記結晶軸方向を示す目印を作成する第５工程と、
    前記第２エピタキシャル成長層の内部に、前記第１エピタキシャル成長層よりも不純物濃度の高い第１導電型の第１半導体領域を選択的に形成する第６工程と、
    前記第１半導体領域および前記第２エピタキシャル成長層を貫通して前記第１エピタキシャル成長層に達するトレンチを形成する第７工程と、
    前記トレンチの内部に、ゲート絶縁膜を介して設けられたゲート電極を形成する第８工程と、
    前記第１半導体領域および前記第２エピタキシャル成長層に接する第１電極を形成する第９工程と、
    前記炭化珪素基板の裏面に第２電極を形成する第１０工程と、
    を備え、
    前記第７工程は、前記トレンチの側壁を、前記結晶軸方向を示す目印に基づき前記結晶軸方向と平行に形成することを特徴とする炭化珪素半導体装置の製造方法。
JP2016170347A 2016-08-31 2016-08-31 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法 Active JP7017021B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016170347A JP7017021B2 (ja) 2016-08-31 2016-08-31 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法
US15/634,656 US10032724B2 (en) 2016-08-31 2017-06-27 Silicon carbide semiconductor base, method of crystal axis alignment in silicon carbide semiconductor base, and method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016170347A JP7017021B2 (ja) 2016-08-31 2016-08-31 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018037560A JP2018037560A (ja) 2018-03-08
JP7017021B2 true JP7017021B2 (ja) 2022-02-08

Family

ID=61243498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016170347A Active JP7017021B2 (ja) 2016-08-31 2016-08-31 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10032724B2 (ja)
JP (1) JP7017021B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7023882B2 (ja) * 2019-02-04 2022-02-22 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
KR102236397B1 (ko) * 2020-11-27 2021-04-02 에스케이씨 주식회사 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
JP7298940B2 (ja) * 2020-09-22 2023-06-27 セニック・インコーポレイテッド 炭化珪素ウエハ及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098253A (ja) 2008-10-20 2010-04-30 Sumitomo Electric Ind Ltd 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP2012199573A (ja) 2012-06-01 2012-10-18 Nippon Steel Corp 炭化珪素単結晶ウェハ
JP2013093440A (ja) 2011-10-26 2013-05-16 Kansai Electric Power Co Inc:The 電界効果トランジスタの製造方法および電界効果トランジスタ
WO2015025674A1 (ja) 2013-08-20 2015-02-26 独立行政法人産業技術総合研究所 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
WO2016121628A1 (ja) 2015-01-28 2016-08-04 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0694629A (ja) * 1992-09-16 1994-04-08 Toshiba Corp 結晶欠陥検査装置
JPH077069A (ja) * 1993-06-15 1995-01-10 Toshiba Corp ウェハ位置決め装置及びその方法
JPH10120497A (ja) * 1996-10-17 1998-05-12 Denso Corp 炭化珪素基板およびその製造方法
JPH11135512A (ja) 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JP4631152B2 (ja) 2000-03-16 2011-02-16 株式会社デンソー シリコン基板を用いた半導体装置の製造方法
JP5531436B2 (ja) * 2008-12-01 2014-06-25 富士電機株式会社 炭化珪素半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098253A (ja) 2008-10-20 2010-04-30 Sumitomo Electric Ind Ltd 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP2013093440A (ja) 2011-10-26 2013-05-16 Kansai Electric Power Co Inc:The 電界効果トランジスタの製造方法および電界効果トランジスタ
JP2012199573A (ja) 2012-06-01 2012-10-18 Nippon Steel Corp 炭化珪素単結晶ウェハ
WO2015025674A1 (ja) 2013-08-20 2015-02-26 独立行政法人産業技術総合研究所 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
WO2016121628A1 (ja) 2015-01-28 2016-08-04 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置

Also Published As

Publication number Publication date
US20180061960A1 (en) 2018-03-01
JP2018037560A (ja) 2018-03-08
US10032724B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
JP7017021B2 (ja) 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法
JP6107453B2 (ja) 炭化珪素半導体装置の製造方法
JP5509543B2 (ja) 半導体装置の製造方法
JP2012518292A (ja) トレンチ・シールドされた半導体デバイスおよびショットキー・バリア整流デバイスの構造およびそれらを改善するための方法
JP6848382B2 (ja) 半導体装置および半導体装置の製造方法
US9070567B2 (en) Silicon carbide substrate and method of manufacturing silicon carbide substrate
WO2015015937A1 (ja) 炭化珪素半導体装置の製造方法
JP2008053363A (ja) 半導体基板およびその製造方法
JP6610653B2 (ja) 炭化珪素半導体装置
US10020368B2 (en) Silicon carbide semiconductor element and manufacturing method thereof
JP5920255B2 (ja) 半導体装置の製造方法およびそれに用いられるドライエッチング装置
US9263347B2 (en) Method of manufacturing silicon carbide semiconductor device
JP7175804B2 (ja) 半導体装置及びその製造方法
JP6287193B2 (ja) 炭化珪素半導体装置の製造方法
US9530881B2 (en) Semiconductor device, and method of manufacturing the same
JP2021082689A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5884585B2 (ja) 炭化珪素半導体装置の製造方法
KR102161445B1 (ko) 고전자 이동도 트랜지스터 구조를 가지는 센서의 제조방법 및 이를 이용한 센서
JP7031148B2 (ja) 炭化珪素半導体装置の製造方法
US9647081B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2020021773A (ja) 半導体装置の製造方法
JP2018110163A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6623772B2 (ja) 炭化珪素半導体装置の製造方法
JPWO2018029786A1 (ja) 半導体装置およびその製造方法
JP2007288213A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220110

R150 Certificate of patent or registration of utility model

Ref document number: 7017021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150