JP5531436B2 - 炭化珪素半導体素子の製造方法 - Google Patents

炭化珪素半導体素子の製造方法 Download PDF

Info

Publication number
JP5531436B2
JP5531436B2 JP2009087895A JP2009087895A JP5531436B2 JP 5531436 B2 JP5531436 B2 JP 5531436B2 JP 2009087895 A JP2009087895 A JP 2009087895A JP 2009087895 A JP2009087895 A JP 2009087895A JP 5531436 B2 JP5531436 B2 JP 5531436B2
Authority
JP
Japan
Prior art keywords
trench
semiconductor element
silicon carbide
trench portion
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009087895A
Other languages
English (en)
Other versions
JP2010157675A (ja
Inventor
泰之 河田
武志 俵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009087895A priority Critical patent/JP5531436B2/ja
Priority to DE102009056310.5A priority patent/DE102009056310B4/de
Priority to US12/628,819 priority patent/US8232184B2/en
Publication of JP2010157675A publication Critical patent/JP2010157675A/ja
Priority to US13/532,042 priority patent/US8648353B2/en
Application granted granted Critical
Publication of JP5531436B2 publication Critical patent/JP5531436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体素子の製造方法に関し、特に、トレンチ構造を有する炭化珪素半導体素子の製造方法に関する。
トレンチ構造のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの半導体素子は、半導体基板の表面から、例えば直線形状のトレンチがストライプ形状に形成されている。
直線形状のトレンチ構造を有する半導体素子では、半導体素子に高電圧が印加された場合、トレンチの終端部に電界が集中してしまう。また、ドライエッチングによってトレンチの終端部が尖った形状になった場合には、トレンチの終端部に電界集中が起こりやすくなってしまう。トレンチの終端部に電界が集中し、半導体素子の耐圧を超えてしまった場合、半導体素子が破壊されてしまう可能性がある。
図４３は、従来のトレンチ構造のＭＯＳＦＥＴのリーク解析結果を示す電子顕微鏡写真である。ＭＯＳＦＥＴの観察には、エミッション顕微鏡（ＥＭＳ：Ｅｍｉｓｓｉｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いている。図４３に示すＭＯＳＦＥＴでは、炭化珪素（ＳｉＣ）半導体基板を用いた半導体素子（以下、ＳｉＣ半導体素子とする）に、直線形状のトレンチ１０１が設けられている。トレンチの終端部１０２（二点差線丸印部分）には、電流リークに伴う発光が観察された。このように発光した部分は、電界集中が起こりやすく破壊する可能性がある。
上述したような問題を回避するために、シリコン（Ｓｉ）半導体基板を用いた半導体素子では、トレンチの終端部を丸くするか、またはトレンチの終端部を繋げてなくす技術が公知である。
トレンチの終端コーナー部を丸くしたトレンチ構造の半導体素子として、次のような半導体素子が提案されている。トレンチを、その終端近傍部分の幅がそれよりも中央寄りの胴部分の幅よりも狭い平面形状とし、ドライエッチングによって終端近傍部分を胴部分よりも浅く形成するとともに、トレンチ終端コーナー部を丸くする。それによって、トレンチ終端コーナー部におけるゲート酸化膜やゲート電極の特異点をなくし、トレンチ終端コーナー部への電界集中を緩和するか、またはなくし、トレンチ終端コーナー部での耐圧低下を防止する（例えば、下記特許文献１参照。）。
また、半導体基板に形成された半導体層の互いに隣接する第１のセル領域および第２のセル領域のそれぞれの領域内に、前記第１のセル領域から前記第１のセル領域と前記第２のセル領域との境界部分を横切って前記第２のセル領域に抜ける方向を正方向とし、前記方向に沿って互いに平行に設けられたストライプ状の複数のトレンチラインと、隣接する前記トレンチラインにおける前記正方向側の第１終端部同士の一部を接続するように設けられた第１接続トレンチと、前記第１終端部と反対側の第２終端部同士の一部を接続するように設けられた第２接続トレンチと、前記トレンチライン内と、前記第１および第２接続トレンチ内に、それぞれ形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して、前記トレンチライン内と、前記第１および第２接続トレンチ内に、それぞれ埋め込まれたゲート電極と、前記第１のセル領域と前記第２のセル領域との前記境界部分の前記半導体層に設けられ、前記ゲート電極に電気的に接続されたゲート配線と、前記隣接するトレンチラインの間の前記半導体層に形成された第１電極と、前記半導体基板の前記半導体層と反対側の面に形成された第２電極と、を有し、前記第１のセル領域における前記第１接続トレンチの少なくとも１つが、前記第２のセル領域における前記第２接続トレンチと相対向していない半導体素子が提案されている（例えば、下記特許文献２参照。）。
また、隣り合うトレンチ同士をＵ字形の曲線部で接続したトレンチ構造の半導体素子として、チップ端に向かうトレンチの終端と、隣接するトレンチの内の一方の端とを結ぶ、大きな曲率をもつ連結部を、ｐウェル領域の中に設けてなる半導体素子が提案されている（例えば、下記特許文献３参照。）。
また、隣り合うトレンチ同士をＵ字形の曲線部で接続したトレンチ構造の別の半導体素子として、チップ端に向かうトレンチの終端と、隣接するトレンチの端とを、幅が直線部のトレンチの幅より大きい連結部で結んだ半導体素子が提案されている（例えば、下記特許文献４参照。）。
特開２００３−１８８３７９号公報 特許第４１３０３５６号公報 特開２００１−１６８３２９号公報 特開２００１−３３２７２７号公報
しかしながら、本発明者らが鋭意研究を重ねた結果、上述した技術をＳｉＣ半導体素子に適用した場合、次に示すような問題が生じることがわかった。例えば、ＳｉＣ半導体素子に、特許文献３の技術を適用した場合で説明する。図３６は、熱処理前における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。ＳｉＣ半導体素子の観察には、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いている（以下、図１〜図３１および図３３においても同様）。ＳｉＣ半導体素子の表面層には、トレンチ１１１が設けられている。トレンチ１１１は、直線形状の隣り合うトレンチ（以下、トレンチ直線部とする）１１２と、トレンチ直線部１１２を構成する各トレンチ部のそれぞれの端部を半円形状の曲線で接続した連結部（以下、トレンチ連結部とする）１１３とで構成されている。
図３６に示すＳｉＣ半導体素子において、トレンチ１１１は、ドライエッチングにより形成されている。トレンチ連結部１１３の一部には、トレンチ幅が狭くなったり、トレンチの側壁に凹凸が生じたりしている部分（以下、トレンチエッチング形状不良とする）１１４が発生していることが確認できる。トレンチエッチング形状不良１１４は、ドライエッチング速度がＳｉＣ半導体素子の結晶面に依存して異なること（面方位依存性）により発生すると推測される。
図３７は、熱処理後における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。アルゴン（Ａｒ）ガス中にモノシラン（ＳｉＨ4）をアルゴンに対する
流量比０．４％で添加し、圧力８０Ｔｏｒｒおよび温度１７００℃で６０分間の熱処理を行っている。また、ＳｉＣ半導体素子の観察には、収束イオンビーム装置（ＦＩＢ：Ｆｏｒｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）を用いている（以下、図３８〜図４２においても同様）。上述したＳｉＣ半導体素子に熱処理を行ったことにより、トレンチ連結部１１３の一部に、トレンチが埋まっている部分（以下、トレンチ形成不良とする）１１５が発生していることが確認できる。
トレンチ形成不良１１５の状態を、ＳｉＣ半導体素子の断面を切り出して観察した。図３８、図３９、図４０、図４１および図４２は、それぞれ、図３７の切断線Ａ−Ａ’、切断線Ｂ−Ｂ’、切断線Ｃ−Ｃ’、切断線Ｄ−Ｄ’および切断線Ｅ−Ｅ’の各断面を観察した電子顕微鏡写真である。ＳｉＣ半導体素子の表面には、ＦＩＢにおいて特定微小領域を微細加工する際に、半導体素子の表面を保護するためのタングステン（Ｗ）保護膜が堆積されている。図３８、図４０および図４２に示すＳｉＣ半導体素子では、トレンチが残っていることがわかる。それに対して、図３９および図４１に示すＳｉＣ半導体素子では、トレンチが埋まってしまっており、殆ど残っていないことがわかる。
トレンチ構造の半導体素子を作製する場合、トレンチを形成した後に、例えばトレンチ形状の改善処理やイオン注入後の活性化処理などのために、半導体素子に１５００℃以上の熱処理を行う。上述したように、ＳｉＣ半導体素子では、このような熱処理により、トレンチ連結部の一部で、トレンチ幅が狭くなったり、トレンチが浅くなるなどの変形が生じてしまう。また、トレンチ連結部の曲率によって、熱処理によりトレンチ連結部に生じる狭くなったり浅くなるなどの変形の大きさやその発生する部分が異なることがわかった。トレンチ連結部の曲率は、トレンチ直線部を構成する各トレンチ部の間隔（セルピッチ）によって決まる。つまり、セルピッチにより、トレンチ連結部の側壁面および底面の異なる部分に、異なる大きさの凹凸が生じてしまうことがわかった。トレンチ連結部の、トレンチエッチングによって幅が狭くなった部分（図３６参照）が熱処理によってさらに狭くなったり浅くなると、トレンチ連結部の一部が埋まってしまう恐れがある。また、熱処理によって発生した凹凸によりトレンチ連結部の一部が大きく変形してしまった場合、この凹凸自体が、トレンチ形成不良となってしまう恐れがある。
このように、ＳｉＣ半導体素子では、トレンチ連結部でトレンチ直線部を接続しても、１５００℃以上の熱処理により、トレンチ連結部の一部が埋まってしまうことがある。トレンチ連結部の一部が埋まると、トレンチに終端部ができるか、またはトレンチの終端部が尖った形状となる。そのため、トレンチの終端部に電界が集中し、ＳｉＣ半導体素子が劣化したり、破壊する恐れがある。
この発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体素子の不良を低減することができる炭化珪素半導体素子の製造方法を提供することを目的とする。
上述した解題を解決し、目的を達成するため、請求項１の発明にかかる炭化珪素半導体素子の製造方法は、以下の特徴を有する。炭化珪素半導体でできた基体の表面からトレンチを形成する炭化珪素半導体素子の製造方法である。前記炭化珪素半導体素子上に、前記トレンチを、隣り合う直線形状の第１トレンチ部の端部同士を、前記第１トレンチ部に垂直な直線形状の第２トレンチ部でつなぎ、前記第１トレンチ部の側壁と前記第２トレンチ部の側壁とのコーナー部を多角形状に形成する。
また、請求項２の発明にかかる炭化珪素半導体素子の製造方法は、請求項１に記載の発明において、前記第１トレンチ部のトレンチ幅を、前記第１トレンチ部の端部から前記第２トレンチ部にかけて徐々に広くすることを特徴とする。
また、請求項３の発明にかかる炭化珪素半導体素子の製造方法は、以下の特徴を有する。炭化珪素半導体でできた基体の表面からトレンチを形成する炭化珪素半導体素子の製造方法である。前記トレンチを、隣り合う直線形状の第１トレンチ部の端部同士を、前記第１トレンチ部に対して２０度の角度をなす直線形状の第３トレンチ部、前記第１トレンチ部に対して４０度の角度をなす直線形状の第４トレンチ部、前記第１トレンチ部に対して６０度の角度をなす直線形状の第５トレンチ部および前記第１トレンチ部に対して８０度の角度をなす直線形状の第６トレンチ部と、前記第１トレンチ部に垂直な直線形状の第７トレンチ部とでつなぎ、かつ外側に凸の多角形状に形成するトレンチ形成工程を行う。前記多角形状は、前記第１トレンチ部の端部に前記第３トレンチ部の一方の端部が接続され、前記第３トレンチ部の他方の端部に前記第４トレンチ部の一方の端部が接続され、前記第４トレンチ部の他方の端部に前記第５トレンチ部の一方の端部が接続され、前記第５トレンチ部の他方の端部に前記第６トレンチ部の一方の端部が接続され、前記第６トレンチ部の他方の端部に前記第７トレンチ部の端部が接続されてなる。
また、請求項４の発明にかかる炭化珪素半導体素子の製造方法は、請求項３に記載の発明において、前記第１トレンチ部同士の間隔は８〜１２μｍであることを特徴とする。
また、請求項５の発明にかかる炭化珪素半導体素子の製造方法は、以下の特徴を有する。炭化珪素半導体でできた基体の表面からトレンチを形成する炭化珪素半導体素子の製造方法である。前記トレンチを、隣り合う直線形状の第１トレンチ部の端部同士を、前記第１トレンチ部に対して１１．２５度の角度をなす直線形状の第８トレンチ部、前記第１トレンチ部に対して２２．５度の角度をなす直線形状の第９トレンチ部、前記第１トレンチ部に対して３３．７５度の角度をなす直線形状の第１０トレンチ部、前記第１トレンチ部に対して４５度の角度をなす直線形状の第１１トレンチ部、前記第１トレンチ部に対して５６．２５度の角度をなす直線形状の第１２トレンチ部、前記第１トレンチ部に対して６７．５度の角度をなす直線形状の第１３トレンチ部および前記第１トレンチ部に対して７８．７５度の角度をなす直線形状の第１４トレンチ部と、前記第１トレンチ部に垂直な直線形状の第７トレンチ部とでつなぎ、かつ外側に凸の多角形状に形成するトレンチ形成工程を行う。前記多角形状は、前記第１トレンチ部の端部に前記第８トレンチ部の一方の端部が接続され、前記第８トレンチ部の他方の端部に前記第９トレンチ部の一方の端部が接続され、以降順次前記第９トレンチ部から前記第１４トレンチ部まで接続され、前記第１４トレンチ部の、前記第１３トレンチ部側に対して反対側の端部が前記第７トレンチ部の端部に接続されてなる。
また、請求項６の発明にかかる炭化珪素半導体素子の製造方法は、請求項５に記載の発明において、前記第１トレンチ部同士の間隔は１２μｍより広いことを特徴とする。
また、請求項７の発明にかかる炭化珪素半導体素子の製造方法は、請求項１〜６のいずれか一つに記載の発明において、前記第１トレンチ部の側壁の面方位を、（１−１００）面および（−１１００）面とすることを特徴とする。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
また、請求項８の発明にかかる炭化珪素半導体素子の製造方法は、請求項１〜７のいずれか一つに記載の発明において、前記トレンチを、ドライエッチングにより形成することを特徴とする。
また、請求項９の発明にかかる炭化珪素半導体素子の製造方法は、請求項１〜８のいずれか一つに記載の発明において、前記トレンチの形成後、１５００℃以上の熱処理を行うことを特徴とする。
上述した発明によれば、第１トレンチ部同士の間隔（セルピッチ）に応じて、第１トレンチ部の端部同士をつなぐトレンチ部を、熱処理により変形しにくい面方位の側壁面を有する多角形状（例えば六角形の半分の外周形状を有する形状、十二角形の半分の外周形状を有する形状、十八角形の半分の外周形状を有する形状または三十二角形の半分の外周形状を有する形状）で形成することができる。従って、炭化珪素半導体素子に、１５００℃以上の熱処理を行っても、トレンチの側壁が変形しにくく、トレンチが埋まってしまうことを防ぐことができる。また、トレンチの終端部をなくしたトレンチ構造の炭化珪素半導体素子を作製することができるため、トレンチの終端部に電界集中が発生することを防止することができる。これにより、炭化珪素半導体素子が劣化したり、破壊することを防止することができる。
本発明にかかる炭化珪素半導体素子の製造方法によれば、炭化珪素半導体素子の不良を低減することができるという効果を奏する。
参考例１にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 参考例１にかかる炭化珪素半導体素子の別の一例の表面を観察した電子顕微鏡写真である。 円形形状を有するトレンチを設けた炭化珪素半導体素子の熱処理前の表面を観察した電子顕微鏡写真である。 図３に示す炭化珪素半導体素子の熱処理後の表面を観察した電子顕微鏡写真である。 比較例の炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 参考例２にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 図６に示す炭化珪素半導体素子の熱処理前の状態を観察した電子顕微鏡写真である。 実施の形態１にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 図８に示す炭化珪素半導体素子の熱処理前の状態を観察した電子顕微鏡写真である。 実施の形態２にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 実施の形態２にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 実施の形態２にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 実施の形態２にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。 図２１に示すトレンチの一部の表面を観察した電子顕微鏡写真である。 図１４に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図１５に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図１６に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図１７に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図１８に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図１９に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図２０に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図２１に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。 図３０に示すトレンチの一部の表面を観察した電子顕微鏡写真である。 円形トレンチの曲率と熱処理前後のトレンチ形状との関係を示す特性図である。 本発明にかかる炭化珪素半導体素子の一例を模式的に示す電子顕微鏡写真である。 図３３の切断線Ｘ−Ｘ’の断面を示す図である。 図３３の切断線Ｙ−Ｙ’の断面を示す図である。 熱処理前における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。 熱処理後における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。 図３７の切断線Ａ−Ａ’の断面を観察した電子顕微鏡写真である。 図３７の切断線Ｂ−Ｂ’の断面を観察した電子顕微鏡写真である。 図３７の切断線Ｃ−Ｃ’の断面を観察した電子顕微鏡写真である。 図３７の切断線Ｄ−Ｄ’の断面を観察した電子顕微鏡写真である。 図３７の切断線Ｅ−Ｅ’の断面を観察した電子顕微鏡写真である。 従来のトレンチ構造のＭＯＳＦＥＴのリーク解析結果を示す電子顕微鏡写真である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体素子の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、以下では、特に断りがない限り、炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）とする。
（参考例１）
図１は、参考例１にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。図１に示す炭化珪素（ＳｉＣ）半導体素子１００は、例えばＳｉＣ単結晶基板、またはＳｉＣ単結晶基板の表面にＳｉＣエピタキシャル膜が積層された基板（以下、ＳｉＣ基板とする）の表面層に、トレンチ１が設けられている。トレンチ１は、直線形状の隣り合うトレンチ（以下、トレンチ直線部とする）２と、トレンチ直線部２を構成する各トレンチ部のそれぞれの端部を接続する連結部（以下、トレンチ連結部とする）５とで構成されている。ＳｉＣ基板には、複数のトレンチ１が、トレンチ直線部２にほぼ平行に、例えばストライプ状に設けられている。トレンチ直線部２は、第１トレンチ部に相当する。
トレンチ直線部２は、例えばＳｉＣ半導体素子１００のチャネル領域に設けられている。トレンチ直線部２を構成する一方のトレンチ部（以下、第１直線構成部とする）２ａと、他方のトレンチ部（以下、第２直線構成部とする）２ｂは、ほぼ平行に配置されている。第１直線構成部２ａの側壁の面方位は、例えば（１−１００）面および（−１１００）面である。第２直線構成部２ｂの側壁も、同様である。
トレンチ連結部５は、例えばＳｉＣ半導体素子１００のチャネル領域の外側の領域（以下、端部領域とする）に設けられている。トレンチ直線部２に垂直な直線形状のトレンチ部（以下、第１連結構成部とする）３、第１直線構成部２ａの端部と第１連結構成部３の端部をつなぐ直線形状のトレンチ部（以下、第２連結構成部とする）４ａ、および第２直線構成部２ｂの端部と第１連結構成部３の端部をつなぐ直線形状のトレンチ部（以下、第３連結構成部とする）４ｂで構成されている。これらのトレンチ部により、トレンチ連結部５は、多角形状となる。第１連結構成部３は、第７トレンチ部に相当する。
第２連結構成部４ａは、第１直線構成部２ａの延長とのなす角度（以下、第１の連結角度とする）が、第１直線構成部２ａからトレンチ直線部２の内側方向に３０度となるように設けられている。第３連結構成部４ｂは、第２直線構成部２ｂの延長とのなす角度（以下、第２の連結角度とする）が、第２直線構成部２ｂからトレンチ直線部２の内側方向に３０度となるように設けられている。
第１の連結角度および第２の連結角度を３０度とすることで、例えば１５００℃以上の熱処理によって、トレンチ連結部５の一部が埋められてなくなったり、浅くなったりすることを防止することができる。その理由は、後述する。
図２は、参考例１にかかる炭化珪素半導体素子の別の一例の表面を観察した電子顕微鏡写真である。図２に示すように、ＳｉＣ半導体素子１１０に、第１の連結角度および第２の連結角度を６０度としたトレンチ１を形成しても良い。その理由は、後述する。このときの第２連結構成部４ａおよび第３連結構成部４ｂは、第５トレンチ部に相当する。ＳｉＣ半導体素子１１０のその他の構成は、図１に示すＳｉＣ半導体素子１００と同様である。
次に、上述したＳｉＣ半導体素子の製造方法について説明する。ＳｉＣ基板として、例えば４Ｈ−ＳｉＣの（０００１）C面から８度傾けたオフ基板、またはＳｉＣエピタキシャル膜を積層した４Ｈ−ＳｉＣの（０００１）C面から８度傾けたオフ基板を用いる。まず、ＳｉＣ基板を洗浄し、ＳｉＣ基板の表面に付着するパーティクルや有機物等を除去する。次いで、ＳｉＣ基板の（０００１）C面上に、例えばプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、二酸化珪素（ＳｉＯ2）膜を成膜する。ＳｉＯ2膜の成膜には、原料ガスとして例えばモノシラン（ＳｉＨ4）、酸素（Ｏ2）およびアルゴンを用いる。ＣＶＤ装置には、プラズマを生成する電力として例えば超高周波（ＶＨＦ：Ｖｅｒｙ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）電力を供給する。
次いで、ＳｉＣ基板を洗浄後、例えばコーターなどの装置を用いて、ＳｉＯ2膜の表面にフォトレジストを塗布する。次いで、ステッパー装置を用いて、トレンチパターンが形成されたレチクルのパターンを、フォトレジストに転写する。トレンチパターンは、トレンチ直線部を構成する各トレンチ部の端部をトレンチ連結部でつないだ形状のトレンチが例えばストライプ状に配置された形状とする。次いで、現像を行い、フォトレジストにトレンチパターンを形成する。次いで、トレンチパターンの形状を例えば顕微鏡などで確認し、フォトレジストに第１のべークを行う。次いで、フォトレジストに例えばオーブンで第２のベークを行い、フォトレジストを焼き固める。
次いで、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置を用い、フォトレジストをマスクとして、ＳｉＯ2膜をドライエッチングする。ＳｉＯ2膜のエッチングには、反応ガスとして例えばトリフルオロメタン（ＣＨＦ3）およびアルゴンの混合ガスを用いる。また、ＲＩＥ装置には、高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力を供給する。
次いで、例えば反応性ガスのプラズマでアッシングし、ＳｉＣ基板上のフォトレジストを分解し除去する。アッシングには、反応ガスとして例えばトリフルオロメタンおよび酸素の混合ガスを用いる。アッシング装置には、ＲＦ電力を供給する。次いで、アッシング後のＳｉＣ基板を例えばフォトレジスト剥離液に浸し、ＳｉＣ基板上に残るフォトレジストを完全に除去する。次いで、ＳｉＣ基板を、イソプロピルアルコール（ＩＰＡ）に浸して洗浄した後、純水で水洗して乾燥させる。
次いで、ＳｉＯ2膜をマスクにしてドライエッチングを行い、ＳｉＣ基板の表面層にトレンチを形成する。エッチングには、例えば誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を利用したエッチング装置を用いる。反応ガスとして例えば六フッ化硫黄（ＳＦ6）、酸素およびアルゴンを用いる。エッチング装置には、プラズマ生成用電源のＩＣＰ電力およびバイアス電源用の電力を供給する。
次いで、ＳｉＣ基板を、例えばフッ酸（ＨＦ）に３０分間以上浸し、ＳｉＯ2膜をすべて除去する。次いで、ＳｉＣ基板に、例えば１５００℃以上の熱処理を行う。例えばアルゴンガス中にモノシランをアルゴンに対する流量比０．４％で添加し、圧力８０Ｔｏｒｒおよび温度１７００℃で６０分間の熱処理を行う。次いで、イオン注入により、ＳｉＣ基板上に例えばソース領域やドレイン領域を形成し、ＳｉＣ基板上に例えばＭＯＳＦＥＴ構造を形成することによってＳｉＣ半導体素子が完成する。
第２のベークでは、フォトレジストの、例えば反応性イオンエッチングに対する耐性を向上させることができる。また、トレンチ形成後に、ＳｉＣ基板に熱処理を行うことで、例えばトレンチ内の微小欠陥や側壁の凹凸などを解消し、トレンチ形状を整えることができる。
上述した製造方法に従い、以下のようにして図１または図２に示すＳｉＣ半導体素子を作製した。４Ｈ−ＳｉＣの（０００１）C面から８度傾けたオフ基板を用いた。ＳｉＯ2膜の成膜には、プラズマＣＶＤ法を用いた。ＳｉＯ2膜の膜厚を２．５μｍとした。ＳｉＯ2膜の成膜にあたっては、ＣＶＤチャンバー内の圧力を５０Ｐａとし、原料ガスとしてモノシラン、酸素およびアルゴンを導入し、プラズマを生成する電力として、周波数６０ＭＨｚおよび電力５００ＷのＶＨＦ電力を供給した。成膜中の基板温度を４００℃とした。露光には、１．５μｍ幅のトレンチパターンが形成されたレチクルを用いた。第１のベークを、１００℃の温度で１分間行った。第２のベークを１２０℃の温度で１５分間行った。第２のベーク後におけるレジストの膜厚は約２．５μｍであった。
ＳｉＯ2膜のパターニングには、ＲＩＥ装置を用いた。エッチングチャンバー内の圧力を３Ｐａとし、反応ガスとしてトリフルオロメタン流量１０ｓｃｃｍおよびアルゴン流量１０ｓｃｃｍの混合ガスを導入し、電力７５ＷのＲＦ電力を供給した。また、例えば、アッシングチャンバー内の圧力を１５０Ｐａとし、トリフルオロメタン流量４ｓｃｃｍおよび酸素流量１００ｓｃｃｍの混合ガスを導入し、電力１５０ＷのＲＦ電力を供給して、アッシングを行った。
ＳｉＣ基板に対するトレンチエッチングには、ＩＣＰエッチング装置を用いた。エッチングチャンバー内の圧力を２Ｐａとし、反応ガスとして六フッ化硫黄８．５ｓｃｃｍ、酸素１．５ｓｃｃｍおよびアルゴン５０ｓｃｃｍの流量比で導入し、プラズマ生成用電源のＩＣＰ電力４５０Ｗおよびバイアス電源用の電力８Ｗを供給した。トレンチの深さを、３．５μｍ〜４．５μｍとした。サイドエッチングも起きるのでトレンチ幅は２μｍとなる。ＳｉＣ基板のオリエンテーションフラットを、（１−１００）面または（−１１００）面に設けた。トレンチ直線部がオリエンテーションフラットと平行になるようにトレンチを形成した。トレンチ直線部の側壁の面方位を、（１−１００）面および（−１１００）面とした。トレンチ形成後、アルゴンガス中にモノシランをアルゴンに対する流量比０．４％で添加し、圧力８０Ｔｏｒｒおよび温度１７００℃で６０分間の熱処理を行った。
次に、１７００℃の熱処理により、ＳｉＣ半導体素子上に設けられたトレンチの形状が、どのように変形するかを検証した。図３は、円形形状を有するトレンチを設けた炭化珪素半導体素子の熱処理前の表面を観察した電子顕微鏡写真である。また、図４は、図３に示す炭化珪素半導体素子の熱処理後の表面を観察した電子顕微鏡写真である。図３に示すように、ＳｉＣ基板１２０の（０００１）C面上に、ほぼ円形の形状を有するトレンチ（以下、円形トレンチとする）１０を形成した。円形トレンチ１０は、例えば［１１−２０］方向、［１−１００］方向、［−１１００］方向および［−１−１２０］方向などのいずれの方向にも一様な曲線形状を有している。このようなＳｉＣ基板１２０に、１７００℃の熱処理を６０分間行った。ＳｉＣ半導体素子の製造方法およびトレンチ形成条件は、上述した図１に示すＳｉＣ半導体素子１００と同様である。
図４に示すように、１７００℃の熱処理により、円形トレンチ１０の形状が変形することがわかった。［１１−２０］方向、［１−１００］方向、［−１１００］方向および［−１−１２０］方向に対して１５度、４５度および７５度の角度をなす方向に位置する円形トレンチ１０の側壁は変形し、円形トレンチ１０の側壁に頂点ができている。それに対して、［１１−２０］方向、［１−１００］方向、［−１１００］方向および［−１−１２０］方向に対して３０度、６０度および９０度の角度をなす方向に位置する円形トレンチ１０の側壁は、ほぼ変形していない。つまり、円形トレンチ１０は、１７００℃の熱処理により、ほぼ十二角形形状を有するトレンチ（以下、多角形トレンチとする）１１になることがわかる。
その理由は、熱処理時にトレンチの側壁の面方位によって、シリコンや炭素（Ｃ）の蒸発、凝集または表面拡散の程度が異なることによって、トレンチ側壁の変形の程度が異なるからと推測される。
図５は、比較例の炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。比較例として、第１の連結角度および第２の連結角度が４５度となるＳｉＣ半導体素子１３０を形成し、熱処理を行った。ＳｉＣ半導体素子１３０の製造方法およびトレンチ形成条件は、上述した図１に示すＳｉＣ半導体素子と同様である。ＳｉＣ半導体素子１３０では、トレンチ直線部２とトレンチ連結部５の接続部分６において、トレンチが埋まってしまうことが確認できる。つまり、図４に示す多角形トレンチ１１の頂点となる部分では、トレンチが埋まってしまうことがわかる。
これにより、トレンチ連結部５の形状を、トレンチ直線部に対して３０度の角度をなす直線形状のトレンチ部、トレンチ直線部に対して６０度の角度をなす直線形状のトレンチ部、またはその両方のトレンチ部と、トレンチ直線部に対して９０度の角度をなす直線形状のトレンチ部とを組み合わせた形状にすることで、１５００℃以上の熱処理によりトレンチの側壁が変形してしまうことを防止することができることがわかった。
以上、説明したように、参考例１によれば、ＳｉＣ半導体素子に、トレンチ直線部２を構成する各トレンチ部の端部と、第１連結構成部３とを、トレンチ直線部２に対して３０度もしくは６０度の角度をなすトレンチで接続した構造を有するトレンチ１を形成している。これにより、ＳｉＣ半導体素子に、１５００℃以上の熱処理を行っても、トレンチの側壁が変形しにくく、トレンチが埋まってしまうことを防ぐことができる。また、トレンチの終端部をなくしたトレンチ構造のＳｉＣ半導体素子を作製することができるため、トレンチの終端部に電界集中が発生することを防止することができる。これにより、ＳｉＣ半導体素子が劣化したり、破壊することを防止することができる。
（参考例２）
図６は、参考例２にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。また、図７は、図６に示す炭化珪素半導体素子の熱処理前の状態を観察した電子顕微鏡写真である。参考例１において、トレンチ連結部５に、さらに第４連結構成部および第５連結構成部を設けても良い。
ＳｉＣ半導体素子１４０では、第２連結構成部４ａは、第１直線構成部２ａの端部と第４連結構成部７ａの一端をつないでいる。第４連結構成部７ａの他端は、第１連結構成部３の一端につながっている。第３連結構成部４ｂは、第２直線構成部２ｂの端部と第５連結構成部７ｂの一端をつないでいる。第５連結構成部７ｂの他端は、第１連結構成部３の他端につながっている。第４連結構成部７ａおよび第５連結構成部７ｂは、第５トレンチ部に相当する。
第１の連結角度および第２の連結角度は、３０度である。第４連結構成部７ａは、第１直線構成部２ａの延長とのなす角度（以下、第３の連結角度とする）が、第１直線構成部２ａからトレンチ直線部２の内側方向に６０度となるように設けられている。第５連結構成部７ｂは、第２直線構成部２ｂの延長とのなす角度（以下、第４の連結角度とする）が、第２直線構成部２ｂからトレンチ直線部２の内側方向に６０度となるように設けられている。つまり、トレンチ連結部５の形状は、十二角形の半分の外周形状を有する形状となる。それ以外のＳｉＣ半導体素子１４０の構成は、参考例１のＳｉＣ半導体素子１００と同様である。
ＳｉＣ半導体素子１４０の製造にあたり、露光には、１．５μｍ幅のトレンチパターンが形成されたレチクルを用いた。サイドエッチングによりトレンチ幅は２μｍとなる。その他のＳｉＣ半導体素子１４０の製造方法は、参考例１と同様である。
以上、説明したように、参考例２によれば、参考例１と同様の効果を得ることができる。
（実施の形態１）
図８は、実施の形態１にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。また、図９は、図８に示す炭化珪素半導体素子の熱処理前の状態を観察した電子顕微鏡写真である。図８および図９に示すＳｉＣ半導体素子１５０の製造方法およびトレンチ形成条件は、参考例１と同様である。参考例１において、トレンチ連結部５に代えて、トレンチ直線部２に垂直な直線形状のトレンチ部（以下、垂直直線部とする）を設けても良い。このとき、トレンチ直線部２と垂直直線部とで形成されるトレンチ１の内側の終端部形状を多角形状とする。また、トレンチ直線部２を構成する各トレンチ部の端部のトレンチ幅を、トレンチ直線部２から垂直直線部にかけて徐々に広くする構成とする。
トレンチ直線部２は、例えばストライプ状に設けられている。トレンチ直線部２に垂直に、垂直直線部２１が設けられている。例えば全てのトレンチ直線部２は、垂直直線部２１によって接続されている。トレンチ直線部２の側壁とこれに連続する垂直直線部２１の内側壁とで形成されるトレンチ１の内側の終端部形状は、多角形状である。トレンチ直線部２を構成する各トレンチ部の端部のトレンチ幅は、トレンチ直線部２側から垂直直線部２１側にかけて徐々に広くなっている。それ以外の構成は、参考例１と同様である。垂直直線部２１は、第２トレンチ部に相当する。
トレンチ１の内側の終端部形状は、参考例１または参考例２におけるトレンチ連結部（例えば図１参照）と同様の形状としても良い。
ＳｉＣ半導体素子１５０の製造にあたり、露光には、１．５μｍ幅のトレンチパターンが形成されたレチクルを用いた。トレンチ幅はサイドエッチングにより約２μｍで形成される。その他のＳｉＣ半導体素子１５０の製造方法は、参考例１と同様である。
図８に示すＳｉＣ半導体素子では、１７００℃の熱処理を行った場合でも、トレンチ１が埋まることを防ぐことができる。その理由は、トレンチ１の終端部形状が多角形状であることと、トレンチ直線部２を構成する各トレンチ部の幅がトレンチ直線部２側から垂直直線部２１側にかけて徐々に広くなっているからである。例えば、図９に示す熱処理前のＳｉＣ半導体素子１５０では、トレンチ直線部２と垂直直線部２１の接続部分の一部において、トレンチ幅が狭くなっている部分があることがわかる。それに対して、図８に示す熱処理後のＳｉＣ半導体素子１５０では、トレンチが埋まっていないことが確認できる。
以上、説明したように、実施の形態１によれば、参考例１と同様の効果を得ることができる。
（実施の形態２）
図１０〜図１３は、実施の形態２にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。図１０〜図１３に示すトレンチ１は、トレンチ直線部２を構成する各トレンチ部（第１直線構成部２ａおよび第２直線構成部２ｂ）の間隔（以下、セルピッチとする）を、それぞれ３．８μｍ、６．５μｍ、１０μｍおよび１５μｍとしている。参考例１において、トレンチ連結部５の形状を、トレンチ直線部２のセルピッチによって異なる多角形状としても良い。
図１０に示すように、ＳｉＣ半導体素子１６０では、トレンチ連結部５の形状は、六角形の半分の外周形状を有する形状となっている。つまり、ＳｉＣ半導体素子１６０の構成は、参考例１のＳｉＣ半導体素子１００（図１参照）と同様である。このとき、トレンチ直線部２のセルピッチは、１．７〜２．５μｍであるのが良い。その理由は、後述する。
また、図１１に示すように、ＳｉＣ半導体素子１７０では、トレンチ連結部５の形状は、十二角形の半分の外周形状を有する形状となっている。つまり、ＳｉＣ半導体素子１７０の構成は、参考例２のＳｉＣ半導体素子１４０（図７参照）と同様である。このとき、トレンチ直線部２のセルピッチは、４〜５．６μｍであるのが良い。その理由は、後述する。
また、図１２に示すように、ＳｉＣ半導体素子１８０では、トレンチ連結部５の形状は、十八角形の半分の外周形状を有する形状となっている。つまり、トレンチ連結部５の形状は、ＳｉＣ半導体素子１７０（図１１参照）よりも、さらに複数の連結構成部を設けた、九本の線分が互いにつながってなる多角形状となっている。
ＳｉＣ半導体素子１８０において、トレンチ連結部５を構成する各連結構成部の、トレンチ直線部２に対する角度は、次に示すとおりである。第１直線構成部２ａにつながる連結構成部（第２連結構成部）から、第１直線構成部２ａに垂直な連結構成部（第１連結構成部）までをつなぐ各連結構成部は、第１直線構成部２ａの延長とのなす角度が、第１直線構成部２ａからトレンチ直線部２の内側方向に、それぞれ２０度、４０度、６０度および８０度となっている。
また、第２直線構成部２ｂにつながる連結構成部（第３連結構成部）から、第２直線構成部２ｂに垂直な連結構成部（第１連結構成部）までをつなぐ各連結構成部は、第２直線構成部２ｂの延長とのなす角度が、第２直線構成部２ｂからトレンチ直線部２の内側方向に、それぞれ２０度、４０度、６０度および８０度となっている。
それ以外のＳｉＣ半導体素子１８０の構成は、ＳｉＣ半導体素子１７０と同様である。トレンチ直線部２の延長とのなす角度が２０度、４０度、６０度および８０度である各連結構成部は、それぞれ第３トレンチ部、第４トレンチ部、第５トレンチ部および第６トレンチ部に相当する。このとき、トレンチ直線部２のセルピッチは、８〜１２μｍであるのが良い。その理由は、後述する。
また、図１３に示すように、ＳｉＣ半導体素子１９０では、トレンチ連結部５の形状は、三十二角形の半分の外周形状を有する形状となっている。つまり、トレンチ連結部５の形状は、ＳｉＣ半導体素子１８０（図１２参照）よりも、さらに複数の連結構成部を設けた、十五本の線分が互いにつながってなる多角形状となっている。
ＳｉＣ半導体素子１９０において、トレンチ連結部５を構成する各連結構成部の、トレンチ直線部２に対する角度は、次に示すとおりである。第１直線構成部２ａにつながる連結構成部（第２連結構成部）から、第１直線構成部２ａに垂直な連結構成部（第１連結構成部）までをつなぐ各連結構成部は、第１直線構成部２ａの延長とのなす角度が、第１直線構成部２ａからトレンチ直線部２の内側方向に、それぞれ１１．２５度、２２．５度、３３．７５度、４５度、５６．２５度、６７．５度および７８．７５度となっている。
また、第２直線構成部２ｂにつながる連結構成部（第３連結構成部）から、第２直線構成部２ｂに垂直な連結構成部（第１連結構成部）までをつなぐ各連結構成部は、第２直線構成部２ｂの延長とのなす角度が、第２直線構成部２ｂからトレンチ直線部２の内側方向に、それぞれ１１．２５度、２２．５度、３３．７５度、４５度、５６．２５度、６７．５度および７８．７５度となっている。
それ以外のＳｉＣ半導体素子１９０の構成は、ＳｉＣ半導体素子１８０と同様である。トレンチ直線部２の延長とのなす角度が１１．２５度、２２．５度、３３．７５度、４５度、５６．２５度、６７．５度および７８．７５度である各連結構成部は、それぞれ第８トレンチ部〜第１４トレンチ部に相当する。このとき、トレンチ直線部２のセルピッチは、１２μｍより広いのが良い。その理由は、後述する。
実施の形態２にかかるＳｉＣ半導体素子の製造にあたり、露光には、１．５μｍ幅のトレンチパターンが形成されたレチクルを用いた。トレンチエッチングにより、トレンチ幅は１．５μｍとなる。第１のベークは行っていない。第２のベークは、１２５℃の温度で１５分間行った。トレンチ１を形成した後、トレンチ１に行う熱処理は、例えばトレンチ形状の改善処理やイオン注入後の活性化処理などのための、一般的な熱処理である。この熱処理は、１７００℃の温度で１０分間行った。その他のＳｉＣ半導体素子の製造方法は、参考例１と同様である。
次に、トレンチ直線部２のセルピッチが異なることにより、トレンチ連結部５が、１５００℃以上の熱処理で、どのように変形するかを検証した。図１４〜図２１は、円形トレンチとして形成されたトレンチの熱処理前の表面を観察した電子顕微鏡写真である。また、図２２は、図２１に示すトレンチの一部の表面を観察した電子顕微鏡写真である。また、図２３〜図３０は、図１４〜図２１に示すトレンチの熱処理後の表面を観察した電子顕微鏡写真である。また、図３１は、図３０に示すトレンチの一部の表面を観察した電子顕微鏡写真である。また、図３２は、円形トレンチの曲率と熱処理前後のトレンチ形状との関係を示す特性図である。図３２では、図１４〜図３１の結果を一覧に示している。
ここで、図３２に示す円形パターンの直径にあたる距離は、トレンチ直線部２のセルピッチを想定している。また、図３２に示す各トレンチ形状は、トレンチエッチング後および熱処理後におけるトレンチ連結部５の形状を想定している。
実施の形態２に示す製造方法に従い、図１４〜図２１に示すように、ＳｉＣ基板上にそれぞれ大きさの異なるトレンチ（以下、第１試料４１〜第８試料４８とする）を形成した。各試料は、異なる直径を有する円形のトレンチパターン（以下、円形パターンとする）を用いて、それぞれ異なる曲率を有する円形トレンチとして形成されている。円形パターンの直径は、第１試料４１〜第８試料４８において、それぞれ１．７μｍ、２．５μｍ、４μｍ、５．６μｍ、８μｍ、１２μｍ、２６μｍおよび４８μｍとした。なお、これらのトレンチは、図３に示すトレンチと同様の断面形状を有する。熱処理は、アルゴンガス中にモノシランをアルゴンに対する流量比０．４％で添加し、圧力８０Ｔｏｒｒおよび温度１７００℃で１０分間行った。
図１４〜図２１に示す結果より、円形トレンチとして形成された各試料の形状は、次に示す形状となることがわかった。第１試料４１、第２試料４２および第３試料４３は、六角形状となった。第４試料４４および第５試料４５は、十二角形状となった。第６試料４６は、十八角形状となった。第７試料４７は、三十二角形状となった。第８試料４８は、トレンチ開口部の端部４９における拡大図（図２２参照）に示すように、ほぼ円形状となった。
これにより、直径２６μｍ以下の円形トレンチを形成する場合、エッチング後のトレンチ形状は、多角形状となることがわかった。その理由は、エッチング速度が、ＳｉＣ半導体素子の結晶面に依存して異なる（面方位依存性）からである。つまり、図１４〜図２１に示す各資料において、トレンチ側壁の面方位が、エッチングにより変形しにくい面方位であることがわかる。また、円形トレンチの曲率が大きいほど、エッチング後のトレンチ形状は、頂点を多く有する多角形状となることがわかった。つまり、円形トレンチの曲率によって、エッチングにより変形しにくい面方位が異なることがわかる。そして、エッチングにより変形しにくい面方位は、円形トレンチの曲率が大きいほど増大することがわかった。
また、図２３〜図３０に示す結果より、上述した各試料の形状は、熱処理により、次に示す形状となることがわかった。第１試料４１および第２試料４２は、変形せず、六角形状を維持した。第３試料４３は、変形して、十二角形状となった。第４試料４４は、変形せず、十二角形状を維持した。第５試料４５は、変形して、十八角形状となった。第６試料４６は、変形せず、十八角形状を維持した。第７試料４７は、変形せず、三十二角形状を維持した。第８試料４８は、トレンチ開口部の端部４９における拡大図（図３１参照）に示すように、変形せずに、ほぼ円形状を維持した。
これにより、上述した各試料では、円形トレンチとして形成されたトレンチの形状が、熱処理により、変化しないものと、さらに頂点を増した多角形状へと変化するものがあることがわかった。トレンチ側壁が熱処理により多角形状に変形する理由は、参考例１と同様である。つまり、図２３〜図３０に示す各資料において、トレンチ側壁の面方位が、熱処理により変形しにくい面方位であることがわかる。また、円形トレンチの曲率が大きいほど、熱処理後のトレンチ形状は、頂点を多く有する多角形状となることがわかった。つまり、円形トレンチの曲率によって、熱処理により変形しにくい面方位が異なることがわかる。そして、熱処理により変形しにくい面方位は、円形トレンチの曲率が大きいほど増大することがわかった。
従って、円形トレンチの曲率に応じて、トレンチの形状を、トレンチ側壁の面方位が熱処理により変形しにくい面方位となる多角形状にすることで、トレンチが熱処理により変形することを防ぐことができることがわかった。例えば、円形トレンチの直径が４μｍの場合、エッチング後のトレンチ形状は、熱処理後のトレンチ形状である十二角形状とするのが良いことがわかる。
また、エッチング後のトレンチ形状と、熱処理後のトレンチ形状とが同様の形状となるように、トレンチの多角形状を決定するのが良い。これにより、ＳｉＣ半導体素子にトレンチを形成する工程を通して、さらに、トレンチが変形することを低減することができる。例えば、円形トレンチの直径が１．７μｍの場合、六角形状でトレンチを形成することで、トレンチ形状が、熱処理を行う前と後とで変化しないことがわかる。
以上の結果より、トレンチ直線部２のセルピッチが１．７〜２．５μｍの場合、トレンチ連結部５の形状を六角形の半分の外周形状を有する形状とすることで、トレンチ連結部５の形状を、熱処理によって変形しにくい形状とすることができることがわかった。トレンチ直線部２のセルピッチが４〜５．６μｍであり、トレンチ連結部５の形状を十二角形の半分の外周形状を有する形状とした場合についても同様である。トレンチ直線部２のセルピッチが８〜１２μｍであり、トレンチ連結部５の形状を十八角形の半分の外周形状を有する形状とした場合についても同様である。トレンチ直線部２のセルピッチが１２μｍより広く、トレンチ連結部５の形状を三十二角形の半分の外周形状を有する形状とした場合についても同様である。
以上、説明したように、実施の形態２によれば、参考例１と同様の効果を得ることができる。また、セルピッチに応じて、トレンチ連結部５を、熱処理により変形しにくい面方位の側壁面を有する多角形状（六角形の半分の外周形状を有する形状、十二角形の半分の外周形状を有する形状、十八角形の半分の外周形状を有する形状または三十二角形の半分の外周形状を有する形状）で形成することができる。従って、セルピッチが異なる場合において、炭化珪素半導体素子に、１５００℃以上の熱処理を行っても、トレンチの側壁が変形しにくく、トレンチが埋まってしまうことを防ぐことができる。
本発明にかかるトレンチ形状を有するＳｉＣ半導体素子上に、例えばｎ+ソース領域などの半導体領域を設けた半導体素子の一例について示す。図３３は、本発明にかかる炭化珪素半導体素子の一例を模式的に示す電子顕微鏡写真である。また、図３４は、図３３の切断線Ｘ−Ｘ’の断面を示す図である。また、図３５は、図３３の切断線Ｙ−Ｙ’の断面を示す図である。ここでは、参考例２に示すＳｉＣ半導体素子を例に説明する。図３３に示すように、ＳｉＣ半導体素子の表面の一部には、ｐ+ベース領域３２の一部を残して、ｎ+ソース領域３３が設けられている。ｎ+ソース領域３３が設けられている領域が活性領域となり、活性領域の外側の、ｎ+ソース領域３３が設けられていない領域が端部領域となる。活性領域には、トレンチ直線部２が設けられている。トレンチ直線部２を構成する各トレンチ部の側壁の面方位は、（１−１００）面および（−１１００）面である。端部領域には、トレンチ連結部５が設けられている。トレンチ直線部２とトレンチ連結部５は接続されており、トレンチ１が構成されている。トレンチ１の形状は、例えば参考例２と同様である。チャネル領域に設けられたｐ+ベース領域３２は、トレンチ１の内側に設けられている。
図３４に示すように、切断線Ｘ−Ｘ’の断面構成においては、ｎ-ドリフト領域３１となるＳｉＣ基板の表面に、ｐ+ベース領域３２が設けられている。トレンチ連結部５は、ｐ+ベース領域３２を貫通し、ｎ-ドリフト領域３１に達するように設けられている。図示省略するトレンチ直線部も同様にｎ-ドリフト領域３１に達するように設けられている。チャネル領域のｐ+ベース領域３２の表面層の一部には、ｎ+ソース領域３３が設けられている。
図３５に示すように、切断線Ｙ−Ｙ’の断面構成においては、チャネル領域のｐ+ベース領域３２の表面層に、ｎ+ソース領域３３が設けられている。それ以外の構成は、切断線Ｘ−Ｘ’の断面と同様である。トレンチ１内に図示しないゲート酸化膜を形成し、更にゲート酸化膜上にゲート電極を形成することで、縦型のＭＯＳＦＥＴとなる。
以上において本発明では、トレンチ直線部を構成する各トレンチ部の側壁の面方位を、（１−１００）面および（−１１００）面としているが、上述した実施の形態に限らず、熱処理によってトレンチ側壁の変形が殆ど起こらないような他の結晶面でもよい。例えば（１１−２０）面および（−１−１２０）面としても良い。また、本発明にかかるトレンチ形状を有する炭化珪素半導体素子を用いて形成される半導体素子は一例であり、用途に合わせて種々変更可能である。
なお、図３２に示すように、トレンチ直線部２のセルピッチが４８μｍ以上の場合には、トレンチ連結部５の形状を円形形状で形成することも可能である。その場合は、図３２に示す結果より、熱処理後において、トレンチ連結部５の形状は、ほぼ円形形状となることがわかった。
以上のように、本発明にかかる炭化珪素半導体素子は、トレンチ構造を有するパワー半導体素子に有用である。
１ トレンチ
２ トレンチ直線部
２ａ 直線構成部（第１）
２ｂ 直線構成部（第２）
３ 連結構成部（第１）
４ａ 連結構成部（第２）
４ｂ 連結構成部（第３）
５ トレンチ連結部
１００ 炭化珪素半導体素子

Claims (9)

  1. 炭化珪素半導体でできた基体の表面からトレンチを形成する炭化珪素半導体素子の製造方法であって、
    前記トレンチを、
    隣り合う直線形状の第１トレンチ部の端部同士を、前記第１トレンチ部に垂直な直線形状の第２トレンチ部でつなぎ、前記第１トレンチ部の側壁と前記第２トレンチ部の側壁とのコーナー部を多角形状に形成することを特徴とする炭化珪素半導体素子の製造方法。
  2. 前記第１トレンチ部のトレンチ幅を、前記第１トレンチ部の端部から前記第２トレンチ部にかけて徐々に広くすることを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
  3. 炭化珪素半導体でできた基体の表面からトレンチを形成する炭化珪素半導体素子の製造方法であって、
    前記トレンチを、
    隣り合う直線形状の第１トレンチ部の端部同士を、前記第１トレンチ部に対して２０度の角度をなす直線形状の第３トレンチ部、前記第１トレンチ部に対して４０度の角度をなす直線形状の第４トレンチ部、前記第１トレンチ部に対して６０度の角度をなす直線形状の第５トレンチ部および前記第１トレンチ部に対して８０度の角度をなす直線形状の第６トレンチ部と、前記第１トレンチ部に垂直な直線形状の第７トレンチ部とでつなぎ、かつ外側に凸の多角形状に形成するトレンチ形成工程を含み、
    前記多角形状は、前記第１トレンチ部の端部に前記第３トレンチ部の一方の端部が接続され、前記第３トレンチ部の他方の端部に前記第４トレンチ部の一方の端部が接続され、前記第４トレンチ部の他方の端部に前記第５トレンチ部の一方の端部が接続され、前記第５トレンチ部の他方の端部に前記第６トレンチ部の一方の端部が接続され、前記第６トレンチ部の他方の端部に前記第７トレンチ部の端部が接続されてなることを特徴とする炭化珪素半導体素子の製造方法。
  4. 前記第１トレンチ部同士の間隔は８〜１２μｍであることを特徴とする請求項３に記載の炭化珪素半導体素子の製造方法。
  5. 炭化珪素半導体でできた基体の表面からトレンチを形成する炭化珪素半導体素子の製造方法であって、
    前記トレンチを、
    隣り合う直線形状の第１トレンチ部の端部同士を、前記第１トレンチ部に対して１１．２５度の角度をなす直線形状の第８トレンチ部、前記第１トレンチ部に対して２２．５度の角度をなす直線形状の第９トレンチ部、前記第１トレンチ部に対して３３．７５度の角度をなす直線形状の第１０トレンチ部、前記第１トレンチ部に対して４５度の角度をなす直線形状の第１１トレンチ部、前記第１トレンチ部に対して５６．２５度の角度をなす直線形状の第１２トレンチ部、前記第１トレンチ部に対して６７．５度の角度をなす直線形状の第１３トレンチ部および前記第１トレンチ部に対して７８．７５度の角度をなす直線形状の第１４トレンチ部と、前記第１トレンチ部に垂直な直線形状の第７トレンチ部とでつなぎ、かつ外側に凸の多角形状に形成するトレンチ形成工程を含み、
    前記多角形状は、前記第１トレンチ部の端部に前記第８トレンチ部の一方の端部が接続され、前記第８トレンチ部の他方の端部に前記第９トレンチ部の一方の端部が接続され、以降順次前記第９トレンチ部から前記第１４トレンチ部まで接続され、前記第１４トレンチ部の、前記第１３トレンチ部側に対して反対側の端部が前記第７トレンチ部の端部に接続されてなることを特徴とする炭化珪素半導体素子の製造方法。
  6. 前記第１トレンチ部同士の間隔は１２μｍより広いことを特徴とする請求項５に記載の炭化珪素半導体素子の製造方法。
  7. 前記第１トレンチ部の側壁の面方位を、（１−１００）面および（−１１００）面とすることを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体素子の製造方法。
  8. 前記トレンチを、ドライエッチングにより形成することを特徴とする請求項１〜７のいずれか一つに記載の炭化珪素半導体素子の製造方法。
  9. 前記トレンチの形成後、１５００℃以上の熱処理を行うことを特徴とする請求項１〜８のいずれか一つに記載の炭化珪素半導体素子の製造方法。
JP2009087895A 2008-12-01 2009-03-31 炭化珪素半導体素子の製造方法 Active JP5531436B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009087895A JP5531436B2 (ja) 2008-12-01 2009-03-31 炭化珪素半導体素子の製造方法
DE102009056310.5A DE102009056310B4 (de) 2008-12-01 2009-11-30 Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
US12/628,819 US8232184B2 (en) 2008-12-01 2009-12-01 Method for manufacturing silicon carbide semiconductor device and the silicon carbide semiconductor device
US13/532,042 US8648353B2 (en) 2008-12-01 2012-06-25 Method for manufacturing silicon carbide semiconductor device and the silicon carbide semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008306870 2008-12-01
JP2008306870 2008-12-01
JP2009087895A JP5531436B2 (ja) 2008-12-01 2009-03-31 炭化珪素半導体素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014040546A Division JP5935821B2 (ja) 2008-12-01 2014-03-03 炭化珪素半導体素子の製造方法および炭化珪素半導体素子

Publications (2)

Publication Number Publication Date
JP2010157675A JP2010157675A (ja) 2010-07-15
JP5531436B2 true JP5531436B2 (ja) 2014-06-25

Family

ID=42353445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009087895A Active JP5531436B2 (ja) 2008-12-01 2009-03-31 炭化珪素半導体素子の製造方法

Country Status (3)

Country Link
US (2) US8232184B2 (ja)
JP (1) JP5531436B2 (ja)
DE (1) DE102009056310B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5531436B2 (ja) * 2008-12-01 2014-06-25 富士電機株式会社 炭化珪素半導体素子の製造方法
JP5720042B2 (ja) * 2011-03-24 2015-05-20 国立研究開発法人産業技術総合研究所 ＳｉＣ基板のドライエッチング方法
JP7017021B2 (ja) * 2016-08-31 2022-02-08 富士電機株式会社 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法
JP7052315B2 (ja) 2017-11-22 2022-04-12 株式会社デンソー 半導体装置
CN109817699B (zh) * 2018-12-29 2022-06-28 上海集成电路研发中心有限公司 一种晶体管以及图像传感器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130356A (ja) 1990-09-21 1992-05-01 Mita Ind Co Ltd 画像形成装置のための自己診断および自己修復システム
JP3367857B2 (ja) * 1997-03-14 2003-01-20 株式会社東芝 半導体装置
JP4048628B2 (ja) * 1999-01-05 2008-02-20 富士電機デバイステクノロジー株式会社 トレンチ型ｍｏｓ半導体装置
JP4491875B2 (ja) * 1999-12-13 2010-06-30 富士電機システムズ株式会社 トレンチ型ｍｏｓ半導体装置
JP4639431B2 (ja) * 2000-05-24 2011-02-23 富士電機システムズ株式会社 トレンチゲート型半導体装置
KR100483035B1 (ko) * 2001-03-30 2005-04-15 샤프 가부시키가이샤 반도체 기억장치 및 그 제조방법
JP4178789B2 (ja) 2001-12-18 2008-11-12 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
KR100870005B1 (ko) * 2002-03-07 2008-11-21 삼성전자주식회사 액정 표시 장치
JP4391741B2 (ja) * 2002-12-05 2009-12-24 富士雄 舛岡 半導体記憶装置及びその製造方法
JP4130356B2 (ja) 2002-12-20 2008-08-06 株式会社東芝 半導体装置
JP5017768B2 (ja) * 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
JP4404709B2 (ja) * 2004-07-12 2010-01-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
CN100468774C (zh) * 2004-09-29 2009-03-11 松下电器产业株式会社 半导体装置
JP2006351744A (ja) * 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
JP5509520B2 (ja) * 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
KR20080067406A (ko) * 2007-01-16 2008-07-21 삼성전자주식회사 박막 트랜지스터 표시판
KR101406227B1 (ko) * 2008-05-15 2014-06-13 삼성전자주식회사 소자분리막 내 보이드 검출을 위한 ｔｅｇ 패턴 및 그형성방법
US7951636B2 (en) * 2008-09-22 2011-05-31 Solid State System Co. Ltd. Method for fabricating micro-electro-mechanical system (MEMS) device
JP5531436B2 (ja) * 2008-12-01 2014-06-25 富士電機株式会社 炭化珪素半導体素子の製造方法
JP5607317B2 (ja) * 2009-06-17 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体ウェハ

Also Published As

Publication number Publication date
DE102009056310A1 (de) 2010-11-04
DE102009056310B4 (de) 2018-04-19
US20120261677A1 (en) 2012-10-18
US8648353B2 (en) 2014-02-11
US8232184B2 (en) 2012-07-31
JP2010157675A (ja) 2010-07-15
US20100187543A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
JP5662367B2 (ja) 窒化物半導体装置およびその製造方法
JP5531436B2 (ja) 炭化珪素半導体素子の製造方法
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
KR100954116B1 (ko) 반도체 소자의 리세스패턴 형성방법
TWI570838B (zh) 碳化矽基板上的溝槽結構以及其製作方法
WO2013038862A1 (ja) 炭化珪素半導体装置の製造方法
JP2018113421A (ja) 半導体装置の製造方法
KR20230113402A (ko) 고종횡비 탄소 층 에칭 동안 측벽 패시베이션 층을형성하는 비원자층 증착(ald) 방법
WO2013077068A1 (ja) 半導体装置の製造方法
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
TWI294144B (en) Etching method and plasma etching processing apparatus
JP2008135534A (ja) 有底の溝を有する半導体基板の製造方法
JP5556053B2 (ja) 炭化珪素半導体素子の製造方法
JP5935821B2 (ja) 炭化珪素半導体素子の製造方法および炭化珪素半導体素子
KR100549204B1 (ko) 실리콘 이방성 식각 방법
JP2021082689A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5303965B2 (ja) 半導体装置の製造方法
CN107230614B (zh) 氮化镓半导体器件的制备方法
JP2004253576A (ja) 半導体装置の製造方法
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法
JP2012204472A (ja) ＳｉＣ基板のドライエッチング方法
JP2004311695A (ja) 炭化珪素半導体装置及びその製造方法
JP3565127B2 (ja) エッチング方法
CN116110788A (zh) 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法
JP2007150135A (ja) 触媒線化学気相成長装置、この装置を用いた化学気相成長方法及びこの装置のセルフクリーニング方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5531436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250