CN116110788A - 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法 - Google Patents

基于混合刻蚀的金刚石薄膜GaN HEMT制备方法 Download PDF

Info

Publication number
CN116110788A
CN116110788A CN202310259525.6A CN202310259525A CN116110788A CN 116110788 A CN116110788 A CN 116110788A CN 202310259525 A CN202310259525 A CN 202310259525A CN 116110788 A CN116110788 A CN 116110788A
Authority
CN
China
Prior art keywords
etching
sin
diamond
diamond film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310259525.6A
Other languages
English (en)
Inventor
武玫
孙浩伦
马晓华
王平
杨凌
侯斌
张濛
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202310259525.6A priority Critical patent/CN116110788A/zh
Publication of CN116110788A publication Critical patent/CN116110788A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于混合刻蚀的金刚石薄膜GaN HEMT制备方法,包括:在外延片上依次生长SiN介质层、金刚石薄膜以及SiN硬掩膜;采用循环刻蚀工艺在源区、漏区、栅区和台面电隔离区域内循环刻蚀掉SiN硬掩模和金刚石薄膜;采用湿法刻蚀对暴露出的SiN介质和剩余的SiN硬掩模进行刻蚀;在AlGaN势垒层上分别制备源电极和漏电极;在AlGaN势垒层上制备栅电极;其中刻蚀液包括:氢氟酸、氟化铵和水的混合溶液。本发明可有效去除微掩膜以及金刚石毛刺并保护AlGaN势垒层免受损伤。

Description

基于混合刻蚀的金刚石薄膜GaN HEMT制备方法
技术领域
本发明属于GaN(氮化镓)HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)领域,具体涉及一种基于混合刻蚀的金刚石薄膜GaN HEMT制备方法。
背景技术
近几年来,以氮化镓为首的第三代半导体材料基于其禁带宽度大、击穿电场高、热导率大、电子饱和漂移速度高、介电常数小等特性逐渐取代第一、二代半导体成为新型大功率、高频器件的主要实现半导体材料。因其优越的性能在具有高频,高带宽,大功率要求的无线通信、雷达等行业应用广泛。
当GaN和AlGaN(铝镓氮)材料组成异质结构时,更加可以发挥出GaN材料优越的功率特性。由于氮化物材料具有很强的极化效应,因此由GaN构成的异质结构在界面处可以形成高密度的二维电子气,这种异质结器件被叫做GaN HEMT。
HEMT器件在长时间高功率的工作环境下会产生的自热效应,这成为了限制GaNHEMT向更高频器件发展的关键原因。当沟道温度随着耗散功率增加而升高,在长时间工作中,高温度的工作环境使栅极金属受到损伤而产生栅漏电,使得载流子电子迁移率下降,降低功率密度,最终导致器件性能下降。
由于材料本身热导率低、界面热阻高、器件结构设计等导致的HEMT自热效应显著,可以通过降低界面热阻、引入高热导率的材料、优化设计器件结构等方法来减弱自热效应。例如可以通过SiC(碳化硅)衬底代替传统Si衬底缓解自热效应,但是随着对器件功率要求的越来越高,SiC衬底已经不能满足现阶段器件设备需求。由此金刚石材料逐渐走入人们得视野。金刚石材料具有2200W/m·K的高热导率,是SiC材料热导率2倍-5倍。相比于采用金刚石衬底进行散热,技术人员更倾向于采用顶层金刚石的结构来进行器件散热。这是因为当金刚石作为衬底时,金刚石材料与热源之间相隔多层材料,散热效果不够理想。并且,由于衬底结构的性质,采用金刚石底散热仅有一条垂直的散热通道。反观顶层金刚石结构,其距离热源更近,且增加了器件上层的散热通道,使热量分布更均匀的同时实现双通路导热,因此顶层金刚石散热可以更好的缓解器件的自热效应。
关于金刚石薄膜GaN HEMT的制备方法,现有技术中提出了Diamond-before-gate理念,该理念倡导在制备栅极之前先生长金刚石。然而,基于Diamond-before-gate理念制备出的金刚石薄膜GaN HEMT器件在制备过程中,由于金刚石制备技术不完善(金刚石晶粒大小制备不均匀),造成金刚石在刻蚀时出现SiN微掩膜、金刚石毛刺等问题;同时由于刻蚀技术采用的F基刻蚀会对器件势垒层造成损伤,会使器件在直流、高频以及可靠性方面的性能降低。
发明内容
为了解决现有技术中所存在的上述问题,本发明提供了一种基于混合刻蚀的金刚石薄膜GaN HEMT制备方法。
本发明要解决的技术问题通过以下技术方案实现:
一种基于混合刻蚀的金刚石薄膜GaN HEMT制备方法,包括:
步骤一、在AlGaN/GaN外延片上依次生长SiN介质层、金刚石薄膜以及SiN硬掩膜;所述AlGaN/GaN外延片的最上层为AlGaN势垒层;
步骤二、采用循环刻蚀工艺对图形区域内的SiN硬掩模和金刚石薄膜进行循环交替刻蚀;所述图形区域包括源区、漏区、栅区和台面电隔离区;
步骤三、采用湿法刻蚀工艺对图形区域暴露出的SiN介质进行刻蚀,去除图形区域中的SiN介质,并刻蚀掉剩余的SiN硬掩膜;
步骤四、在台面电隔离区制作器件台面隔离,并在源区和漏区暴露出的AlGaN势垒层上分别制备源电极和漏电极;
步骤五、在栅区暴露出的AlGaN势垒层上制备栅电极;
其中,步骤三中通过控制刻蚀液的混合浓度和浸泡时间以完全去除剩余SiN硬掩模和图形区域中的SiN介质;所述刻蚀液包括:氢氟酸、氟化铵和水的混合溶液。
可选地,所述控制刻蚀液的混合浓度和浸泡时间,包括:控制氢氟酸水溶液与氟化铵水溶液的体积比,并根据溶液中氢离子和氟离子比例控制浸泡时间。
可选地,所述栅电极是由Ni和Au自下而上组成的金属堆栈结构。
可选地,所述源电极和漏电极均是由Ti、Al、Ni和Au自下而上组成的金属堆栈结构。
可选地,所述步骤二包括:
在所述SiN硬掩模上光刻源区、漏区、栅区和台面隔离区域;
采用CF4和O2混合气体作为反应气体刻蚀所述源区、漏区、栅区和台面隔离区域内的SiN硬掩模,使得图形区域内的金刚石薄膜暴露出来;
采用O2作为反应气体刻蚀图形区域内的金刚石薄膜,并在每次刻蚀完成后检查刻蚀区域表面;若刻蚀区域表面存在金刚石毛刺,则循环刻蚀图形区域内残留的SiN硬掩模和金刚石薄膜;若刻蚀区域的表面无金刚石毛刺,则结束循环刻蚀,并刻蚀掉图形区域内剩余的金刚石薄膜直至图形区域的SiN介质层完全暴露。
可选地,所述步骤一,包括:
在所述AlGaN势垒层上生长SiN介质层,厚度为5nm~20nm;
在所述SiN介质层上生长金刚石薄膜,厚度为1μm~5μm;
在所述金刚石薄膜上生长SiN硬掩膜,厚度为200nm~400nm。
本发明提供的基于混合刻蚀的金刚石薄膜GaN HEMT制备方法中,采用循环刻蚀和湿法刻蚀混合的模式来制备金刚石薄膜GaN HEMT,其中先采用循环刻蚀工艺对SiN硬掩模、金刚石进行刻蚀,进而将SiN微掩膜及金刚石毛刺一并去除,得到平滑的介质表面。然后采用湿法刻蚀工艺对金刚石下方的SiN介质层进行纯化学刻蚀;由此,通过控制刻蚀液的混合浓度及浸泡时间,可以使刻蚀液与SiN介质更精准地接触实现速率稳定的化学反应,从而可以将SiN介质快速、有效地刻蚀掉,同时将残余的SiN硬掩模一并带走。并且,采用刻蚀液来刻蚀SiN介质的好处还在于刻蚀完当前所要刻蚀的SiN介质后即可立即停止刻蚀,所以可以完全去除SiN介质,对下方的AlGaN势垒层影响较小。并且,本发明中对SiN介质层进行刻蚀时使用的刻蚀液包括氢氟酸、氟化铵和水的混合溶液,其仅与Si元素物质发生反应,因此还可以进一步保护AlGaN势垒层免受损伤。
以下将结合附图及对本发明做进一步详细说明。
附图说明
图1(a)是金刚石薄膜GaN HEMT器件的结构示意图;
图1(b)是本发明实施例提供的一种基于混合刻蚀的金刚石薄膜GaN HEMT制备方法的流程图;
图2(a)~图2(e)分别是图1(b)所示方法中各步骤的效果图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
发明人在实现本发明的过程中发现,造成现有金刚石薄膜GaN HEMT器件在直流、高频以及可靠性方面性能较弱的主要原因在于金刚石毛刺和AlGaN势垒层损伤。具体而言,图1(a)中示出了金刚石薄膜GaN HEMT器件的结构示意图;其中,在金刚石薄膜与下方的AlGaN势垒层之间有一层SiN介质,在制备器件的源、漏、栅极的过程中需要将源、漏、栅区的金刚石以及SiN介质刻蚀掉。其中,在刻蚀金刚石薄膜的过程中需要在金刚石薄膜上方再生长一层SiN硬掩膜以对其他区域不需要刻蚀的金刚石进行保护。因此,在对金刚石薄膜进行图形化刻蚀之前,需要首先刻蚀掉图形区域内掩盖在金刚石上方的SiN硬掩膜。由于金刚石具有较高的粗糙度及其晶粒之间的重叠结构,因此在生长金刚石薄膜的过程中生长出的金刚石表面是凹凸不平的。在刻蚀SiN硬掩膜时,由于金刚石表面凹凸不平导致刻蚀区域中的部分SiN硬掩膜无法被刻蚀干净,对下方的金刚石起到了保护作用,导致刻蚀金刚石的过程中这部分SiN硬掩膜下掩盖的金刚石无法被刻蚀掉,从而形成了金刚石毛刺。这样,后续再采用CF4(四氟甲烷)和O2(氧气)混合的反应气体对SiN介质层进行ICP刻蚀时,被金刚石毛刺覆盖的SiN介质无法与反应气体直接接触,无法被去除干净,对后续源、漏、栅极金属的沉积造成了影响。
可以理解的是,源、漏极沉积在AlGaN势垒层上会形成欧姆接触,栅极金属沉积在AlGaN势垒层上会形成肖特基接触,从而在AlGaN势垒层下产生出二维电子气,二维电子气是HEMT器件优于其他器件的重要原因。因此,金刚石毛刺的存在导致欧姆接触以及肖特基接触恶化,造成器件散热性能降低,最终表现为器件的直流、高频方面的性能减弱。
此外,ICP刻蚀工艺为了达到有效刻蚀的目的通常会设置反应气体过刻量(一般为过刻50%),因此在对金刚石薄膜下方的SiN介质层进行ICP刻蚀的过程中,反应气体过刻量会导致CF4以F-的形式注入AlGaN势垒层,对AlGaN势垒层造成腐蚀,影响器件跨导,导致器件栅控能力下降,同时使得器件阈值电压正漂。跨导降低后,器件对沟道中电流控制减弱,栅极反向电流增加,栅极正向开启电压降低,使得栅极施加较大正压时电子会从栅极流出,引起器件失效。而栅控能力下降则会造成器件输出电流减小,膝点电压增大,输出功率降低,严重影响器件、直流高频特性,造成电流崩塌等等问题,使得器件直流特性、功率特性退化。
因此,为了解决上述问题,本发明实施例提供了一种基于混合刻蚀的金刚石薄膜GaN HEMT制备方法。参见图1(b)所示,该方法包括以下步骤:
步骤一、在AlGaN/GaN外延片上依次生长SiN介质层、金刚石薄膜以及SiN硬掩膜;该AlGaN/GaN外延片的最上层为AlGaN势垒层。
参见图2(a)所示,该步骤一具体包括:
(1)在AlGaN势垒层上生长SiN介质层,该SiN介质层的厚度优选为5nm~20nm。
具体的,利用PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学的气相沉积)工艺,在AlGaN势垒层上生长5nm~20nm厚的SiN介质层,生长的工艺条件包括:采用NH3(氨气)和SiH4(硅烷)作为反应气体,衬底温度为200℃~300℃,反应腔室压力为600mTorr~800mTorr,RF功率为20W~22W。
(2)在SiN介质层上生长金刚石薄膜,该金刚石薄膜的厚度优选为1μm~5μm。
具体的,在SiN介质层上旋涂一层籽晶作为金刚石成核层。然后用MPCVD(Microwave Plasma Chemical Vapor Deposition,微波等离子体化学气相沉积)工艺生长一层厚度为1μm~5μm的金刚石。生长过程中使用体积浓度为0.2%~0.4%的CH4提供C(碳)源,并用H2(氢气)稀释;生长工艺参数包括:气压20torr~30torr,气体总流量400sccm~500sccm,微波功率700W~800W,基底温度700℃~1000℃。
(3)在金刚石薄膜上生长SiN硬掩膜,该SiN硬掩膜的厚度优选为200nm~400nm。
具体的,利用PECVD工艺,在金刚石薄膜表面生长一层厚度为200nm~400nm的SiN,作为SiN硬掩膜;生长工艺条件包括:采用NH3和SiH4作为反应气体,衬底温度为200℃~300℃,反应腔室压力为600mTorr~800mTorr,RF功率为20W~22W。
另外,在上述步骤(1)之前,还可以首先对AlGaN/GaN外延片进行清洗。具体清洗过程包括:首先将AlGaN/GaN外延片放入丙酮溶液中超声清洗3min~5min,超声强度不超过2.5;然后,将AlGaN/GaN外延片放入温度为50℃~60℃的剥离液中水浴加热3min~5min;接着将AlGaN/GaN外延片依次放入丙酮溶液和乙醇溶液中超声清洗3min~5min,超声强度不超过2.5;最后,用超纯水冲洗AlGaN/GaN外延片并用氮气吹干。
步骤二、采用循环刻蚀工艺对图形区域内的SiN硬掩模和金刚石薄膜进行循环交替刻蚀;该图形区域包括源区、漏区、栅区和台面电隔离区。
具体的,在SiN硬掩模上光刻源区、漏区、栅区和台面隔离区域;采用CF4和O2混合气体作为反应气体ICP刻蚀源区、漏区、栅区和台面隔离区域内的SiN硬掩模,使得图形区域内的金刚石薄膜暴露出来;采用O2作为反应气体ICP刻蚀图形区域内的金刚石薄膜,并在每次刻蚀完成后检查刻蚀区域表面;若刻蚀区域表面存在金刚石毛刺,则循环刻蚀图形区域内残留的SiN硬掩模和金刚石薄膜;若刻蚀区域的表面无金刚石毛刺,则结束循环刻蚀,并刻蚀掉图形区域内剩余的金刚石薄膜直至图形区域的SiN介质层完全暴露。
其中,光刻图形区域时,源区和漏区、栅区、台面电隔离区分开光刻,每一步光刻的具体过程包括:首先将当前的样品放在200℃的热板上烘烤3min~5min;然后,进行光刻胶的涂胶和甩胶,其甩胶厚度为0.70μm~0.80μm,并将样品放在90℃的热板上烘烤1min~2min;将完成涂胶和甩胶的样品放入光刻机中对当前要光刻的区域上的光刻胶进行曝光;将完成曝光的样品放入显影液中移除该区域所对应硬掩模上的光刻胶,并对样品进行超纯水冲洗和氮气吹干,使该区域的SiN硬掩模暴露出来。
图形区域的SiN硬掩模刻蚀过程具体包括:采用CF4和O2混合的气体作为反应气体,对光刻曝光显影后的SiN硬掩模进行ICP刻蚀,从而使源区、漏区、栅区以及台面电隔离区的金刚石显现出来。其中ICP刻蚀工艺条件包括:上功率80W~100W,下功率5W~15W,偏压40V~50V,He漏3~5,压强5mTorr~10mTorr,反应气体流量30sccm~40sccm,或者5sccm~15sccm。
SiN硬掩模刻蚀后会有SiN残留,残留的SiN在金刚石散热层上形成SiN微掩膜。
图形区域的金刚石循环刻蚀过程包括:采用ICP刻蚀工艺在常温O2环境下对暴露出的金刚石薄膜进行刻蚀。其刻蚀条件为:上功率800-900W,下功率为50-60W,自偏压为60-70V,O2流量为40-50sccm,压强为5-10mTorr,刻蚀时间为2-3分钟。
由于显微镜下金刚石和SiN微掩膜的形貌并不相同,在每次金刚石刻蚀后,在显微镜下观察刻蚀区域的表面,若刻蚀区域有SiN残留,则说明残留的SiN会形成金刚石刻蚀的微掩膜,从而形成金刚石毛刺,需要对SiN微掩膜和金刚石散热层进行循环刻蚀,直至SiN被完全去除。若刻蚀区域的表面无SiN残留,则结束循环刻蚀。为了保障SiN微掩膜及金刚石毛刺的完全去除,通常需要1-2个刻蚀循环。
进行循环刻蚀时,再次采用F基工艺对SiN微掩膜进行刻蚀,刻蚀条件为:采用CF4/O2作为反应气体,上功率为80-100W,下功率为5-15W,偏压为40-50V,He气体流量为3-5sccm,压强为5-10mTorr,CF4气体流量为30-40sccm,O2气体流量为5-15sccm。金刚石的刻蚀条件如上述所述。
剩余金刚石薄膜刻蚀:采用ICP刻蚀工艺在常温O2环境下对暴露出的金刚石薄膜进行刻蚀。其刻蚀条件为:上功率800-900W,下功率为50-60W,自偏压为60-70V,O2流量为40-50sccm,压强为5-10mTorr,刻蚀时间为2-3分钟。
具体的,结束循环刻蚀后,刻蚀区域暴露出的表面可能为金刚石表面,也可能为介质层表面。若为金刚石表面,则刻蚀掉剩余的金刚石散热层。
图2(b)中示出了执行该步骤二后的效果图,其中图形区域内的金刚石毛刺和SiN硬掩膜已被清除干净。
步骤三、采用湿法刻蚀工艺对图形区域暴露出的SiN介质进行刻蚀,去除图形区域中的SiN介质,并刻蚀掉剩余的SiN硬掩膜。
该步骤中,通过控制刻蚀液的混合浓度和浸泡时间以完全去除剩余SiN硬掩模和图形区域中的SiN介质;所述刻蚀液包括:氢氟酸、氟化铵和水的混合溶液。
可以理解的是,这里说的控制刻蚀液的混合浓度和浸泡时间,包括:控制氢氟酸水溶液与氟化铵水溶液的体积比,并根据溶液中氢离子和氟离子比例控制浸泡时间。其中可以根据SiN保护层厚度适度增加混合溶液浓度,整个腐蚀刻蚀的过程中腐蚀速率可根据溶液中氟离子浓度进行调整,以达到完全去除剩余SiN硬掩模及图形区SiN保护层的目的。
此外,采用湿法刻蚀工艺刻蚀掉剩余的SiN硬掩膜,可以使得器件顶部的金刚石薄膜直接与外部空气接触,增强了降温效果,缓解了器件自热效应对器件造成的性能降低。
图2(c)中示出了执行该步骤三后的效果图,从中可以看到SiN硬掩膜和图形区域内的SiN介质均已刻蚀干净。
步骤四、在台面电隔离区制作器件台面隔离,并在源区和漏区暴露出的AlGaN势垒层上分别制备源电极和漏电极。
在台面电隔离区制作器件台面隔离的主要包括台面光刻以及台面刻蚀两个子步骤:
台面光刻:首先,将样品放在200℃的热板上烘烤3min~5min;然后,进行光刻胶的涂胶和甩胶,其甩胶厚度为0.70μm~0.80μm,并将样品放在90℃的热板上烘烤lmin~2min;将样品放入光刻机中对光刻胶进行曝光;将完成曝光后的样品放入显影液中以移除台面电隔离区内的光刻胶,并对样品进行超纯水冲洗和氮气吹干。
台面刻蚀:采用BCl3(三氯化硼)和Cl2(氯气)混合的气体作为反应气体,对台面电隔离区的AlGaN势垒层以及器件上半部分的GaN缓冲层进行ICP刻蚀,ICP刻蚀工艺条件包括:ICP设备上功率40W~60W,下功率5-20W,He漏6-8,偏压204V,气体流量15sccm~20sccm,或者是5sccm~20sccm,压强5mTorr。完成ICP刻蚀后,将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗,以移除残余的光刻胶;最后,用超纯水冲洗样品并用氮气吹干。
另外,源电极和漏电极均是由Ti、Al、Ni和Au自下而上组成的金属堆栈结构。
在实际中,制备源电极和漏电极的过程主要包括源漏区光刻、欧姆金属蒸发以及退火三个子步骤,参见如下:
源漏区光刻:首先将当前的样品放在200℃的热板上烘烤3min~5min;然后,进行剥离胶的涂胶和甩胶,其甩胶厚度为0.30μm~0.40μm,并将样品放在200℃的热板上烘烤3min~5min;在剥离胶上进行光刻胶的涂胶和甩胶,其甩胶厚度为0.70μm~0.80μm,并将样品放在90℃的热板上烘烤1min~2min;将完成涂胶和甩胶的样品放入光刻机中对源区和漏区的光刻胶进行曝光;将完成曝光的样品放入显影液中移除源区、漏区内的光刻胶和剥离胶,并对样品进行超纯水冲洗和氮气吹干。
欧姆金属蒸发:首先将源、漏区光刻曝光显影后的样品放入等离子去胶机中进行底膜处理,其处理的时间为3min~5min;然后,将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在源区和漏区内的SiN介质层上以及源区和漏区外的光刻胶蒸发欧姆金属,即由下向上依次蒸发Ti、Al、Ni和Au,形成金属堆栈结构。接着,对完成欧姆金属蒸发的样品进行剥离,以移除源区和漏区以外的欧姆金属及光刻胶和剥离胶;最后,用超纯水冲洗样品并用氮气吹干。
退火:将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理,以使源区和漏区内的欧姆金属下沉至外延片的GaN缓冲层,从而形成欧姆金属与异质结沟道之间的欧姆接触,退火的工艺条件包括:退火气氛为N2(氮气),退火温度为800℃~850℃,退火时间为30s~50s。
图2(d)中示出了执行该步骤四的示意图,其中“源”表示源电极,“漏”表示漏电极。
步骤五、在栅区暴露出的AlGaN势垒层上制备栅电极。
这里,栅电极是由Ni和Au自下而上组成的金属堆栈结构。
在实际中,制备栅电极的过程主要包括栅区光刻和蒸发栅金属两个子后,参见如下:
栅区光刻:首先,将样品放在200℃的热板上烘烤3min~5min,然后,进行剥离胶的涂胶和甩胶,其甩胶厚度为.30μm~0.40μm,并将样品放在200℃的热板上烘烤3min~5min;在剥离胶上进行光刻胶的涂胶和甩胶,其甩胶厚度为0.70μm~0.80μm,并将样品放在90℃的热板上烘烤1min~2min;将完成涂胶和甩胶的样品放入光刻机中对栅区内的光刻胶进行曝光;将完成曝光的样品放入显影液中移除栅极区域内的光刻胶和剥离胶,并对样品进行超纯水冲洗和氮气吹干。
蒸发栅金属:首先将栅区光刻曝光显影后的样品放入等离子体去胶机中进行底膜处理,其处理的时间为3min~5min;然后,将样品放入电子束蒸发台中,待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在栅区内外的光刻胶上蒸发栅金属,即由下向上依次蒸发Ni和Au双层金属,形成金属堆栈结构;接着,对完成栅金属蒸发的样品进行剥离,以移除栅区外的栅金属及光刻胶和剥离胶;最后,用超纯水冲洗样品并用氮气吹干。
图2(e)中示出了执行该步骤七后的效果图,其中“栅”表示栅电极。
本发明提供的基于混合刻蚀的金刚石薄膜GaN HEMT制备方法中,采用循环刻蚀和湿法刻蚀混合的模式来制备金刚石薄膜GaN HEMT,其中先采用循环刻蚀工艺对SiN硬掩模、金刚石进行刻蚀,进而将SiN微掩膜及金刚石毛刺一并去除,得到平滑的介质表面。然后采用湿法刻蚀工艺对金刚石下方的SiN介质层进行纯化学刻蚀;由此,通过控制刻蚀液的混合浓度和浸泡时间,可以根据SiN厚度使刻蚀液与SiN介质反应更加充分实现速率稳定的化学反应,从而可以将SiN介质快速、有效地刻蚀掉,同时将残余的SiN硬掩模一并带走。并且,采用刻蚀液来刻蚀SiN介质的好处还在于刻蚀完当前所要刻蚀的SiN介质后即可立即停止刻蚀,所以可以完全去除SiN介质,对下方的AlGaN势垒层影响较小。并且,本发明中对SiN介质层进行刻蚀时使用的刻蚀液包括氢氟酸、氟化铵和水的混合溶液,其仅与Si元素物质发生反应,因此还可以进一步保护AlGaN势垒层免受损伤。
与本发明实施例形成鲜明对比的是,现有技术中通常采用F基刻蚀来ICP刻蚀SiN介质层,即使用CF4和O2混合的反应气体对SiN介质进行ICP刻蚀。并且,在F基刻蚀的过程中为了保障刻蚀效果往往会将反应气体(CF4和O2)加入过刻量,导致CF4以F-的形式注入AlGaN势垒层。
由此可见,本发明实施例不仅解决了SiN微掩膜、金刚石毛刺的问题,还避免了对AlGaN势垒层造成损伤,确保了器件的跨导、阈值电压等电学特性。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述,然而,在实施所要求保护的本申请过程中,本领域技术人员通过查看所述附图以及公开内容,可理解并实现所述公开实施例的其他变化。在本发明的描述中,“包括”一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况,“多个”的含义是两个或两个以上,除非另有明确具体的限定。此外,相互不同的实施例中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (6)

1.一种基于混合刻蚀的金刚石薄膜GaN HEMT制备方法,其特征在于,包括:
步骤一、在AlGaN/GaN外延片上依次生长SiN介质层、金刚石薄膜以及SiN硬掩膜;所述AlGaN/GaN外延片的最上层为AlGaN势垒层;
步骤二、采用循环刻蚀工艺对图形区域内的SiN硬掩模和金刚石薄膜进行循环交替刻蚀;所述图形区域包括源区、漏区、栅区和台面电隔离区;
步骤三、采用湿法刻蚀工艺对图形区域暴露出的SiN介质进行刻蚀,去除图形区域中的SiN介质,并刻蚀掉剩余的SiN硬掩膜;
步骤四、在台面电隔离区制作器件台面隔离,并在源区和漏区暴露出的AlGaN势垒层上分别制备源电极和漏电极;
步骤五、在栅区暴露出的AlGaN势垒层上制备栅电极;
其中,步骤三中通过控制刻蚀液的混合浓度和浸泡时间以完全去除剩余SiN硬掩模和图形区域中的SiN介质;所述刻蚀液包括:氢氟酸、氟化铵和水的混合溶液。
2.根据权利要求1所述的基于混合刻蚀的金刚石薄膜GaN HEMT制备方法,其特征在于,所述控制刻蚀液的混合浓度和浸泡时间,包括:控制氢氟酸水溶液与氟化铵水溶液的体积比,并根据溶液中氢离子和氟离子比例控制浸泡时间。
3.根据权利要求1所述的基于混合刻蚀的金刚石薄膜GaN HEMT制备方法,其特征在于,所述栅电极是由Ni和Au自下而上组成的金属堆栈结构。
4.根据权利要求1所述的基于混合刻蚀的金刚石薄膜GaN HEMT制备方法,其特征在于,所述源电极和漏电极均是由Ti、Al、Ni和Au自下而上组成的金属堆栈结构。
5.根据权利要求1所述的基于混合刻蚀的金刚石薄膜GaN HEMT制备方法,其特征在于,所述步骤二包括:
在所述SiN硬掩模上光刻源区、漏区、栅区和台面隔离区域;
采用CF4和O2混合气体作为反应气体刻蚀所述源区、漏区、栅区和台面隔离区域内的SiN硬掩模,使得图形区域内的金刚石薄膜暴露出来;
采用O2作为反应气体刻蚀图形区域内的金刚石薄膜,并在每次刻蚀完成后检查刻蚀区域表面;若刻蚀区域表面存在金刚石毛刺,则循环刻蚀图形区域内残留的SiN硬掩模和金刚石薄膜;若刻蚀区域的表面无金刚石毛刺,则结束循环刻蚀,并刻蚀掉图形区域内剩余的金刚石薄膜直至图形区域的SiN介质层完全暴露。
6.根据权利要求1所述的基于混合刻蚀的金刚石薄膜GaN HEMT制备方法,其特征在于,所述步骤一,包括:
在所述AlGaN势垒层上生长SiN介质层,厚度为5nm~20nm;
在所述SiN介质层上生长金刚石薄膜,厚度为1μm~5μm;
在所述金刚石薄膜上生长SiN硬掩膜,厚度为200nm~400nm。
CN202310259525.6A 2023-03-16 2023-03-16 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法 Pending CN116110788A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310259525.6A CN116110788A (zh) 2023-03-16 2023-03-16 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310259525.6A CN116110788A (zh) 2023-03-16 2023-03-16 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法

Publications (1)

Publication Number Publication Date
CN116110788A true CN116110788A (zh) 2023-05-12

Family

ID=86267426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310259525.6A Pending CN116110788A (zh) 2023-03-16 2023-03-16 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法

Country Status (1)

Country Link
CN (1) CN116110788A (zh)

Similar Documents

Publication Publication Date Title
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN110660643A (zh) 一种优化氮化镓高电子迁移率晶体管钝化的方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN112466942B (zh) 具有插指型金刚石散热层的GaN HEMT及制备方法
JP7263614B2 (ja) スプライシングサブデバイスを備えるGaN高電子移動度トランジスタおよびその製造方法
JP2010067670A (ja) ウェル構造,その形成方法および半導体デバイス
CN113809154B (zh) 一种氮化物势垒应力调制器件及其制备方法
CN116110788A (zh) 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN112510089B (zh) 基于插指状复合金刚石层的GaN HEMT及制备方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
CN113871454A (zh) 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法
JP2006100455A (ja) 窒化物半導体装置及びその製造方法
CN114551239B (zh) 一种带有刻蚀保护层的金刚石基氮化镓器件的制备方法
CN113257911B (zh) 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法
CN112466944B (zh) 基于插指状p型掺杂金刚石的GaN HEMT及制备方法
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法
CN113809170B (zh) 低接触电阻高Al组分氮化物器件及其制备方法
CN114496934B (zh) GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法
CN107706100B (zh) 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法
CN115602540B (zh) 一种增强型GaN功率器件的制造方法
CN113571416B (zh) 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法
CN116190230A (zh) 基于循环刻蚀技术的多晶金刚石薄膜与GaN HEMT集成制备方法
CN115241066A (zh) 一种基于栅介质的双阈值耦合的hemt器件及其制备方法
CN112466943A (zh) 基于p型掺杂金刚石散热层的GaN HEMT及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination