CN113571416B - 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法 - Google Patents

一种金刚石基氮化镓高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN113571416B
CN113571416B CN202110811292.7A CN202110811292A CN113571416B CN 113571416 B CN113571416 B CN 113571416B CN 202110811292 A CN202110811292 A CN 202110811292A CN 113571416 B CN113571416 B CN 113571416B
Authority
CN
China
Prior art keywords
gallium nitride
diamond
film
dielectric layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110811292.7A
Other languages
English (en)
Other versions
CN113571416A (zh
Inventor
周兵
于盛旺
马永
王永胜
黑鸿君
吴艳霞
高洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyuan University of Technology
Original Assignee
Taiyuan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyuan University of Technology filed Critical Taiyuan University of Technology
Priority to CN202110811292.7A priority Critical patent/CN113571416B/zh
Publication of CN113571416A publication Critical patent/CN113571416A/zh
Application granted granted Critical
Publication of CN113571416B publication Critical patent/CN113571416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732Diamonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors

Abstract

本发明公开了一种金刚石基氮化镓高电子迁移率晶体管及其制备方法。首先在键合有临时载体晶片的氮化镓刻蚀面上制备中间介质层保护薄膜;然后使用镀膜掩膜板在介质层薄膜表面刻蚀形成纳米深度的多孔或沟槽结构;在有多孔或沟槽结构的介质层薄膜表面沉积一层金刚石多晶薄膜,填满多孔或沟槽结构并覆盖介质膜;将金刚石多晶薄膜减薄抛光至平整表面并露出带有金刚石孔柱或沟槽结构的介质层薄膜,在其表面外延生长金刚石多晶膜衬底;最后去除临时载体晶片得到金刚石基氮化镓晶片,并在金刚石基氮化镓晶片上制备高电子迁移率晶体管。该方法在介质层薄膜中形成了金刚石导热通道,有效减少了因介质层引入带来的界面热阻,有利于提高氮化镓基功率器件使用性能。

Description

一种金刚石基氮化镓高电子迁移率晶体管及其制备方法
技术领域
本发明涉及一种金刚石基氮化镓高电子迁移率晶体管及其制备方法,属于电子材料与器件技术领域。
背景技术
氮化镓材料具有宽禁带、高饱和电子漂移速率、高击穿电场、良好化学稳定性等优异性能,在微电子材料与器件应用方面可广泛用作高温、高频和大功率器件,如高电子迁移率晶体管、异质结双极晶体管等。然而,氮化镓基高电子迁移率晶体管在运行过程中,随着功率密度的增加,芯片有源区的热积累效应迅速增加,极大影响其最大输出功率,降低了系统性能和可靠性。因而,散热问题成为严重限制氮化镓功率器件发展和应用的关键技术问题之一。
目前常用的氮化镓器件衬底材料包括碳化硅、氮化铝、氮化硅和其它金属氧化物等材料(中国专利202011537789.6、201610178227.4、ACS Applied Materials & Interfaces Vol 9,2017, 34416~34422),但是这些衬底材料的热导率较低(40~400 W·m-1·K-1),仍然限制了氮化镓器件在高频高功率器件领域的应用。金刚石是目前导热率最高的材料(可达2000 W·m-1·K-1),通过与氮化镓结合,可以有效散去沟道附近产生的热,降低氮化镓有源区温度,提高氮化镓基功率器件的热管理能力。在氮化镓器件上外延生长金刚石是目前实现金刚石衬底与氮化镓外延材料结合的三种方式之一(中国专利201611169999.8、表面技术49(2020)111~123)。然而,该方法虽然可以得到良好的界面结合强度,但是在氮化镓外延层生长金刚石过程中高温等离子体会破坏氮化镓晶片,同时引入的介质层薄膜作为保护层会造成额外的界面热阻和高的热应力等技术问题,难以有效降低金刚石基氮化镓高电子迁移率晶体管的界面热阻,使得氮化镓与其他材料的有效集成在技术上仍是一个挑战。因此,开发一种有效的制备金刚石基氮化镓高电子迁移率晶体管的方法来降低界面热阻,对提升氮化镓基高功率器件的应用具有极为重要的意义。
发明内容
本发明旨在提供一种金刚石基氮化镓高电子迁移率晶体管及其制备方法,结合金刚石高导热性能优势,通过合理优化金刚石与氮化镓之间介质层薄膜的结构和组成,有效减少热失配以及因介质层带来的界面热阻,从而获得金刚石基氮化镓高电子迁移率晶体管。
本发明在保持氮化镓基高电子迁移率晶体管结构和性能的基础上,利用金刚石材料的高导热特性,通过设计优化金刚石与氮化镓之间介质层薄膜的结构和组成,从而实现低界面热阻金刚石基氮化镓高电子迁移率晶体管的制备。本发明虽然也是在氮化镓晶片上外延生长金刚石衬底,但与其他方法有明显区别:一方面,对氮化镓与金刚石之间的介质层保护薄膜进行了多孔或沟道等特殊结构设计,能够降低金刚石与氮化镓材料之间的物性差异,较好实现氮化镓晶片上后续金刚石多晶膜衬底的高质量可控外延生长;另一方面,在氮化镓基介质层薄膜中引入了金刚石的孔柱或沟槽结构,使氮化镓与金刚石衬底间形成了一定数量的金刚石高导热通道,极大减少了因介质层薄膜引入带来的界面热阻,有效解决了金刚石生长过程中氮化镓晶片被破坏和热应力高的问题,对于提高氮化镓基功率器件的使用性能和应用推广有重要意义。
本发明提供了一种金刚石基氮化镓高电子迁移率晶体管的制备方法,将氮化镓晶片正面和临时载体晶片正面进行键合,刻蚀氮化镓晶片背面,并在氮化镓刻蚀面上制备中间介质层薄膜;使用镀膜掩膜板刻蚀形成纳米深度的多孔或沟槽结构的介质层薄膜;在介质层薄膜表面沉积生长一层金刚石多晶膜,填满多孔或沟槽结构并覆盖介质膜;将金刚石多晶膜减薄抛光加工至平整表面并显露出带有金刚石孔柱或沟槽结构的介质层薄膜,在其表面外延生长金刚石多晶膜衬底;去除临时载体晶片,得到金刚石基氮化镓晶片,在其上制备高电子迁移率晶体管,从而得到金刚石基氮化镓高电子迁移率晶体管。
上述金刚石基氮化镓高电子迁移率晶体管的制备方法,具体包括以下步骤:
(1)将氮化镓晶片正面和临时载体晶片正面均匀涂覆键合材料进行键合,得到以临时载体晶片为衬底的氮化镓晶片;
(2)采用等离子体刻蚀氮化镓晶片背面并清洗烘干,在氮化镓刻蚀面上制备中间介质层薄膜;
(3)使用带有均匀孔径或沟槽结构分布的镀膜掩膜板紧贴介质层薄膜表面,通过离子束刻蚀形成纳米深度的多孔或沟槽结构的介质层薄膜;
(4)采用化学气相沉积方法在氮化镓晶片多孔或沟槽结构介质层薄膜表面生长一层金刚石多晶薄膜,将多孔或沟槽结构填满并覆盖介质膜;
(5)将金刚石多晶膜激光或离子减薄、精密抛光加工至平整表面并显露出带有金刚石孔或沟槽结构的介质层薄膜;
(6)采用化学气相沉积方法在有金刚石孔或沟槽结构的介质层薄膜表面外延生长金刚石多晶膜衬底;
(7)去除键合材料将临时载体晶片与氮化镓晶片分离,得到金刚石基氮化镓晶片;
(8)在金刚石基氮化镓晶片上制备高电子迁移率晶体管,从而得到了金刚石基氮化镓高电子迁移率晶体管。
上述制备方法中,所述步骤(1)中,氮化镓晶包括为自支撑氮化镓晶片或碳化硅基氮化镓厚膜晶片,临时载体晶片包括硅晶片或玻璃基片,键合温度为100~400 ℃;
上述制备方法中,所述步骤(2)中,中间介质层薄膜是氮化硅、氮化铝、氧化硅或碳化硅,介质层薄膜制备方法包括电子束蒸发、等离子体增强化学气相沉积、激光熔融蒸发或磁控溅射等技术,薄膜生长厚度为50~200 nm;
上述制备方法中,所述步骤(3)中,镀膜掩膜板厚度为0.01~0.06 mm,表面孔径尺寸或沟槽宽度为2~10 mm,孔距或沟槽间隔为5~20 mm,离子束刻蚀深度60~200 nm;
上述制备方法中,所述步骤(4)中,甲烷与氢气流量比为1:500~1:50,生长温度为700~1000 ℃;微波功率为1~10 kW,沉积时间0.5~3 h;
上述制备方法中,所述步骤(5)中,金刚石多晶膜减薄抛光加工后显露出的介质层薄膜表面粗糙度达到5~50 nm;
上述制备方法中,所述步骤(6)中,甲烷与氢气流量比为1:500~1:50,生长温度为700~1000 ℃;微波功率为1~10 kW,沉积时间8~20 h。
本发明的有益效果如下:
(1)本发明利用金刚石材料高导热性能,在氮化镓基介质层薄膜中引入金刚石孔柱或沟槽结构,形成了金刚石导热通道,有效减少了因介质层引入带来的界面热阻,有利于提高氮化镓基功率器件使用性能。
(2)本发明通过合理优化金刚石与氮化镓之间介质层薄膜的结构和组成,降低了金刚石与氮化镓材料之间的物性差异,有助于后续金刚石多晶膜衬底的高质量外延生长,从而实现金刚石基氮化镓高电子迁移率晶体管的制备。
(3)本发明在氮化镓晶片上外延生长金刚石,同时引入中间介质层保护薄膜,能够较好实现氮化镓上金刚石的可控外延生长,并且有效解决了金刚石生长过程中氮化镓晶片被破坏和热应力高的问题,对于提升氮化镓基功率器件性能有着重要意义。
附图说明
图1为氮化镓晶片和临时载体晶片键合示意图;
图2为临时载体晶片支撑的氮化镓表面沉积中间介质层薄膜示意图;
图3为临时载体晶片支撑的氮化镓介质层表面多孔或沟槽结构镀膜掩膜板贴合示意图;
图4为临时载体晶片支撑的氮化镓表面刻蚀后的多孔或沟槽结构介质层薄膜示意图;
图5为多孔或沟槽结构介质层薄膜表面沉积金刚石多晶薄膜示意图;
图6为多孔或沟槽结构介质层薄膜表面金刚石多晶薄膜减薄抛光后示意图;
图7为减薄抛光后多孔或沟槽结构介质层薄膜表面外延生长金刚石多晶膜衬底示意图;
图8为临时载体晶片和键合材料去除示意图;
图9为金刚石基氮化镓晶片上制备高电子迁移率晶体管示意图。
图中:1、氮化镓晶片;2、键合材料;3、临时载体晶片;4、介质层薄膜;5、镀膜掩膜板;6、多孔或沟槽结构的介质层薄膜;7、金刚石多晶薄膜;8、有金刚石孔或沟槽结构的介质层薄膜;9、金刚石多晶膜衬底;10、高电子迁移率晶体管结构。
具体实施方式
本发明基于金刚石基氮化镓高电子迁移率晶体管及其制备方法,具体包括以下步骤:
(1)将氮化镓晶片1正面和临时载体晶片3正面涂覆键合材料2进行键合。所述步骤(1)中,氮化镓晶片1为自支撑氮化镓晶片或碳化硅基氮化镓厚膜晶片,临时载体晶片3为硅晶片或玻璃基片,键合温度为100~400 ℃。
(2)采用等离子体刻蚀氮化镓晶片1背面并清洗烘干,在氮化镓晶片1刻蚀面上制备中间介质层薄膜4。所述步骤(2)中,中间介质层薄膜4是氮化硅、氮化铝、氧化硅或碳化硅,介质层薄膜4的制备方法包括电子束蒸发、等离子体增强化学气相沉积、激光熔融蒸发或磁控溅射等技术,薄膜生长厚度为50~200 nm。
(3)使用带有均匀孔径或沟槽结构分布的镀膜掩膜板5紧贴介质层薄膜4表面,通过离子束刻蚀形成纳米深度的多孔或沟槽结构的介质层薄膜6。所述步骤(3)中,镀膜掩膜板5厚度为0.01~0.06 mm,表面孔径尺寸或沟槽宽度为2~20 mm,孔距或沟槽间隔为5~10mm,离子束刻蚀深度60~200 nm。
(4)采用化学气相沉积方法在氮化镓晶片1多孔或沟槽结构介质层薄膜6表面生长一层金刚石多晶薄膜7,将多孔或沟槽结构填满并覆盖介质膜。所述步骤(4)中,甲烷与氢气流量比为1:500~1:50,生长温度为700~1000 ℃;微波功率为1~10 kW,沉积时间0.5~3 h。
(5)将金刚石多晶薄膜7激光或离子减薄、精密抛光加工至平整表面并显露出带有金刚石孔或沟槽结构的介质层薄膜8。所述步骤(5)中,金刚石多晶薄膜7减薄抛光加工后显露出的介质层薄膜表面粗糙度达到5~50 nm。
(6)采用化学气相沉积方法在有金刚石孔或沟槽结构的介质层薄膜8表面外延生长金刚石多晶膜衬底9。所述步骤(6)中,甲烷与氢气流量比为1:500~1:50,生长温度为700~1000 ℃;微波功率为1~10 kW,沉积时间8~20 h。
(7)去除键合材料2将临时载体晶片3与氮化镓晶片1分离,得到金刚石基氮化镓晶片;
(8)在金刚石基氮化镓晶片上制备高电子迁移率晶体管10,从而得到了金刚石基氮化镓高电子迁移率晶体管。
下面通过实施例来进一步说明本发明,但不局限于以下实施例。
实施例1:
本实施例提供了一种金刚石基氮化镓高电子迁移率晶体管及其制备方法,其操作步骤如下:
(1)将镓面或氮面抛光的氮化镓晶片和临时载体硅晶片用稀释的盐酸溶液和去离子水先后清洗后,冷风吹干备用;采用匀胶机在氮化镓晶片和临时载体晶片正面均匀涂覆适量的键合材料,热板120 ℃烘烤后自然冷却,将晶片有键合材料面完全正对重叠在一起,放入键合机进行键合,键合温度为240 ℃,键合时间为1.5 h,如图1所示。
(2)键合完成后,采用反应等离子体刻蚀氮化镓晶片背面,用稀释的盐酸溶液和去离子水先后快速清洗后,冷风吹干,得到以临时载体晶片为衬底的氮化镓晶片。
(3)采用射频磁控溅射技术在有临时载体晶片支撑的氮化镓刻蚀面上制备一层氮化硅介质薄膜,薄膜厚度为~100 nm,如图2所示。
(4)将带有均匀孔径或沟槽结构分布的镀膜掩膜板正对介质层薄膜表面紧贴固定,掩膜板厚度为0.02 mm,放入离子束刻蚀机内进行刻蚀,刻蚀深度为~90 nm,在介质膜表面形成纳米深度的多孔或沟槽结构,孔径尺寸或沟槽宽度为10 mm,孔距或沟槽间隔为10mm,如图3和图4所示。
(5)采用微波等离子体化学气相沉积方法在氮化镓介质层多孔或沟槽结构薄膜衬底上生长一层金刚石多晶膜,将多孔或沟槽结构填满并覆盖介质膜,甲烷与氢气流量比为1:200,生长温度为~800 ℃,微波功率为6 kW,金刚石膜生长厚度为~110 nm,如图5所示。
(6)采用激光减薄机将上述介质膜表面的金刚石多晶膜减薄一次,然后经过精密抛光加工至平整表面并显露出介质层薄膜,此时薄膜表面Ra粗糙度达到~10 nm,如图6所示。
(7)采用微波等离子体化学气相沉积方法在有金刚石孔或沟槽结构的介质层薄膜表面外延生长金刚石多晶膜衬底,甲烷与氢气流量比为1:200,生长温度为~800 ℃;微波功率为6 kW,沉积时间~15 h,金刚石膜生长厚度为~120 µm,如图7所示。
(8)将上述沉积金刚石多晶膜衬底的氮化镓晶片放入键合材料去除液中浸泡去除键合材料,直至临时载体晶片与氮化镓晶片自动分离,此时得到金刚石基氮化镓晶片,如图8所示。
(9)在上述金刚石基氮化镓晶片上制备高电子迁移率晶体管,从而制备了金刚石基氮化镓高电子迁移率晶体管,如图9所示。
实施例2:
本实施例提供了一种金刚石基氮化镓高电子迁移率晶体管及其制备方法,其操作步骤如下:
(1)将镓面或氮面抛光的氮化镓晶片和临时载体硅晶片用稀释的盐酸溶液和去离子水先后清洗后,冷风吹干备用;采用匀胶机在氮化镓晶片和临时载体晶片正面均匀涂覆适量的键合材料,热板120 ℃烘烤后自然冷却,将晶片有键合材料面完全正对重叠在一起,放入键合机进行键合,键合温度为200 ℃,键合时间为2 h,如图1所示。
(2)键合完成后,采用反应等离子体刻蚀氮化镓晶片背面,用稀释的盐酸溶液和去离子水先后快速清洗后,冷风吹干,得到以临时载体晶片为衬底的氮化镓晶片。
(3)采用射频磁控溅射技术在有临时载体晶片支撑的氮化镓刻蚀面上制备一层氮化铝介质薄膜,薄膜厚度为~90 nm,如图2所示。
(4)将带有均匀孔径或沟槽结构分布的镀膜掩膜板正对介质层薄膜表面紧贴固定,掩膜板厚度为0.02 mm,放入离子束刻蚀机内进行刻蚀,刻蚀深度为~80 nm,在介质膜表面形成纳米深度的多孔或沟槽结构,孔径尺寸或沟槽宽度为5 mm,孔距或沟槽间隔为10mm,如图3和图4所示。
(5)采用微波等离子体化学气相沉积方法在氮化镓介质层多孔或沟槽结构薄膜衬底上生长一层金刚石多晶膜,将多孔或沟槽结构填满并覆盖介质膜,甲烷与氢气流量比为1:200,生长温度为~850 ℃,微波功率为5 kW,金刚石膜生长厚度为~100 nm,如图5所示。
(6)采用激光减薄机将上述介质膜表面的金刚石多晶膜减薄一次,然后经过精密抛光加工至平整表面并显露出介质层薄膜,此时薄膜表面Ra粗糙度达到~5 nm,如图6所示。
(7)采用微波等离子体化学气相沉积方法在有金刚石孔或沟槽结构的介质层薄膜表面外延生长金刚石多晶膜衬底,甲烷与氢气流量比为1:200,生长温度为~850 ℃;微波功率为5 kW,沉积时间12 h,金刚石膜生长厚度为~90 µm,如图7所示。
(8)将上述沉积金刚石多晶膜衬底的氮化镓晶片放入键合材料去除液中浸泡去除键合材料,直至临时载体晶片与氮化镓晶片自动分离,此时得到金刚石基氮化镓晶片,如图8所示。
(9)在上述金刚石基氮化镓晶片上制备高电子迁移率晶体管,从而制备了金刚石基氮化镓高电子迁移率晶体管,如图9所示。
实施例3:
本实施例提供了一种低界面热阻金刚石基氮化镓高电子迁移率晶体管及其制备方法,其操作步骤如下:
(1)将镓面或氮面抛光的氮化镓晶片和临时载体硅晶片用稀释的盐酸溶液和去离子水先后清洗后,冷风吹干备用;采用匀胶机在氮化镓晶片和临时载体晶片正面均匀涂覆适量的键合材料,热板120 ℃烘烤后自然冷却,将晶片有键合材料面完全正对重叠在一起,放入键合机进行键合,键合温度为300 ℃,键合时间为1 h,如图1所示。
(2)键合完成后,采用反应等离子体刻蚀氮化镓晶片背面,用稀释的盐酸溶液和去离子水先后快速清洗后,冷风吹干,得到以临时载体晶片为衬底的氮化镓晶片。
(3)采用射频磁控溅射技术在有临时载体晶片支撑的氮化镓刻蚀面上制备一层氮化硅介质薄膜,薄膜厚度为~150 nm,如图2所示。
(4)将带有均匀孔径或沟槽结构分布的镀膜掩膜板正对介质层薄膜表面紧贴固定,掩膜板厚度为0.02 mm,放入离子束刻蚀机内进行刻蚀,刻蚀深度为~140 nm,在介质膜表面形成纳米深度的多孔或沟槽结构,孔径尺寸或沟槽宽度为5 mm,孔距或沟槽间隔为5mm,如图3和图4所示。
(5)采用微波等离子体化学气相沉积方法在氮化镓介质层多孔或沟槽结构薄膜衬底上生长一层金刚石多晶膜,将多6 kW,金刚石膜生长厚度为~160 nm,如图5所示。
(6)采用激光减薄机将上述介质膜表面的金刚石多晶膜减薄一次,然后经过精密抛光加工至平整表面并显露出介质层薄膜,此时薄膜表面Ra粗糙度达到~5 nm,如图6所示。
(7)采用微波等离子体化学气相沉积方法在有金刚石孔或沟槽结构的介质层薄膜表面外延生长金刚石多晶膜衬底,甲烷与氢气流量比为1:200,生长温度为~900 ℃;微波功率为6 kW,沉积时间10 h,金刚石膜生长厚度为~100 µm,如图7所示。
(8)将上述沉积金刚石多晶膜衬底的氮化镓晶片放入键合材料去除液中浸泡去除键合材料,直至临时载体晶片与氮化镓晶片自动分离,此时得到金刚石基氮化镓晶片,如图8所示。
(9)在上述金刚石基氮化镓晶片上制备高电子迁移率晶体管,从而制备了低界面热阻的金刚石基氮化镓高电子迁移率晶体管,如图9所示。

Claims (8)

1.一种金刚石基氮化镓高电子迁移率晶体管的制备方法,其特征在于包括下列步骤:将氮化镓晶片正面和临时载体晶片进行键合;采用等离子体刻蚀氮化镓背面,并在氮化镓刻蚀面上制备中间介质层薄膜;使用镀膜掩膜板通过刻蚀介质层薄膜形成纳米深度的多孔或沟槽结构表面;在有多孔或沟槽结构介质层薄膜表面沉积生长一层金刚石多晶膜,填满多孔或沟槽结构并覆盖介质层薄膜;将金刚石多晶膜减薄抛光加工至平整表面并显露出带有金刚石孔柱或沟槽结构的介质层薄膜,在其表面外延生长金刚石多晶膜衬底;去除临时载体晶片得到金刚石基氮化镓晶片,并在金刚石基氮化镓晶片上制备高电子迁移率晶体管,从而获得金刚石基氮化镓高电子迁移率晶体管。
2.根据权利要求1所述的金刚石基氮化镓高电子迁移率晶体管的制备方法,其特征在于包括以下步骤:
(1)将氮化镓晶片正面和临时载体晶片正面均匀涂覆键合材料进行键合,得到以临时载体晶片为衬底的氮化镓晶片;
(2)采用等离子体刻蚀氮化镓晶片背面并清洗烘干,在氮化镓刻蚀面上制备中间介质层薄膜;
(3)使用镀膜掩膜板通过离子束刻蚀介质层薄膜表面形成纳米深度的多孔或沟槽结构的介质膜;
(4)采用化学气相沉积方法在氮化镓晶片多孔或沟槽结构介质层薄膜表面生长一层金刚石多晶薄膜,将多孔或沟槽结构填满并覆盖介质膜;
(5)将金刚石多晶膜激光或离子减薄、精密抛光加工至平整表面并显露出带有金刚石孔或沟槽结构的介质层薄膜;
(6)采用化学气相沉积方法在有金刚石孔或沟槽结构的介质层薄膜表面外延生长金刚石多晶膜衬底;
(7)去除键合材料将临时载体晶片与氮化镓晶片分离,得到金刚石基氮化镓晶片;
(8)在金刚石基氮化镓晶片上制备高电子迁移率晶体管,从而得到了金刚石基氮化镓高电子迁移率晶体管。
3.根据权利要求2所述的金刚石基氮化镓高电子迁移率晶体管的制备方法,其特征在于:所述步骤(1)中,氮化镓晶片包括为自支撑氮化镓晶片或碳化硅基氮化镓厚膜晶片,临时载体晶片包括硅晶片或玻璃基片,键合温度为100~400 ℃。
4.根据权利要求2所述的金刚石基氮化镓高电子迁移率晶体管的制备方法,其特征在于:所述步骤(2)中,中间介质层薄膜是氮化硅、氮化铝、氧化硅或碳化硅,介质层薄膜制备方法包括电子束蒸发、等离子体增强化学气相沉积、激光熔融蒸发或磁控溅射等技术,薄膜生长厚度为50~200 nm。
5.根据权利要求2所述的金刚石基氮化镓高电子迁移率晶体管的制备方法,其特征在于:所述步骤(3)中,镀膜掩膜板厚度为0.01~0.06 mm,表面孔径尺寸或沟槽宽度为2~10mm,孔距或沟槽间隔为5~20 mm,离子束刻蚀深度60~200 nm。
6.根据权利要求2所述的金刚石基氮化镓高电子迁移率晶体管的制备方法,其特征在于:所述步骤(4)中,甲烷与氢气流量比为1:500~1:50,生长温度为700~1000 ℃;微波功率为1~10 kW,沉积时间0.5~3 h。
7.根据权利要求2所述的金刚石基氮化镓高电子迁移率晶体管的制备方法,其特征在于:所述步骤(5)中,金刚石多晶膜减薄抛光加工后显露出的介质层薄膜表面粗糙度达到5~50 nm。
8.根据权利要求2所述的金刚石基氮化镓高电子迁移率晶体管的制备方法,其特征在于:所述步骤(6)中,甲烷与氢气流量比为1:500~1:50,生长温度为700~1000 ℃;微波功率为1~10 kW,沉积时间8~20 h。
CN202110811292.7A 2021-07-19 2021-07-19 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法 Active CN113571416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110811292.7A CN113571416B (zh) 2021-07-19 2021-07-19 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110811292.7A CN113571416B (zh) 2021-07-19 2021-07-19 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN113571416A CN113571416A (zh) 2021-10-29
CN113571416B true CN113571416B (zh) 2024-01-19

Family

ID=78165344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110811292.7A Active CN113571416B (zh) 2021-07-19 2021-07-19 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113571416B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011157268A (ja) * 2011-03-09 2011-08-18 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド薄膜及びその製造方法
CN104651928A (zh) * 2015-01-17 2015-05-27 王宏兴 金刚石同质外延横向生长方法
CN105506576A (zh) * 2016-02-02 2016-04-20 太原理工大学 一种高品质自支撑金刚石厚膜的制备方法
CN105655251A (zh) * 2016-03-11 2016-06-08 成都海威华芯科技有限公司 一种GaN HEMT器件制作方法
CN110863243A (zh) * 2019-11-27 2020-03-06 南京邮电大学 采用纳米结构制备高质量金刚石单晶的二次外延方法
CN112992678A (zh) * 2021-02-05 2021-06-18 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504988B (zh) * 2016-11-30 2019-09-10 陕西科技大学 一种金刚石热沉衬底GaN HEMTs制备方法
CN106783998A (zh) * 2016-12-16 2017-05-31 中国电子科技集团公司第五十五研究所 一种基于金刚石衬底的氮化镓高电子迁移率晶体管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011157268A (ja) * 2011-03-09 2011-08-18 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド薄膜及びその製造方法
CN104651928A (zh) * 2015-01-17 2015-05-27 王宏兴 金刚石同质外延横向生长方法
CN105506576A (zh) * 2016-02-02 2016-04-20 太原理工大学 一种高品质自支撑金刚石厚膜的制备方法
CN105655251A (zh) * 2016-03-11 2016-06-08 成都海威华芯科技有限公司 一种GaN HEMT器件制作方法
CN110863243A (zh) * 2019-11-27 2020-03-06 南京邮电大学 采用纳米结构制备高质量金刚石单晶的二次外延方法
CN112992678A (zh) * 2021-02-05 2021-06-18 中国电子科技集团公司第十三研究所 基于金刚石衬底的GaN场效应晶体管的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高氮掺杂对类金刚石薄膜的结构和摩擦磨损性能的影响;张志龙等;《热加工工艺》;第50卷(第20期);第91-95页 *

Also Published As

Publication number Publication date
CN113571416A (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
CN110223918B (zh) 一种孔径式复合衬底氮化镓器件及其制备方法
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
CN110690105B (zh) 基于六方氮化硼和氮化铝在金刚石衬底上生长氮化镓的方法
CN106981423B (zh) 基于Si衬底外延SiC基GaN HEMT的工艺方法
CN109637965B (zh) 一种采用双金刚石层实现GaN原始衬底转移的方法及应用
CN113571410B (zh) 一种低界面热阻金刚石基氮化镓晶片材料的制备方法
CN113889411B (zh) 一种带金刚石微柱阵列的金刚石基GaN材料制备方法
CN110211880B (zh) 金刚石基氮化镓hemt结构制造方法
CN111540710B (zh) 一种高导热氮化镓高功率hemt器件的制备方法
CN112614880A (zh) 一种金刚石复合衬底氮化镓器件的制备方法及其器件
CN117080183A (zh) 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用
CN113571416B (zh) 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法
CN116856051A (zh) 降低外延层破碎几率的金刚石基氮化镓晶圆的制备方法
CN114497038B (zh) 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法
WO2023284170A1 (zh) 一种制作GaN芯片的方法及GaN芯片
CN111226314B (zh) 多层复合基板结构及其制备方法
CN114496934B (zh) GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法
CN113594110B (zh) 一种半导体器件及其制备方法
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
GB2560446A (en) Semiconductor device and method for manufacturing semiconductor device
CN117855166A (zh) 电卡制冷增强散热的氧化镓器件及制备方法
CN116598386A (zh) 基于蓝宝石衬底的金刚石基GaN异质结晶圆制备方法
CN117894770A (zh) 一种电卡制冷增强散热的氮化镓器件及制备方法
CN116356426A (zh) 一种异质集成图形化氧化镓及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant