CN114497038B - 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法 - Google Patents
一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法 Download PDFInfo
- Publication number
- CN114497038B CN114497038B CN202210086830.5A CN202210086830A CN114497038B CN 114497038 B CN114497038 B CN 114497038B CN 202210086830 A CN202210086830 A CN 202210086830A CN 114497038 B CN114497038 B CN 114497038B
- Authority
- CN
- China
- Prior art keywords
- product
- layer
- photoresist
- dielectric layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 133
- 239000010432 diamond Substances 0.000 title claims abstract description 133
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 238000002360 preparation method Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 99
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 65
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000003292 glue Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 44
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 33
- 239000012498 ultrapure water Substances 0.000 claims description 33
- 229910052757 nitrogen Inorganic materials 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 29
- 238000001259 photo etching Methods 0.000 claims description 27
- 239000000243 solution Substances 0.000 claims description 27
- 238000000861 blow drying Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- 238000011010 flushing procedure Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 19
- 239000000853 adhesive Substances 0.000 claims description 17
- 230000001070 adhesive effect Effects 0.000 claims description 17
- 238000005566 electron beam evaporation Methods 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 16
- 238000003892 spreading Methods 0.000 claims description 15
- 230000007480 spreading Effects 0.000 claims description 15
- 238000001704 evaporation Methods 0.000 claims description 14
- 238000004528 spin coating Methods 0.000 claims description 14
- 238000001883 metal evaporation Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000010790 dilution Methods 0.000 claims description 5
- 239000012895 dilution Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 239000007800 oxidant agent Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000007664 blowing Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract 1
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000000259 microwave plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法，包括：金刚石衬底层、GaN缓冲层、AlGaN势垒层、介质层、p型金刚石层和栅介质层；AlGaN势垒层上设置有第一源电极和第一漏电极以及第一栅电极；栅介质层位于p型金刚石层上；p型金刚石层上设置有第二源电极和第二漏电极，栅介质层上还设置有第二栅电极。本发明通过金刚石衬底上集成了GaN HEMT器件，并在金刚石衬底上生长p型金刚石层，制作了基于p型金刚石的MOSFET器件，从而实现了两种器件结构的异质集成。实现了器件结温的有效降低，减小了集成器件的体积，提高了器件的集成度的同时进一步提高了GaN HEMTs在微波大功率场景下的散热能力。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法。
背景技术
近年来，由于第三代半导体材料GaN具有宽禁带宽度、高击穿电场以及高电子饱和速度等优点，使其在军事、航空航天、通讯等高频大功率领域有其独特优势。但是超高的半导体器件集成度和基于GaN的器件在高频领域的应用，伴随的高产热现象也不容忽视，器件的自热效应积累不仅会使器件饱和电流、跨导等基本性能下降，更严重时可能会使器件失效。
GaN自身的热导率只有130W/(m·K)(瓦/米·开尔文)，目前的GaN HEMTs常用的衬底主要包括SiC(碳化硅)衬底、Si(硅)衬底以及蓝宝石衬底等。其中，即便是使用较高热导率的SiC衬底，其散热性能也远不能满足GaN效应管在微波大功率领域的应用。此外，目前逻辑电路中硅基MOSFET器件最高工作温度为125℃，超过此工作温度的硅基器件的电学性能将大幅度退化甚至完全失效，而应用于高频大功率领域的器件工作温度远高于125℃。因此，需要采用新的材料体系和器件结构来解决GaN器件目前面临的热问题以及器件及电路在高温下的应用问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例的第一方面提供一种GaN HEMT器件与p型金刚石MOSFET的集成器件，包括：金刚石衬底层、GaN缓冲层、AlGaN势垒层、介质层、p型金刚石层和栅介质层；
所述金刚石衬底层上一侧设置有所述GaN缓冲层，另一侧设置有所述p型金刚石层；所述GaN缓冲层和所述p型金刚石层连接；
所述AlGaN势垒层位于所述GaN缓冲层上；
所述介质层位于所述AlGaN势垒层上；
所述AlGaN势垒层上设置有第一源电极和第一漏电极，所述介质层上还设置有第一栅电极；
所述第一源电极和所述第一漏电极位于所述介质层的两侧，所述第一栅电极延伸至所述介质层的上方；
所述栅介质层位于所述p型金刚石层上；
所述p型金刚石层上设置有第二源电极和第二漏电极，所述栅介质层上还设置有第二栅电极；
所述第二源电极和所述第二漏电极位于所述栅介质层的两侧。
在本发明的一个实施例中，所述介质层的材料为SiN；所述栅介质层的材料为Al2O3；所述第二源电极和所述第二漏电极的材料为Au；所述第二栅电极的材料为Al；所述第一源电极和所述第一漏电极均为Ti、Al、Ni和Au自下而上层叠的堆栈结构；所述第一栅电极为由Ni和Au自下而上层叠的堆栈结构。
本发明实施例的第二方面提供一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法，包括：
步骤一、在由下至上由金刚石衬底层、GaN缓冲层和AlGaN势垒层构成的外延产品的所述AlGaN势垒层上生长介质层；
步骤二、自上而下对所述介质层、所述AlGaN势垒层、所述GaN缓冲层的一侧刻蚀至所述金刚石衬底；
步骤三、在所述介质层上制备HEMT器件的第一源电极和第一漏电极；
步骤四、在所述金刚石衬底表面制备一层p型金刚石层；
步骤五、在所述金刚石衬底层上的p型金刚石层上制作MOSFET器件的第二源电极和第二漏电极；
步骤六、在所述p型金刚石层上的第二源电极和第二漏电极之间的区域制备栅介质层；
步骤七、在所述介质层上制备HEMT器件的第一栅电极；
步骤八、在所述栅介质层上制备MOSFET器件的第二栅电极，制备得到如权利要求1或2所述的集成器件。
在本发明的一个实施例中，所述介质层的材料为SiN；所述栅介质层的材料为Al2O3；所述第二源电极和所述第二漏电极的材料为Au；所述第二栅电极的材料为Al；所述第一源电极和所述第一漏电极均为Ti、Al、Ni和Au自下而上层叠的堆栈结构；所述第一栅电极为由Ni和Au自下而上层叠的堆栈结构。
在本发明的一个实施例中，所述步骤三的具体步骤包括：
将步骤二制备的产品放在热板上烘烤；
对源、漏电极区域进行光刻胶的涂胶和甩胶，并放在热板上烘烤；
将产品放入光刻机中对源、漏电极区域内的光刻胶进行曝光；
将完成曝光后的产品放入显影液中以移除源、漏电极区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
利用刻蚀工艺移除源、漏电极槽区域内的介质层；
将产品放入电子束蒸发台中，在产品表面上蒸发欧姆金属，该欧姆金属是自下而上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构，形成所述第一源电极和所述第一漏电极；
对完成欧姆金属蒸发的产品进行剥离，以移除源电极区域和漏电极区域外的欧姆金属、光刻胶和剥离胶；
最后，用超纯水冲洗产品并用氮气吹干；
将完成欧姆金属蒸发和剥离的产品放入快速热退火炉中进行退火处理，以使源电极和漏电极区域内的欧姆金属下沉至GaN缓冲层，从而形成欧姆金属与异质结沟道之间的欧姆接触。
在本发明的一个实施例中，步骤四的具体步骤包括：
使用0.3％的CH4提供C源，并用H2稀释，向气相中添加B3来，同时用H2稀释B3，使得B:C＝1000ppm，在所述步骤三制备的产品表面生长一层p型金刚石层；其中，气压为25torr，气体总流量为400sccm，微波功率750W，基底温度750-800℃，沉积速率0.13-0.2μm/h；
放在热板上烘烤5min；
在所生长p型金刚石层上进行光刻胶的涂胶和甩胶，并将产品放在热板上烘烤；
将完成涂胶和甩胶的产品放入光刻机中，对金刚石衬底之外的p型金刚石区域的光刻胶进行曝光；
将完成曝光的产品放入显影液中，以移除金刚石衬底之外的p型金刚石区域的光刻胶，对其进行超纯水冲洗和氮气吹干；
利用ICP刻蚀工艺移除金刚石衬底之外的p型金刚石层。
在本发明的一个实施例中，所述步骤五的具体步骤包括：
将步骤四制备的产品放在热板上烘烤；
进行剥离胶的涂胶和甩胶，并放在热板上烘烤；
在剥离胶上进行光刻胶的涂胶和甩胶，并放在热板上烘烤；
将完成涂胶和甩胶的产品放入光刻机中对所述金刚石衬底层上的p型金刚石层表面源电极区域和漏电极区域内的光刻胶进行曝光；
将完成曝光的产品放入显影液中移除p型金刚石层表面的源电极区域和漏电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
将有源电极区域和漏电极区域光刻图形的产品放入等离子体去胶机中进行底膜处理；
将产品放入电子束蒸发台中，在产品表面上蒸发Au金属；
对完成金属蒸发的样品进行剥离，以移除p型金刚石层表面源电极区域和漏电极区域外的金属、光刻胶和剥离胶，得到所述第二源电极和所述第二漏电极；
最后，用超纯水冲洗产品并用氮气吹干。
在本发明的一个实施例中，所述步骤六的具体步骤，包括：
使用ALD工艺，使用H2O作为氧化剂，三甲基铝作为铝源，在生长的过程中以脉冲的方式交替通入H2O和三甲基铝，生长一层栅介质层；
放在热板上烘烤5min；
在栅介质层上进行光刻胶的涂胶和甩胶，并将产品放在热板上烘烤；
将完成涂胶和甩胶的产品放入光刻机中对MOSFET有源区之外区域内的光刻胶进行曝光；
将完成曝光的产品放入显影液中移除MOSFET有源区之外区域的光刻胶，对其进行超纯水冲洗和氮气吹干；
利用ICP刻蚀工艺移除MOSFET有源区之外区域的栅介质层。
在本发明的一个实施例中，所述步骤七的具体步骤包括：
将步骤六制备的产品放在热板上烘烤；
进行光刻胶的涂胶和甩胶，并放在热板上烘烤；
将产品放入光刻机中对所述第一源电极和所述第一漏电极之间的栅槽区域内的光刻胶进行曝光；
将完成曝光后的产品放入显影液中以移除栅槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
利用刻蚀工艺移除栅槽区域内的介质层；
将产品放入电子束蒸发台中，在产品表面上蒸发栅金属，该栅金属是自下而上依次由Ni和Au两层金属组成的金属堆栈结构，形成第一栅电极；
对完成栅金属蒸发的产品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶；
用超纯水冲洗产品并用氮气吹干。
在本发明的一个实施例中，所述步骤八的具体步骤包括：
将步骤七制备的产品放在热板上烘烤；
在栅介质层上进行剥离胶的涂胶和甩胶，并放在热板上烘烤；
在剥离胶上进行光刻胶的涂胶和甩胶，并放在热板上烘烤；
将完成涂胶和甩胶的产品放入光刻机中对栅电极区域内的光刻胶进行曝光；
将完成曝光的产品放入显影液中，移除栅电极区域内的光刻胶和剥离胶，对其进行超纯水冲洗和氮气吹干；
将有栅电极光刻图形的产品放入等离子去胶机中进行底膜处理；
放入电子束蒸发台中，在产品表面上蒸发栅金属；
对完成栅金属蒸发的产品进行剥离，以移除栅电极区域外的金属、光刻胶和剥离胶，得到第二栅电极；
最后，对其进行超纯水冲洗和氮气吹干，制备得到如权利要求1或2所述的集成器件。
本发明的有益效果：
1、为了进一步提升GaN HEMT器件的散热效果，提升其在高温下的应用，本发明在金刚石衬底上制作了GaN HEMT器件，利用金刚石材料的高热导率，实现了GaN HEMT器件结温的有效降低。
2、通过对金刚石衬底图形化并同质外延生长了p型金刚石层，制作了基于p型金刚石的MOSFET器件，从而实现了GaN电子导电器件与金刚石空穴导电器件的异质集成，可有效使用在高温逻辑电路应用领域，解决了现有基于Si器件的逻辑电路仅可在温度不高于125℃下的应用问题。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1为本发明实施例提供的一种GaN HEMT器件与p型金刚石MOSFET的集成器件的结构示意图：
图2a-图2g为本发明实施例提供的一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法的制备工艺图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，本发明实施例的第一方面提供一种GaN HEMT器件与p型金刚石MOSFET的集成器件，包括：金刚石衬底层10、GaN缓冲层20、AlGaN势垒层30、介质层40、p型金刚石层50和栅介质层60。
金刚石衬底层10上一侧设置有GaN缓冲层20，另一侧设置有p型金刚石层50；GaN缓冲层20和p型金刚石层50连接。AlGaN势垒层30位于GaN缓冲层20上。介质层40位于AlGaN势垒层30上。AlGaN势垒层30上设置有第一源电极71和第一漏电极72以及第一栅电极73。第一源电极71和第一漏电极72位于介质层40的两侧，第一栅电极73延伸至介质层40的上方。栅介质层60位于p型金刚石层50上。p型金刚石层50上设置有第二源电极81和第二漏电极82，栅介质层60上还设置有第二栅电极83。第二源电极81和第二漏电极82位于栅介质层60的两侧。
进一步地，介质层40的材料为SiN；栅介质层60的材料为Al2O3；第二源电极81和第二漏电极82的材料为Au；第二栅电极83的材料为Al；第一源电极71和第一漏电极72均为Ti、Al、Ni和Au自下而上层叠的堆栈结构；第一栅电极73为由Ni和Au自下而上层叠的堆栈结构。
本实施例中，通过金刚石衬底上制作了GaN HEMT器件，利用金刚石材料的高热导率，实现了GaN HEMT器件结温的有效降低，进一步提升GaN HEMT器件的散热效果，提升其在高频大功率领域高温下的应用效果。并在金刚石衬底上生长p型金刚石层50，制作了基于p型金刚石的MOSFET器件，从而实现了GaN电子导电器件与金刚石空穴导电器件的异质集成，使得集成后的器件能够在大于125℃的温度下工作而不发生性能退化，从而器件能够在高频大功率领域进行应用。在同一个金刚石衬底上将两种器件集成，集成的器件充分利用了金刚石衬底和p型金刚石层50的散热能力，同时，减小了集成器件的体积，提高了器件的集成度的同时进一步提高了GaN HEMTs在微波大功率场景下的散热能力。
实施例二
本发明实施例的第二方面一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法，包括：
步骤一、在由下至上由金刚石衬底层10、GaN缓冲层20和AlGaN势垒层30构成的外延产品的AlGaN势垒层30上生长介质层40；
步骤二、自上而下对介质层40、AlGaN势垒层30、GaN缓冲层20的一侧刻蚀至金刚石衬底；
步骤三、在介质层40制备HEMT器件的第一源电极71和第一漏电极72；
步骤四、在金刚石衬底层10表面制备一层p型金刚石层50；
步骤五、在金刚石衬底层10上的p型金刚石层50表面制作MOSFET器件的第二源电极81和第二漏电极82；
步骤六、在p型金刚石层50上的第二源电极81和第二漏电极82之间的区域制备栅介质层60；
步骤七、在介质层40上制备HEMT器件的第一栅电极73；
步骤八、在栅介质层60上制备MOSFET器件的第二栅电极83，制备得到实施例一中的集成器件。
进一步地，介质层40的材料为SiN；栅介质层60的材料为Al2O3；第二源电极81和第二漏电极82的材料为Au；第二栅电极83的材料为Al；第一源电极71和第一漏电极72均为Ti、Al、Ni和Au自下而上层叠的堆栈结构；第一栅电极73为由Ni和Au自下而上层叠的堆栈结构。
本实施例中，在金刚石衬底上制作了GaN HEMT器件，利用金刚石材料的高热导率，实现了GaN HEMT器件结温的有效降低，进一步提升GaN HEMT器件的散热效果，提升其在高温下的应用效果。通过对金刚石衬底图形化并同质外延生长了p型金刚石层，制作了基于p型金刚石的MOSFET器件，从而实现了GaN电子导电器件与金刚石空穴导电器件的异质集成，可有效使用在高温逻辑电路应用领域，解决了逻辑电路在温度高于125℃下的应用问题。
实施例三
本发明实施例的第三方面提供一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法，包括：
一、利用MOCVD工艺在所述AlGaN/GaN外延产品上生长介质层40，介质层40的材料为SiN；
利用MOCVD工艺生长SiN介质层40：
步骤301、在AlGaN势垒层30上，利用MOCVD(Metal-Organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)工艺在所述AlGaN外延层上生长5～20nmSiN介质层，如图2a所示。
对产品进行表面清洗：
步骤302、将外延产品放入丙酮溶液中超声清洗3mim；
步骤303、放入温度为60℃的剥离液中水浴加热5min；
步骤304、依次放入丙酮溶液和乙醇溶液中超声清洗3min；
步骤305、用超纯水冲洗产品并用氮气吹干；
二、利用ICP工艺自上而下对SiN介质层40、AlGaN势垒层30和GaN缓冲层20进行图形化刻蚀：
在SiN介质层40上光刻一侧区域：
步骤306、将产品放在200℃的热板上烘烤5min；
步骤306、进行光刻胶的涂胶和甩胶，其甩胶转速为3500r/mim，并将产品放在90℃的热板上烘烤lmin；
步骤307、将产品放入光刻机中对一侧的图形化区域内的光刻胶进行曝光；
步骤308、将完成曝光后的产品放入显影液中以移除图形化区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
在SiN介质层40上刻蚀图形化区域:
步骤309、利用ICP工艺依次刻蚀图形化区域的SiN介质层40、AlGaN势垒层30和GaN势垒层20，以暴露出部分金刚石衬底；
步骤310、将产品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除刻蚀的图形化区域外的光刻胶；
步骤311、用超纯水冲洗产品并用氮气吹干，如图2b所示。
三、HEMT器件的源漏电极制备：
在SiN介质层40上刻蚀源漏电极区域：
步骤312、将步骤311制备的产品放在200℃的热板上烘烤5min；
步骤313、在SiN介质层40上进行光刻胶的涂胶和甩胶，并将产品放在200℃的热板上烘烤5min；
步骤314、将完成涂胶和甩胶的产品放入光刻机中对HEMT器件的源漏电极区域内的光刻胶进行曝光；
步骤315、将完成曝光的产品放入显影液中移除HEMT器件的源漏电极区域的光刻胶，对其进行超纯水冲洗和氮气吹干；
步骤316、利用ICP刻蚀工艺移除HEMT器件的源漏电极区域的SiN介质层40，刻蚀深度20nm；
制备源漏电极金属：
步骤317、将步骤316刻蚀出源电极槽区域和漏电极槽区域的产品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在产品表面上蒸发欧姆金属，该欧姆金属是自下而上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；
步骤318、对完成欧姆金属蒸发的产品进行剥离，以移除源电极区域和漏电极区域外的欧姆金属、光刻胶和剥离胶；
步骤319、用超纯水冲洗产品并用氮气吹干，形成第一源电极71和第一漏电极72，如图2c所示；
步骤320、将完成欧姆金属蒸发和剥离的产品放入快速热退火炉中进行退火处理，以使源电极区域和漏电极区域内的欧姆金属下沉至GaN缓冲层20，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为830℃，退火时间为30s。
四、在金刚石衬底10表面上，利用MPCVD工艺制备一层p型金刚石层50。
步骤321、使用MPCVD工艺，在产品表面生长一层厚度为500-1000nm的p型金刚石层。使用0.3％的CH4提供C源，并用H2稀释；通过向气相中添加BCH33来控制硼含量，同样用H2稀释BCH33，使得B:C达1000ppm，其他工艺参数为：气压25torr，气体总流量400sccm，微波功率750W，基底温度750-800℃，沉积速率0.13-0.2μm/h。
刻蚀去除金刚石衬底10之外的p型金刚石层：
步骤322、将步骤321制备的产品放在200℃的热板上烘烤5min；
步骤323、在样品表面上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将产品放在90℃的热板上烘烤lmin；
步骤324、将完成涂胶和甩胶的产品放入光刻机中，对金刚石衬底10之外的p型金刚石层区域的光刻胶进行曝光；
步骤325、将完成曝光的产品放入显影液中，以移除金刚石衬底10之外的p型金刚石层区域的光刻胶，对其进行超纯水冲洗和氮气吹干；
步骤326、利用ICP刻蚀工艺移除金刚石衬底10之外的p型金刚石层，刻蚀深度为步骤321所生长的p型金刚石层厚度，如图2d所示。
五：MOSFET器件的源漏电极制备：
在金刚石衬底层10上的p型金刚石层50区域，光刻源漏电极：
步骤327、将步骤326制备的产品放在200℃的热板上烘烤5min；
步骤328、进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将产品放在200℃的热板上烘烤5min；
步骤329、在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将产品放在90℃的热板上烘烤1min；
步骤330、将完成涂胶和甩胶的产品放入光刻机中对在金刚石衬底层10上的p型金刚石层50表面源电极区域和漏电极区域内的光刻胶进行曝光；
步骤331、将完成曝光的产品放入显影液中移除源电极区域和漏电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
在源漏电极区域制备金属Au：
步骤332、将有源电极区域和漏电极区域光刻图形的产品放入等离子体去胶机中进行底膜处理，其处理的时间为5min；
步骤333、将产品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在产品表面上蒸发Au金属；得到所述第二源电极81和所述第二漏电极82；
步骤334、对完成金属蒸发的产品进行剥离，以移除源电极区域和漏电极区域外的金属、光刻胶和剥离胶；
步骤335、用超纯水冲洗产品并用氮气吹干，如图2e所示。
六、利用ALD工艺，生长MOSFET器件的栅介质层60：栅介质层60为Al2O3：
利用ALD工艺生长Al2O3栅介质层60：
步骤336、使用ALD工艺，在300℃下，使用H2O作为氧化剂，三甲基铝(TMA)作为铝源，在生长的过程中以脉冲的方式交替通入H2O和TMA，TMA和H2O的脉冲时间都是0.3s，吹扫时间分别为5s和7s，生长一层厚20nm的Al2O3；
刻蚀去除MOSFET有源区之外的栅介质层：
步骤337、将步骤336制备的产品放在200℃的热板上烘烤5min；
步骤338、在Al2O3栅介质层60上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将产品放在90℃的热板上烘烤lmin；
步骤339、将完成涂胶和甩胶的产品放入光刻机中对MOSFET有源区之外区域内的光刻胶进行曝光；
步骤340、将完成曝光的产品放入显影液中移除MOSFET有源区之外区域的光刻胶，对其进行超纯水冲洗和氮气吹干；
步骤341、利用ICP刻蚀工艺移除MOSFET有源区之外区域的Al2O3栅介质层60，刻蚀深度20nm，如图2f所示。
七、HEMT器件的栅电极制备：
在SiN介质层40上制备栅槽区域：
步骤342、将步骤341制备的产品放在200℃的热板上烘烤5min；
步骤343、进行光刻胶的涂胶和甩胶，其甩胶转速为3500r/mim，并放在90℃的热板上烘烤lmin；
步骤344、将产品放入光刻机中对第一源电极71和第一漏电极72之间的栅槽区域内的光刻胶进行曝光；
步骤345、将完成曝光后的产品放入显影液中以移除栅槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
步骤346、利用ICP刻蚀工艺移除栅槽区域内的SiN介质层40，其刻蚀的条件为：反应气体为CF4和O2，反应腔室压力为l0mTorr，上电极和下电极的射频功率分别为20-50W和5-l0W。
在栅槽区域制备栅电极：
步骤347、将产品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在产品表面上蒸发栅金属，该栅金属是自下而上依次由Ni和Au两层金属组成的金属堆栈结构，形成第一栅电极73；
步骤348、对完成栅金属蒸发的产品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶；
步骤349、用超纯水冲洗产品并用氮气吹干，如图2g所示。
八、MOSFET器件的栅电极制备：
在Al2O3介质层40上，光刻第二栅电极83：
步骤350、将步骤358制备的产品放在200℃的热板上烘烤5min；
步骤351、在Al2O3栅介质层60上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并放在200℃的热板上烘烤5min；
步骤352、在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并放在90℃的热板上烘烤1min；
步骤353、将完成涂胶和甩胶的产品放入光刻机中对栅电极区域内的光刻胶进行曝光；
步骤354、将完成曝光的产品放入显影液中，移除栅电极区域内的光刻胶和剥离胶，对其进行超纯水冲洗和氮气吹干；
进行栅电极金属蒸发：
步骤355、将有栅电极光刻图形的产品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
步骤356、放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10- 6Torr后，在产品表面上蒸发栅金属Al；
步骤357、对完成栅金属蒸发的产品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶，得到第二栅电极83；
步骤358、对其进行超纯水冲洗和氮气吹干，制备得到实施例一的集成器件，如图1所示。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法，其特征在于，包括：
步骤一、在由下至上由金刚石衬底层(10)、GaN缓冲层(20)和AlGaN势垒层(30)构成的外延产品的所述AlGaN势垒层(30)上生长介质层(40)；
步骤二、自上而下对所述介质层(40)、所述AlGaN势垒层(30)、所述GaN缓冲层(20)的一侧刻蚀至所述金刚石衬底层(10)；
步骤三、在所述介质层(40)制备HEMT器件的第一源电极(71)和第一漏电极(72)；
步骤四、在所述金刚石衬底层(10)表面制备一层p型金刚石层(50)；
步骤五、在所述金刚石衬底层(10)上的p型金刚石层(50)上制作MOSFET器件的第二源电极(81)和第二漏电极(82)；
步骤六、在所述p型金刚石层(50)上的第二源电极(81)和第二漏电极(82)之间的区域制备栅介质层(60)；
步骤七、在所述介质层(40)上制备HEMT器件的第一栅电极(73)；
步骤八、在所述栅介质层(60)上制备MOSFET器件的第二栅电极(83)，制备得到所述的GaN HEMT器件与p型金刚石MOSFET集成器件；
所述步骤三的具体步骤包括：
将步骤二制备的产品放在热板上烘烤；
在介质层(40)上进行剥离胶的涂胶和甩胶，并放在热板上烘烤；
在剥离胶上进行光刻胶的涂胶和甩胶，并放在热板上烘烤；
将完成涂胶和甩胶的产品放入光刻机中对介质层(40)上的源电极区域和漏电极区域内的光刻胶进行曝光；
将完成曝光的产品放入显影液中，移除源电极区域和漏电极区域内的光刻胶和剥离胶，对其进行超纯水冲洗和氮气吹干；
将有源电极和漏电极光刻图形的产品放入等离子去胶机中进行底膜处理；
将有源电极和漏电极光刻图形的产品放入刻蚀机中进行图形区域SiN的刻蚀；
将产品放入电子束蒸发台中，在产品表面上蒸发欧姆金属，该欧姆金属是自下而上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构，形成所述第一源电极(71)和所述第一漏电极(72)；
对完成欧姆金属蒸发的产品进行剥离，以移除源电极区域和漏电极区域外的欧姆金属、光刻胶和剥离胶；
最后，用超纯水冲洗产品并用氮气吹干；
将完成欧姆金属蒸发和剥离的产品放入快速热退火炉中进行退火处理，以使源电极区域和漏电极区域内的欧姆金属下沉至GaN缓冲层(20)，从而形成欧姆金属与异质结沟道之间的欧姆接触。
2.根据权利要求1所述的一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法，其特征在于，步骤四的具体步骤包括：
使用0.3％的CH4提供C源，并用H2稀释，向气相中添加B(CH3)3，同时用H2稀释B(CH3)3，使得B:C＝1000ppm，在所述步骤三制备的产品表面生长一层p型金刚石层(50)；其中，气压为25torr，气体总流量为400sccm，微波功率750W，基底温度750-800℃，沉积速率0.13-0.2μm/h；
放在热板上烘烤5min；
在所生长的p型金刚石层上进行光刻胶的涂胶和甩胶，并将产品放在热板上烘烤；
将完成涂胶和甩胶的产品放入光刻机中，对第一源电极(71)、第一漏电极(72)和介质层(40)上p型金刚石层区域的光刻胶进行曝光；
将完成曝光的产品放入显影液中，以移除第一源电极(71)、第一漏电极(72)和介质层(40)上p型金刚石层区域的光刻胶，对其进行超纯水冲洗和氮气吹干；
利用ICP刻蚀工艺移除第一源电极(71)、第一漏电极(72)和介质层(40)上p型金刚石层区域的p型金刚石层区域。
3.根据权利要求1所述的一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法，其特征在于，所述步骤五的具体步骤包括：
将步骤四制备的产品放在热板上烘烤；
进行剥离胶的涂胶和甩胶，并放在热板上烘烤；
在剥离胶上进行光刻胶的涂胶和甩胶，并放在热板上烘烤；
将完成涂胶和甩胶的产品放入光刻机中对所述金刚石衬底层(10)上的p型金刚石层(50)表面源电极区域和漏电极区域内的光刻胶进行曝光；
将完成曝光的产品放入显影液中移除p型金刚石层(50)表面的源电极区域和漏电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
将有源电极区域和漏电极区域光刻图形的产品放入等离子体去胶机中进行底膜处理；
将产品放入电子束蒸发台中，在产品表面上蒸发Au金属；
对完成金属蒸发的样品进行剥离，以移除p型金刚石层(50)表面源电极区域和漏电极区域外的金属、光刻胶和剥离胶，得到所述第二源电极(81)和所述第二漏电极(82)；
最后，用超纯水冲洗产品并用氮气吹干。
4.根据权利要求1所述的一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法，其特征在于，所述步骤六的具体步骤，包括：
使用ALD工艺，使用H2O作为氧化剂，三甲基铝作为铝源，在生长的过程中以脉冲的方式交替通入H2O和三甲基铝，生长一层栅介质层(60)；
放在热板上烘烤5min；
在栅介质层(60)上进行光刻胶的涂胶和甩胶，并将产品放在热板上烘烤；
将完成涂胶和甩胶的产品放入光刻机中对MOSFET有源区之外区域内的光刻胶进行曝光；
将完成曝光的产品放入显影液中移除MOSFET有源区之外区域的光刻胶，对其进行超纯水冲洗和氮气吹干；
利用ICP刻蚀工艺移除MOSFET有源区之外区域的栅介质层(60)。
5.根据权利要求1所述的一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法，其特征在于，所述步骤七的具体步骤包括：
将步骤六制备的产品放在热板上烘烤；
进行光刻胶的涂胶和甩胶，并放在热板上烘烤；
将产品放入光刻机中对所述第一源电极(71)和所述第一漏电极(72)之间的栅槽区域内的光刻胶进行曝光；
将完成曝光后的产品放入显影液中以移除栅槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
利用ICP刻蚀工艺移除栅槽区域内的介质层(40)；
将产品放入电子束蒸发台中，在产品表面上蒸发栅金属，该栅金属是自下而上依次由Ni和Au两层金属组成的金属堆栈结构，形成第一栅电极；
对完成栅金属蒸发的产品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶；
用超纯水冲洗产品并用氮气吹干。
6.根据权利要求1所述的一种GaN HEMT器件与p型金刚石MOSFET的集成器件制备方法，其特征在于，所述步骤八的具体步骤包括：
将步骤七制备的产品放在热板上烘烤；
在栅介质层(60)上进行剥离胶的涂胶和甩胶，并放在热板上烘烤；
在剥离胶上进行光刻胶的涂胶和甩胶，并放在热板上烘烤；
将完成涂胶和甩胶的产品放入光刻机中对栅电极区域内的光刻胶进行曝光；
将完成曝光的产品放入显影液中，移除栅电极区域内的光刻胶和剥离胶，对其进行超纯水冲洗和氮气吹干；
将有栅电极光刻图形的产品放入等离子去胶机中进行底膜处理；
放入电子束蒸发台中，在产品表面上上蒸发栅金属；
对完成栅金属蒸发的产品进行剥离，以移除栅电极区域外的金属、光刻胶和剥离胶，得到第二栅电极(83)；
最后，对其进行超纯水冲洗和氮气吹干，制备得到如权利要求1或2所述的集成器件。
7.一种GaN HEMT器件与p型金刚石MOSFET的集成器件，其特征在于，由权利要求1-6任一项所述的制备方法制备得到，包括：金刚石衬底层(10)、GaN缓冲层(20)、AlGaN势垒层(30)、介质层(40)、p型金刚石层(50)和栅介质层(60)；
所述金刚石衬底层(10)上一侧设置有所述GaN缓冲层(20)，另一侧设置有所述p型金刚石层(50)；所述GaN缓冲层(20)和所述p型金刚石层(50)连接；
所述AlGaN势垒层(30)位于所述GaN缓冲层(20)上；
所述介质层(40)位于所述AlGaN势垒层(30)上；
所述AlGaN势垒层(30)上设置有第一源电极(71)和第一漏电极(72)以及第一栅电极(73)；
所述第一源电极(71)和所述第一漏电极(72)位于所述介质层(40)的两侧，所述第一栅电极(73)延伸至所述介质层(40)的上方；
所述栅介质层(60)位于所述p型金刚石层(50)上；
所述p型金刚石层(50)上设置有第二源电极(81)和第二漏电极(82)，所述栅介质层(60)上还设置有第二栅电极(83)；
所述第二源电极(81)和所述第二漏电极(82)位于所述栅介质层(60)的两侧。
8.根据权利要求7所述的一种GaN HEMT器件与p型金刚石MOSFET的集成器件，其特征在于，所述介质层(40)的材料为SiN；所述栅介质层(60)的材料为Al2O3；所述第二源电极(81)和所述第二漏电极(82)的材料为Au；所述第二栅电极(83)的材料为Al；所述第一源电极(71)和所述第一漏电极(72)均为Ti、Al、Ni和Au自下而上层叠的堆栈结构；所述第一栅电极(73)为由Ni和Au自下而上层叠的堆栈结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210086830.5A CN114497038B (zh) | 2022-01-25 | 2022-01-25 | 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210086830.5A CN114497038B (zh) | 2022-01-25 | 2022-01-25 | 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114497038A CN114497038A (zh) | 2022-05-13 |
| CN114497038B true CN114497038B (zh) | 2024-02-06 |
Family
ID=81475263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210086830.5A Active CN114497038B (zh) | 2022-01-25 | 2022-01-25 | 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114497038B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116230537A (zh) * | 2023-02-23 | 2023-06-06 | 成都功成半导体有限公司 | 一种基于金刚石衬底的hemt器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN210897283U (zh) * | 2019-10-22 | 2020-06-30 | 深圳市晶相技术有限公司 | 一种半导体器件 |
| CN111490043A (zh) * | 2019-01-29 | 2020-08-04 | 意法半导体股份有限公司 | 在增强模式下操作的hemt功率器件及其制造方法 |
-
2022
- 2022-01-25 CN CN202210086830.5A patent/CN114497038B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111490043A (zh) * | 2019-01-29 | 2020-08-04 | 意法半导体股份有限公司 | 在增强模式下操作的hemt功率器件及其制造方法 |
| CN210897283U (zh) * | 2019-10-22 | 2020-06-30 | 深圳市晶相技术有限公司 | 一种半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114497038A (zh) | 2022-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106373884A (zh) | 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法 | |
| CN113284948B (zh) | 一种GaN器件及其制备方法 | |
| CN114497038B (zh) | 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法 | |
| US20230352558A1 (en) | High electron mobility transistor, preparation method, and power amplifier/switch | |
| CN106847895A (zh) | 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法 | |
| CN108878511A (zh) | 基于金刚石的镓面极性氮化镓器件制造方法 | |
| CN112466942B (zh) | 具有插指型金刚石散热层的GaN HEMT及制备方法 | |
| JP3981076B2 (ja) | 薄いシリコンカーバイドエピタキシャル層の接触方法及びこの方法により形成された半導体素子 | |
| CN114496934B (zh) | GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法 | |
| CN113838816B (zh) | 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法 | |
| CN112510089B (zh) | 基于插指状复合金刚石层的GaN HEMT及制备方法 | |
| CN115274851A (zh) | 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法 | |
| CN114551358A (zh) | 顶层p型金刚石MOSFET与GaN HEMT单片异质集成结构及其制备方法 | |
| CN107919397A (zh) | 一种高线性场效应晶体管器件及其制作方法 | |
| CN114551445A (zh) | 金刚石衬底GaN HEMT与氢终端MOSFET集成结构及其制备方法 | |
| WO2019153431A1 (zh) | 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法 | |
| CN113571416B (zh) | 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法 | |
| CN113745330B (zh) | 一种集电极上置的氮化镓热电子晶体管器件及其制备方法 | |
| CN112466944B (zh) | 基于插指状p型掺杂金刚石的GaN HEMT及制备方法 | |
| CN106711210A (zh) | 介质辅助支撑型纳米栅器件及其制作方法 | |
| CN115241066A (zh) | 一种基于栅介质的双阈值耦合的hemt器件及其制备方法 | |
| CN116190230A (zh) | 基于循环刻蚀技术的多晶金刚石薄膜与GaN HEMT集成制备方法 | |
| CN116978930A (zh) | 具有新型结材料的氮化镓结势垒肖特基二极管及制作方法 | |
| CN112466943A (zh) | 基于p型掺杂金刚石散热层的GaN HEMT及制备方法 | |
| CN109216283B (zh) | 一种基于肖特基二极管的毫米波过保护电路及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |