CN113871454A - 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 - Google Patents
基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 Download PDFInfo
- Publication number
- CN113871454A CN113871454A CN202111142317.5A CN202111142317A CN113871454A CN 113871454 A CN113871454 A CN 113871454A CN 202111142317 A CN202111142317 A CN 202111142317A CN 113871454 A CN113871454 A CN 113871454A
- Authority
- CN
- China
- Prior art keywords
- thickness
- sio
- sample wafer
- silicon dioxide
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 81
- 239000000377 silicon dioxide Substances 0.000 title claims abstract description 55
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 23
- 235000012239 silicon dioxide Nutrition 0.000 title claims abstract description 20
- 230000004888 barrier function Effects 0.000 title claims abstract description 16
- 238000002360 preparation method Methods 0.000 title description 5
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 39
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 29
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 29
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 29
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000015556 catabolic process Effects 0.000 claims abstract description 11
- 230000008021 deposition Effects 0.000 claims abstract description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 60
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 40
- 238000000137 annealing Methods 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 24
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- 239000008367 deionised water Substances 0.000 claims description 19
- 229910021641 deionized water Inorganic materials 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 16
- 238000004140 cleaning Methods 0.000 claims description 14
- 238000005406 washing Methods 0.000 claims description 13
- 238000001465 metallisation Methods 0.000 claims description 11
- 238000001035 drying Methods 0.000 claims description 9
- 238000005566 electron beam evaporation Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 229910015844 BCl3 Inorganic materials 0.000 claims description 7
- 238000000861 blow drying Methods 0.000 claims description 7
- 238000007664 blowing Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims description 4
- 238000011010 flushing procedure Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000002791 soaking Methods 0.000 claims description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 241001354791 Baliga Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于二氧化硅边缘终端的氧化镓肖特基势垒二极管，主要解决现有n型氧化镓肖特基势垒二极管击穿电压低、泄漏电流大的问题。其自下而上包括：阴极电极、n‑Ga2O3高掺衬底、n‑Ga2O3外延层、边缘终端和阳极电极。其中边缘终端采用SiO2。使该边缘终端拥有场板的作用。在其制作过程中，只用到ICP刻蚀工艺及ICPCVD低温淀积SiO2工艺，有效降低了边缘终端的工艺难度以及工艺成本，在刻蚀后直接采用用ICPCVD低温淀积SiO2薄膜的自对准工艺，使得SiO2边缘与Ga2O3外延层的边缘完美契合，没有套刻误差。本发明提高了器件的击穿电压，减小了泄漏电流，可用于制备高耐压、低功耗的氧化镓器件。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种氧化镓肖特基势垒二极管，可用于制作大功率集成电路。
技术背景
氧化镓共有α、β、γ、δ和ε五种晶型，其中单斜的β-Ga2O3具有最好的热稳定性，其他亚稳定相很容易在高温下转变成β-Ga2O3，因此目前大部分研究都是围绕β-Ga2O3展开的。β-Ga2O3具有超大的4.4-4.9eV禁带宽度，这一特征使其电离率较低从而击穿场强较高，约为8MV/cm，其是Si的20倍以上，是SiC和GaN的两倍多。此外，β-Ga2O3的Baliga品质因数是4H-SiC的8倍以上，GaN的4倍以上；高频Baliga优值分别是Si的150倍，是4H-SiC的3倍、GaN的1.5倍。由于Ga2O3材料的导通电阻理论值很低，因而在相同条件下，由Ga2O3材料制得的单极器件的导通损耗比SiC、GaN器件低至少一个数量级，这有利于提高器件的效率。
综上分析，β-Ga2O3是一种具有很大发展前景的功率半导体材料，基于β-Ga2O3的功率半导体器件在高频、高压、大功率应用中具有很大潜能。
目前氧化镓肖特基势垒二极管虽然材料的理想击穿电压很大，但实际制备的器件的击穿电压远低于理想值，且泄漏电流较大，需要终端技术提高其耐压值，普遍采用的终端技术有场板技术以及边缘终端技术等，由于较高的界面态密度导致了氧化镓器件场板很难发挥作用，大多采用离子注入作为边缘终端，虽然可以较为有效提高其击穿电压，但离子注入技术成本较高，工艺较为复杂，并且离子注入的边缘终端临界击穿场强依然为材料本身，所能提高的击穿电压有限，反向漏电依然较大，并不能完全发挥β-Ga2O3材料的潜力。
发明内容
本发明目的在于针对上述现有技术的不足，提出一种基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法，以在降低工艺难度和成本的同时，更加有效的提高器件的击穿电压、减小器件的反向偏压泄漏电流，从而有效改善器件性能。
本发明的技术思路是：通过用ICPCVD低温工艺淀积SiO2代替传统的离子注入区，当做边缘终端，采用比Ga2O3更耐压的SiO2当做边缘终端使峰值电场在SiO2上能够进一步提高器件的耐压能力；通过刻蚀后直接生长SiO2的自对准工艺完全消除套刻误差，并且采用剥离工艺去除多余的SiO2进一步降低了工艺难度；通过采用阳极热退火工艺修复阳极金属与SiO2、Ga2O3接触中的缺陷，进一步减小反向漏电和导通电阻。
根据上述思路，本发明的技术方案如下：
1.一种基于二氧化硅边缘终端的氧化镓肖特基势垒二极管，自下而上包括：阴极电极、n-Ga2O3高掺衬底层，n-Ga2O3外延层；n-Ga2O3外延层内部外表面为环形边缘终端,边缘终端之间为阳极电极，其特征在于：
所述边缘终端采用SiO2，以提高器件击穿电压，降低反向漏电，降低导通电阻。
作为优选，所述阴极电极采用厚度为10-120nm的Ti及50-500nm的Au。
作为优选，所述二氧化硅的厚度不得低于n-Ga2O3外延层被刻蚀的深度。
作为优选，所述阳极电极采用厚度为10nm-120nm的Ni及50nm-500nm的Au。
2.一种基于二氧化硅边缘终端的氧化镓肖特基势垒二极管的制作方法，其特征在于，包括：
1)选择n-Ga2O3外延片作为样片，并将其依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干；
2)在清洗后样片的背部n-Ga2O3高掺衬底层上通过电子束蒸发E-Beam系统淀积厚度为10nm-120nm的Ti及50nm-500nm的Au，形成阴极电极；
3)将淀积完金属后的样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干，再在N2环境中，设置炉内退火温度为420℃-500℃，进行30s-2min的退火，以在n-Ga2O3外延层和阴极金属之间形成良好的欧姆接触；
4)将退火后的样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干；
5)在清洗后的样片上先将光刻胶涂覆在待刻蚀区域外的n-Ga2O3层上，再通过前烘、对准和曝光、显影及图形检测，得到未被光刻胶保护的待刻蚀区域，该区域应将阳极金属位置围住，被光刻胶保护的n-Ga2O3面积小于阳极金属面积；
6)对光刻完成后形成的待刻蚀区域进行ICP干法刻蚀，刻蚀后通过ICPCVD低温工艺生长二氧化硅，二氧化硅厚度不得低于刻蚀深度；
7)将淀积二氧化硅后的样片放入丙酮溶液进行剥离，再放入正胶剥离液中60℃-90℃水浴加热10min-20min去除残余的光刻胶，再将样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干，得到填入二氧化硅的n-Ga2O3外延片；
8)在填入二氧化硅的n-Ga2O3外延层上进行光刻形成阳极区域，通过电子束蒸发E-Beam系统在阳极区域淀积厚度为10nm-120nm的Ni及50nm-500nm的Au，将淀积完金属后的样片放入丙酮溶液进行剥离，形成阳极电极，阳极金属与n-Ga2O3构成良好的肖特基接触，阳极电极在n-Ga2O3上方中央，且被SiO2围住，其边缘在SiO2上；
9)将剥离后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min，并用氮气吹干；
10)将样片放入退火炉中，在N2环境中，设置炉内退火温度为420℃-500℃，进行30s-2min的退火，修复阳极金属与氧化镓和氧化硅接触的缺陷，完成器件制作。
本发明具有如下优点：
1.本发明由于用SiO2代替原有的Ga2O3，并将其放在阳极边缘峰值电场的位置上，可以有效提高器件原有的电压，减小反向漏电。
2.本发明由于只用到ICP刻蚀工艺以及ICPCVD低温淀积SiO2工艺，有效降低了边缘终端的工艺难度以及工艺成本，避免了离子注入工艺造成的光刻胶难以去除的难题。
3.本发明由于在刻蚀后直接用ICPCVD低温淀积了高质量的SiO2薄膜，该自对准工艺使得SiO2边缘与Ga2O3边缘完美契合，没有套刻误差，未使用刻蚀工艺刻蚀SiO2薄膜，而是采用了剥离工艺，避免了刻蚀工艺造成阳极Ga2O3表面损伤。
4.本发明由于引入SiO2边缘终端，最后进行热退火，修复了阳极金属与SiO2、Ga2O3之间的界面缺陷，有效降低了反向漏电，提高开关比，同时使边缘终端拥有场板的作用。
5.本发明由于未用离子注入技术，使得在降低成本及工艺难度的同时未对阳极下方的n-Ga2O3造成损伤，因此导通电阻要比传统离子注入边缘终端器件更低。
附图说明
图1为本发明二氧化硅作为边缘终端氧化镓肖特基势垒二极管的结构图；
图2是图1的俯视图；
图3为本发明制备二氧化硅作为边缘终端氧化镓肖特基势垒二极管实现示意图。
具体实施方式
以下结合附图对本发明的二氧化硅作为边缘终端氧化镓肖特基势垒二极管及其制备方法做进一步详细描述。
参照图1和图2，本发明的二氧化硅作为边缘终端氧化镓肖特基势垒二极管，包括:阴极电极1、n-Ga2O3高掺衬底2、n-Ga2O3外延层3、边缘终端4、阳极电极5。其中，阴极电极1位于器件最底部，其采用厚度为10-120nm的Ti及50-500nm的Au；n-Ga2O3高掺衬底2位于阴极电极1上，两者之间形成欧姆接触；n-Ga2O3外延层3位于n-Ga2O3高掺衬底2上；边缘终端4为SiO2，位于n-Ga2O3外延层3内部，形状为环形，环形中央为n-Ga2O3，边缘终端4的台面高度不低于n-Ga2O3外延层3的台面高度；阳极电极5位于边缘终端4的正上方，面积大于边缘终端4中央的n-Ga2O3，电极边缘在边缘终端4上，其采用厚度为10nm-120nm的Ni及50nm-500nm的Au。
参照图3，本发明给出制作基于二氧化硅边缘终端的氧化镓肖特基势垒二极管的如下三种实施例：
实施例1，制作刻蚀n-Ga2O3外延层深度为300nm，生长SiO2厚度为300nm，剩余n-Ga2O3外延层表面半径40um，阳极金属半径为50um的氧化镓晶体管。
步骤1，清洗外延片，如图3(a)。
选择包括衬底和外延的n-Ga2O3同质外延片，并将其依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min，再用大量去离子水冲洗，之后用氮气吹干。
步骤2，在n-Ga2O3同质外延片的衬底上制作阴极电极，如图3(b)。
通过电子束蒸发E-Beam系统在清洗后的氧化镓外延片衬底层上淀积厚度为50nm/130nm的Ti/Au；
将淀积完金属后的n-Ga2O3外延片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干，再在N2环境中，设置炉内退火温度为465℃，进行1min的退火，以形成良好的欧姆接触。
步骤3，制作边缘终端，如图3(f)。
3.1)在淀积完金属后的样片上先将光刻胶涂覆在待刻蚀区域外的n-Ga2O3外延层上，再通过前烘、对准和曝光、显影及图形检测，得到未被光刻胶保护的待刻蚀区域，剩余光刻胶半径40um，如图3(c)；
3.2)对光刻完成后形成的待刻蚀区域进行ICP干法刻蚀，如图3(d)，
刻蚀深度为300nm，
刻蚀条件为：
反应室压强：20mTorr
反应室气体：BCl3、Ar
反应室气体流速比例：BCl3:Ar＝20sccm:10sccm
ICP刻蚀功率：700W
RF刻蚀功率：300W。
3.3)将刻蚀后的样片通过ICPCVD低温工艺淀积SiO2，形成边缘终端，如图3(e)其中：
SiO2的厚度为300nm；
淀积的工艺条件为：
反应室温度：75℃
反应室压强：10mTorr
反应室气体：SiH4、N2O
反应室气体流速比例：SiH4:N2O＝20sccm:60sccm
RF功率：200W
ICP功率：2000W。
3.4)将淀积SiO2后的样片放入丙酮溶液进行剥离，再放入正胶剥离液中以70℃的水浴加热10min去除残余的光刻胶；再将样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min；再用大量去离子水冲洗，之后用氮气吹干，得到拥有边缘终端的n-Ga2O3外延片，如图3(f)。
步骤4，制作阳极，完成器件制作，如图3(g)。
4.1)在填入SiO2的n-Ga2O3外延层上进行光刻形成半径为50um的圆形阳极区域，通过电子束蒸发E-Beam系统在阳极区域淀积厚度为40nm/300nm的Ni/Au；
4.2)将淀积完金属后的样片放入丙酮溶液进行剥离，形成阳极电极，阳极电极在n-Ga2O3上方中央，且被SiO2围住，其边缘在SiO2上；
4.3)将剥离后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min，并用氮气吹干；再将该样片放入退火炉中，在N2环境中，设置炉内退火温度为465℃，进行1min的退火，修复阳极三种材料间的缺陷，完成器件制作。
实施例2，制作刻蚀n-Ga2O3外延层深度为600nm，生长SiO2厚度为620nm，剩余n-Ga2O3外延层表面半径65um，阳极金属半径为75um的氧化镓晶体管。
步骤一，清洗外延片，如图3(a)。
本步骤的具体实现与实施例1的步骤1相同。
步骤二，在n-Ga2O3同质外延片的衬底上制作阴极电极，如图3(b)。
2a)通过电子束蒸发E-Beam系统在清洗后的n-Ga2O3外延片衬底层上淀积厚度为60nm/120nm的Ti/Au；
2b)将淀积完金属后的样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干，再在N2环境中，设置炉内退火温度为475℃，进行1min的退火，以形成良好的欧姆接触。
步骤三，制作边缘终端：
3a)光刻得到未被光刻胶保护的待刻蚀区域，如图3(c)：
在淀积完金属后的样片上先将光刻胶涂覆在待刻蚀区域外的n-Ga2O3外延层上，再通过前烘、对准和曝光、显影及图形检测，得到未被光刻胶保护的待刻蚀区域，剩余光刻胶半径65um。
3b)刻蚀n-Ga2O3，如图3(d)：
对光刻完成后形成的待刻蚀区域进行ICP干法刻蚀，即在反应室压强为10mTorr，反应室气体为BCl3、Ar，反应室气体流速比例为BCl3:Ar＝30sccm:12sccm，ICP刻蚀功率为600W，RF刻蚀功率为220W的工艺条件下，对待刻蚀区域进行深度为600nm的刻蚀。
3c)淀积SiO2，如图3(e)：
将刻蚀后的样片通过ICPCVD低温工艺在反应室温度为70℃，反应室压强为5mTorr反应室气体为SiH4、N2O，反应室气体流速比例为SiH4:N2O＝40sccm:70sccm，RF功率为120W，ICP功率为1200W的条件下生长厚度为620nm的SiO2，作为边缘终端。
3d)剥离SiO2，如图3(f)：
将淀积SiO2后的样片放入丙酮溶液进行剥离，再放入浓硫酸中浸泡30s去除残余的光刻胶，再将样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干，得到拥有边缘终端的n-Ga2O3外延片。
步骤四，制作阳极，完成器件制作，如图3(g)。
4a)在填入二氧化硅的n-Ga2O3外延层上进行光刻形成阳极区域，半径为75um，通过电子束蒸发E-Beam系统在阳极区域淀积厚度为60nm/200nm的Ni/Au，将淀积完金属后的n-Ga2O3外延片放入丙酮溶液进行剥离，形成阳极电极，阳极电极在n-Ga2O3上方中央，且被SiO2围住，其边缘在SiO2上；
4b)将剥离后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min，并用氮气吹干。
4c)将吹干后的样片放入退火炉中，在N2环境中，设置炉内退火温度为475℃，进行1min的退火，修复阳极三种材料间的缺陷，完成器件制作。
实施例3，制作刻蚀n-Ga2O3外延层深度为1um，生长SiO2厚度为1050nm，剩余n-Ga2O3外延层表面半径90um，阳极金属半径为100um的氧化镓晶体管。
步骤A，清洗外延片，如图3(a)。
本步骤的具体实现与实施例1的步骤1相同。
步骤B，在n-Ga2O3同质外延片的衬底上制作阴极电极，如图3(b)。
先通过电子束蒸发E-Beam系统在清洗后的氧化镓外延片衬底层上淀积厚度为70nm/200nm的Ti/Au；再将淀积完金属后的样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗；之后用氮气吹干，再在N2环境中，设置炉内退火温度为430℃，进行1min的退火，以形成良好的欧姆接触。
步骤C，制作边缘终端
C1)光刻得到未被光刻胶保护的待刻蚀区域，如图3(c)：
在淀积完金属后的样片上先将光刻胶涂覆在待刻蚀区域外的n-Ga2O3外延层上，再通过前烘、对准和曝光、显影及图形检测，得到未被光刻胶保护的待刻蚀区域，剩余光刻胶半径90um。
C2)刻蚀n-Ga2O3，如图3(d)：
设置反应室压强为30mTorr，反应室气体为BCl3、Ar，反应室气体流速比例为Cl3:Ar＝40sccm:20sccm，ICP刻蚀功率为200W，RF刻蚀功率为300W的工艺条件，采用ICP干法对光刻完成后形成的待刻蚀区域进行刻蚀，刻蚀深度为1000nm。
C3)淀积SiO2，如图3(e)：
设置反应室温度为75℃，反应室压强为30mTorr，反应室气体为SiH4、N2O，反应室气体流速比例为SiH4:N2O＝15sccm:50sccm，RF功率为280W，ICP功率为2800W的ICPCVD低温工艺条件，在刻蚀后的样片生长厚度为1050nm的SiO2，作为边缘终端；
C4)剥离SiO2，如图3(f)：
将淀积SiO2后的样片放入丙酮溶液进行剥离，再放入正胶剥离液中80℃水浴加热10min去除残余的光刻胶，再将样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干，得到拥有边缘终端的n-Ga2O3外延片。
步骤D，制作阳极，完成器件制作，如图3(g)。
D1)在填入二氧化硅的n-Ga2O3外延层上进行半径为100um光刻，形成圆形阳极区域，再通过电子束蒸发E-Beam系统在阳极区域淀积厚度为30nm/190nm的Ni/Au，再将淀积完金属后的样片放入丙酮溶液进行剥离，形成阳极电极，阳极电极在n-Ga2O3上方中央，且被SiO2围住，其边缘在SiO2上；
D2)将剥离后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min，并用氮气吹干；再将该样片放入退火炉中，在N2环境中，设置炉内退火温度为475℃，进行1min的退火，修复阳极三种材料间的缺陷，完成器件制作。
以上仅是本发明的三种实施例，不能认定本发明的具体实施只局限于这些说明。显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明的原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (8)
1.一种基于二氧化硅边缘终端的氧化镓肖特基势垒二极管，自下而上包括：阴极电极(1)、n-Ga2O3高掺衬底层(2)，n-Ga2O3外延层(3)；n-Ga2O3外延层(3)内部外表面为环形边缘终端(4),边缘终端(4)之间为阳极电极(5)，其特征在于：所述边缘终端(4)采用SiO2，以提高器件击穿电压，降低反向漏电，降低导通电阻。
2.根据权利要求1所述的二极管，其中，阴极电极(1)采用厚度为10-120nm的Ti及50-500nm的Au。
3.根据权利要求1所述的二极管，其中，二氧化硅(4)的厚度不得低于n-Ga2O3外延层(3)被刻蚀的深度。
4.根据权利要求1所述的二极管，其中，阳极电极(5)采用厚度为10nm-120nm的Ni及50nm-500nm的Au。
5.一种基于二氧化硅边缘终端的氧化镓肖特基势垒二极管的制作方法，其特征在于，包括：
1)选择n-Ga2O3外延片作为样片，并将其依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干；
2)在清洗后样片的n-Ga2O3高掺衬底层上通过电子束蒸发E-Beam系统淀积厚度为10nm-120nm的Ti及50nm-500nm的Au，形成阴极电极；
3)将淀积完金属后的样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干，再在N2环境中，设置炉内退火温度为420℃-500℃，进行30s-2min的退火，以在n-Ga2O3外延层和阴极金属之间形成良好的欧姆接触；
4)将退火后的样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干；
5)在清洗后的样片上先将光刻胶涂覆在待刻蚀区域外的n-Ga2O3层上，再通过前烘、对准和曝光、显影及图形检测，得到未被光刻胶保护的待刻蚀区域，该区域应将阳极金属位置围住，被光刻胶保护的n-Ga2O3面积小于阳极金属面积；
6)对光刻完成后形成的待刻蚀区域进行ICP干法刻蚀，刻蚀后通过ICPCVD低温工艺生长二氧化硅，二氧化硅厚度不得低于刻蚀深度；
7)将淀积二氧化硅后的样片放入丙酮溶液进行剥离，再放入正胶剥离液中60℃-90℃水浴加热10min-20min去除残余的光刻胶，或放入浓硫酸中浸泡10s-3min去除残余的光刻胶，再将样片依次放入丙酮溶液、无水乙醇溶液中各超声清洗5min-10min，再用大量去离子水冲洗，之后用氮气吹干，得到填入二氧化硅的n-Ga2O3外延片；
8)在填入二氧化硅的n-Ga2O3外延层上进行光刻形成阳极区域，通过电子束蒸发E-Beam系统在阳极区域淀积厚度为10nm-120nm的Ni及50nm-500nm的Au，将淀积完金属后的样片放入丙酮溶液进行剥离，形成阳极电极，阳极金属与n-Ga2O3构成良好的肖特基接触，阳极电极在n-Ga2O3上方中央，且被SiO2围住，其边缘在SiO2上；
9)将剥离后的样片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min，并用氮气吹干；
10)将样片放入退火炉中，在N2环境中，设置炉内退火温度为420℃-500℃，进行30s-2min的退火，修复阳极金属与氧化镓和氧化硅接触的缺陷，完成器件制作。
6.根据权利要求5所述的方法，其中5)中涂覆的光刻胶，采用旋涂方式，旋涂转速为1000r/s-5000r/s，时间为20s-40s，得到4um-10um厚度的光刻胶。
7.根据权利要求5所述的方法，其中6)中采用ICP干法刻蚀Ga2O3，工艺条件如下：
反应室压强：10mTorr-30mTorr
反应室气体：BCl3、Ar
反应室气体流速比例：BCl3:Ar＝10sccm-40sccm:10sccm-40sccm
ICP刻蚀功率：200W-700W
RF刻蚀功率：50W-300W。
8.根据权利要求5所述的方法，其中6)中采用ICPCVD低温生长SiO2，工艺条件如下：
反应室压强：5mTorr-30mTorr
反应室气体：SiH4、N2O
反应室气体流速比例：SiH4:N2O＝5sccm-40sccm:40sccm-80sccm
RF功率：100W-300W
ICP功率：1200W-3000W。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111142317.5A CN113871454A (zh) | 2021-09-28 | 2021-09-28 | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111142317.5A CN113871454A (zh) | 2021-09-28 | 2021-09-28 | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113871454A true CN113871454A (zh) | 2021-12-31 |
Family
ID=78991880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111142317.5A Pending CN113871454A (zh) | 2021-09-28 | 2021-09-28 | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113871454A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114709138A (zh) * | 2022-02-11 | 2022-07-05 | 西安电子科技大学杭州研究院 | 一种氧化镓肖特基二极管及其制备方法和制备系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106887470A (zh) * | 2017-01-23 | 2017-06-23 | 西安电子科技大学 | Ga2O3肖特基二极管器件结构及其制作方法 |
| CN111048597A (zh) * | 2019-12-09 | 2020-04-21 | 中国电子科技集团公司第五十五研究所 | 一种sbd器件及其制备方法 |
| CN111863938A (zh) * | 2020-06-15 | 2020-10-30 | 深圳大学 | 一种氮化镓基肖特基二极管及其制备方法 |
| WO2020253420A1 (zh) * | 2019-06-20 | 2020-12-24 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
| CN112701155A (zh) * | 2020-12-29 | 2021-04-23 | 中国科学院微电子所苏州产业技术研究院 | 氧化镓sbd器件及其制备方法 |
| CN112913034A (zh) * | 2018-10-23 | 2021-06-04 | Tdk株式会社 | 肖特基势垒二极管 |
-
2021
- 2021-09-28 CN CN202111142317.5A patent/CN113871454A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106887470A (zh) * | 2017-01-23 | 2017-06-23 | 西安电子科技大学 | Ga2O3肖特基二极管器件结构及其制作方法 |
| CN112913034A (zh) * | 2018-10-23 | 2021-06-04 | Tdk株式会社 | 肖特基势垒二极管 |
| WO2020253420A1 (zh) * | 2019-06-20 | 2020-12-24 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
| CN111048597A (zh) * | 2019-12-09 | 2020-04-21 | 中国电子科技集团公司第五十五研究所 | 一种sbd器件及其制备方法 |
| CN111863938A (zh) * | 2020-06-15 | 2020-10-30 | 深圳大学 | 一种氮化镓基肖特基二极管及其制备方法 |
| CN112701155A (zh) * | 2020-12-29 | 2021-04-23 | 中国科学院微电子所苏州产业技术研究院 | 氧化镓sbd器件及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114709138A (zh) * | 2022-02-11 | 2022-07-05 | 西安电子科技大学杭州研究院 | 一种氧化镓肖特基二极管及其制备方法和制备系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112038408B (zh) | 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法 | |
| US11257935B2 (en) | Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor | |
| CN110164962B (zh) | 高击穿电压的肖特基二极管及其制作方法 | |
| CN112186034A (zh) | 一种带有斜场板结构的氮化镓肖特基二极管及其制作方法 | |
| WO2021139041A1 (zh) | 氧化镓肖特基二极管及其制备方法 | |
| CN110364575A (zh) | 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法 | |
| CN111785776B (zh) | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 | |
| CN113871454A (zh) | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 | |
| CN116387361A (zh) | SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| CN113871488A (zh) | 一种复合结构的垂直氧化镓异质结二极管及其制作方法 | |
| CN110676172A (zh) | 一种实现低导通电阻的增强型氮化镓晶体管的方法 | |
| CN116093143A (zh) | 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 | |
| CN113809154B (zh) | 一种氮化物势垒应力调制器件及其制备方法 | |
| CN115312605A (zh) | 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 | |
| CN114171584A (zh) | 基于Ga2O3的异质结场效应晶体管及制备方法 | |
| CN114300538A (zh) | 基于带源场板结构的pn结栅控氧化镓场效应晶体管及其制备方法 | |
| CN113643970A (zh) | 一种碳化硅半导体器件的制作方法 | |
| CN114361031A (zh) | 一种基于新型欧姆再生长的GaN基器件及其制备方法 | |
| CN112186033A (zh) | 带有斜场板的氮化镓结势垒肖特基二极管及其制作方法 | |
| US11557682B1 (en) | Low turn-on voltage GaN diodes having anode metal with consistent crystal orientation and preparation method thereof | |
| CN112133757B (zh) | 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法 | |
| CN113257911B (zh) | 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法 | |
| CN117542900A (zh) | 一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法 | |
| CN116525438A (zh) | 基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211231 |