CN117542900A - 一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法 - Google Patents
一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN117542900A CN117542900A CN202311759404.4A CN202311759404A CN117542900A CN 117542900 A CN117542900 A CN 117542900A CN 202311759404 A CN202311759404 A CN 202311759404A CN 117542900 A CN117542900 A CN 117542900A
- Authority
- CN
- China
- Prior art keywords
- gallium oxide
- schottky diode
- positive bevel
- groove
- bevel groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical group [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 96
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 96
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005566 electron beam evaporation Methods 0.000 claims description 8
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 8
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- 238000003486 chemical etching Methods 0.000 abstract description 4
- 238000006555 catalytic reaction Methods 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 description 15
- 238000009826 distribution Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法，在结构上，本发明的氧化镓肖特基二极管采用圆弧截面的正斜角凹槽刻蚀终端，凹槽边缘底角为圆角，凹槽深度大于氧化镓轻掺杂外延层的厚度，大大缓解了凹槽底角处的电场集中效应，避免器件提前击穿。台面边角为正斜角使得器件在承担反向电压时，耗尽区更容易向下延伸，从而进一步提高器件的耐高压性能。在工艺上，本发明通过使用金属Pt做掩模对氧化镓进行ICP刻蚀，利用Pt对氧化镓化学刻蚀的催化作用，加速靠近掩模区域的各向同性刻蚀速率，最终实现圆弧截面正斜角凹槽终端结构，与传统方式相比，工艺简单可控，重复率高。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法，可用于高压大功率电力电子领域。
背景技术
氧化镓作为新兴的超宽禁带半导体材料，具有较大的禁带宽度，较高的临界击穿电场以及可控的N型掺杂技术，在高压、高频电力电子器件中有着广阔的应用前景。然而，由于缺乏有效的P型掺杂技术，无法通过PN结终端结构缓解边缘电场集中以提高器件的击穿电压、这大大限制了氧化镓在高耐压方面的材料优势。凹槽终端结构作为另一种能够有效提高器件击穿电压的技术，被广泛用于氧化镓基器件。凹槽终端按照刻蚀角度可以分为直角凹槽终端、负斜角凹槽终端以及正斜角凹槽终端，其中正斜角凹糟终端能够最大程度上使得耗尽区向下扩展，缓解电场集中效应，器件击穿电压提升效果最好。
然而，已报道的正斜角凹槽终端氧化镓肖特基二极管存在两个问题：1、凹槽底角为直角或斜角；2、低掺杂外延层未完全刻蚀。这导致器件凹槽边缘底部出现严重的电场集中效应，极易引起提前击穿。
目前，在氧化镓上实现正斜角刻蚀的方法是通过调整电感等离子体耦合(ICP)刻蚀设备的功率，反应气体流量等参数，使得化学刻蚀速率和物理刻蚀速率达到一个合适的比例。该方法调参过程复杂，且受刻蚀设备状态、工作环境等外部因素影响较大，可重复率低。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明提供了一种正斜角凹槽终端氧化镓肖特基二极管包括：自下而上依次设置的阴极金属1、氧化镓衬底2、氧化镓轻掺杂外延层3和阳极金属4；其中，从所述氧化镓衬底2的上部分区域和所述氧化镓轻掺杂外延层3的两侧边缘向内刻蚀有正斜角凹槽，使得正斜角凹槽的截面呈圆弧形状；在所述正斜角凹槽设置有钝化层5；所述钝化层5从阳极金属4的边缘部分向下覆盖直至覆盖完所述氧化镓衬底2被刻蚀的区域。
第二方面，本发明提供了一种正斜角凹槽终端氧化镓肖特基二极管的制备方法包括以下步骤：
S100，获取氧化镓衬底2并进行清洗；
S200，采用氢化物气相外延技术HVPE方法，在清洗后的氧化镓衬底2正面，外延生长氧化镓轻掺杂外延层3；
S300，采用磁控溅射或电子束蒸发在氧化镓衬底2背面沉积欧姆阴极金属1，并对阴极金属1进行退火；
S400，在氧化镓轻掺杂外延层3正面采用光刻工艺形成阳极图案，并采用电子束蒸发或磁控溅射沉积Pt作为阳极金属4，并将图案外的金属剥离形成阳极；
S500，以阳极金属4为掩模，利用ICP干法刻蚀工艺在所述氧化镓轻掺杂外延层3自对准刻蚀正斜角凹槽，以使正斜角凹槽的截面呈圆弧形状；其中，凹槽深度大于氧化镓轻掺杂外延层厚度；
S600，将凹槽刻蚀后的样品浸入90℃的25％四甲基氢氧化铵水溶液中10～15min，以去除刻蚀损伤；
S700，在凹槽刻蚀后的样品表面沉积钝化层5；
S800，对所述阳极金属4上的钝化层光刻形成开孔图案，并去除开孔图案的钝化层，得到正斜角凹槽终端氧化镓肖特基二极管。
有益效果：
本发明与现有技术相比，具有如下优点：
第一，结构上，本发明的氧化镓肖特基二极管采用圆弧截面的正斜角凹槽刻蚀终端，凹槽边缘底角为圆角且凹槽深度大于氧化镓轻掺杂外延层的厚度，大大缓解了电场集中效应，避免器件提前击穿。台面边角为正斜角，使得器件在承担反向电压时，耗尽区更容易向下延伸，从而进一步提高器件的耐高压性能。
第二，工艺上，本发明通过使用金属Pt做掩模对氧化镓进行ICP刻蚀，利用Pt对氧化镓化学刻蚀的催化作用，加速靠近掩模区域的各向同性刻蚀速率，最终实现圆弧截面正斜角凹槽终端结构，与传统方式相比，工艺简单可控，重复率高。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1为本发明提出的正斜角凹槽终端氧化镓肖特基二极管的结构示意图；
图2为本发明提出的正斜角凹槽终端氧化镓肖特基二极管的制备工艺过程示意图；
图3为本发明提出的工艺方法实现的圆弧截面正斜角凹槽终端截面图；
图4a-4c为本发明提出的器件结构与现有结构在施加-1000V反向电压下的电场分布仿真结果图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
如图1所示，本发明提供了一种正斜角凹槽终端氧化镓肖特基二极管包括：自下而上依次设置的阴极金属1、氧化镓衬底2、氧化镓轻掺杂外延层3和阳极金属4；其中，从所述氧化镓衬底2的上部分区域和所述氧化镓轻掺杂外延层3的两侧边缘向内刻蚀有正斜角凹槽，使得正斜角凹槽的截面呈圆弧形状；在所述正斜角凹槽设置有钝化层5；所述钝化层5从阳极金属4的边缘部分向下覆盖直至覆盖完所述氧化镓衬底2被刻蚀的区域。
其中，所述正斜角凹槽的刻蚀台面角度小于90度，所述正斜角凹槽的截面为圆弧状，凹槽深度大于氧化镓轻掺杂外延层3的厚度。氧化镓轻掺杂外延层3的厚度为3～20μm，掺杂载流子浓度为1015～1017cm-3。阳极金属4采用Pt金属，厚度为50～500nm。
参考图1，所述阴极金属1，位于氧化镓衬底2背部，其金属采用Ti/Au，Ti的厚度为20～50nm，Au的厚度为100～400nm；所述氧化镓衬底2，有效掺杂浓度为1018～1020cm-3，掺杂离子种类为Si或Sn；
所述氧化镓轻掺杂外延层3，位于氧化镓衬底2的上面，其厚度为3～20μm，有效掺杂浓度1015～1017cm-3；
所述阳极金属4位于氧化镓轻掺杂外延层3上面，其金属采用Pt，厚度为50～500nm；
所述钝化层5为绝缘氧化物，包括但不限于SiO2、Al2O3等，厚度为100～1000nm。
从图1可以看出，本发明的台面角度为正斜角，即小于90度，这样避免在肖特基结处产生电场集聚。此外本发明将外延层完全刻蚀，避免在凹槽底部形成电场集中。
本发明的正斜角凹槽终端氧化镓肖特基二极管采用圆弧截面的正斜角凹槽刻蚀终端，凹槽边缘底角为圆角且凹槽深度大于低掺杂外延层的厚度，大大缓解了电场集中效应，避免器件提前击穿。台面边角为正斜角，使得器件在承担反向电压时，耗尽区更容易向下延伸，从而进一步提高器件的耐高压性能。
如图2所示，本发明提供了一种正斜角凹槽终端氧化镓肖特基二极管的制备方法包括以下步骤：
S100，获取氧化镓衬底2并进行清洗；
本步骤可以选用厚度为650μm，有效掺杂载流子浓度为5×1018cm-3，掺杂离子种类为Sn离子的氧化镓衬底2，依次使用丙酮-剥离液-异丙醇-去离子水超声清洗3分钟，然后使用氮气吹干。
S200，采用氢化物气相外延技术HVPE方法，在清洗后的氧化镓衬底2正面，外延生长氧化镓轻掺杂外延层3；
本步骤可以采用卤化物气相外延技术HVPE方法在清洗后的氧化镓衬底正面制备厚度为10μm，有效掺杂浓度为1×1016cm-3的氧化镓轻掺杂外延层。
S300，采用磁控溅射或电子束蒸发在氧化镓衬底2背面沉积欧姆阴极金属1，并对阴极金属1进行退火；
本步骤对欧姆阴极金属的退火，是在氮气氛围下进行，退火温度为400～500℃，退火时间为1～3分钟。
具体的，可以采用磁控溅射或电子束蒸发方法，将金属Ti/Au沉积在氧化镓衬底2的背面，且靠近氧化镓衬底层的第一层Ti的厚度为20nm，第二层Au金属的厚度为400nm；使用退火炉在氮气氛围下，对阴极金属进行退火，退火温度为470℃，退火时间为1分钟，形成欧姆接触。
S400，在氧化镓轻掺杂外延层3正面采用光刻工艺形成阳极图案，并采用电子束蒸发或磁控溅射沉积Pt作为阳极金属4，并将图案外的金属剥离形成阳极；
本步骤可以利用光刻技术在氧化镓外延层制备阳极图案；采用磁控溅射或电子束蒸发方法，将金属Pt沉积在阳极图案上，沉积厚度为300nm；采用N-甲基吡咯烷酮溶液洗掉光刻胶并连带去除光刻胶上的Pt，形成阳极。
S500，以阳极金属4为掩模，利用ICP干法刻蚀工艺在所述外延轻掺杂氧化镓外延层3自对准刻蚀正斜角凹槽，以使正斜角凹槽的截面呈圆弧形状；其中，凹槽深度大于氧化镓轻掺杂外延层3的厚度；
本步骤采用ICP干法刻蚀工艺的工艺条件是：上功率为100～600W，下功率为15～100W，反应气体为BCl3/Cl2＝20～60/2～10sccm，压强为1～5pa。
在实际中可以选择上功率为250W，下功率为50W，BCl3/Cl2＝30/10sccm，压强为1pa。
S600，将凹槽刻蚀后的样品浸入90℃的25％四甲基氢氧化铵水溶液中10min，以去除刻蚀损伤；
S700，在凹槽刻蚀后的样品表面沉积钝化层5；
本步骤可以采用等离子增强化学气相沉积法PECVD生长500nm厚的SiO2作为钝化层5。
S800，对所述阳极金属4上的钝化层设置开孔图案，并去除开孔图案的钝化层，得到正斜角凹槽终端氧化镓肖特基二极管。
本步骤利用光刻技术在SiO2钝化层上制备开孔图案。以光刻胶为掩模，采用干法刻蚀或湿法腐蚀技术，去除阳极金属上的SiO2，至少露出部分阳极金属区；对去除开孔图案的钝化层后所得到的样品依次进行丙酮-剥离液-异丙醇-去离子水清洗，然后使用氮气吹干，完成器件制作，即得到正斜角凹槽终端氧化镓肖特基二极管。钝化层的材料包括SiO2、Al2O3和NiOx等氧化物，沉积厚度为100～1000nm。
本发明通过使用金属Pt做掩模对氧化镓进行ICP刻蚀，利用Pt对氧化镓化学刻蚀的催化作用，加速靠近掩模区域的各向同性刻蚀速率，最终实现圆弧截面正斜角凹槽终端结构，与传统方式相比，工艺简单可控，重复率高。
本发明的效果可以通过以下实验结果进一步说明：
使用聚焦离子束(FIB)对刻蚀后样品截面进行切割得到刻蚀效果图，结果如图3所示。如图3可见，刻蚀台面边角为小于90度的正斜角，凹槽边沿为光滑的圆弧状。
图4a-图4c展示了本发明提出的器件结构与现有结构在施加-1000V反向电压下的电场分布仿真结果，仿真结构参数设置如下：
外延层厚度为10μm，N型掺杂浓度为1×16cm-3；
衬底厚度为2μm，N型掺杂浓度为5×1018cm-3。(由于衬底厚度与电场分布无关，为简化仿真运算，故设为2μm)。
图4a为本发明结构仿真的电场分布对比图。本发明的电场峰值(Emax)＝1.79MV/cm；图4b为常规无终端结构仿真的电场分布对比图，Emax＝8.16MV/cm；图4c为专利文献(CN102244106A)的圆弧状直角沟槽仿真的电场分布对比图，Emax＝3.77MV/cm。由此可见本发明相比于现有技术缓解了电场集中效应，且耐高压性能有所提升。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种正斜角凹槽终端氧化镓肖特基二极管，其特征在于，包括：自下而上依次设置的阴极金属(1)、氧化镓衬底(2)、氧化镓轻掺杂外延层(3)和阳极金属(4)；其中，从所述氧化镓衬底(2)的上部分区域和所述氧化镓轻掺杂外延层(3)的两侧边缘向内刻蚀有正斜角凹槽，使得正斜角凹槽的截面呈圆弧形状；在所述正斜角凹槽设置有钝化层(5)；所述钝化层(5)从阳极金属(4)的边缘部分向下覆盖直至覆盖完所述氧化镓衬底(2)被刻蚀的区域。
2.根据权利要求1所述的正斜角凹槽终端氧化镓肖特基二极管，其特征在于，所述正斜角凹槽的刻蚀台面角度小于90度。
3.根据权利要求1所述的正斜角凹槽终端氧化镓肖特基二极管，其特征在于，所述正斜角凹槽的截面为圆弧状，凹槽深度大于氧化镓轻掺杂外延层(3)的厚度。
4.根据权利要求1所述的正斜角凹槽终端氧化镓肖特基二极管，其特征在于，轻掺杂外延层(3)的厚度为3～20μm，掺杂载流子浓度为1015～1017cm-3。
5.根据权利要求1所述的正斜角凹槽终端氧化镓肖特基二极管，其特征在于，阳极金属(4)采用Pt金属，厚度为50～500nm。
6.一种正斜角凹槽终端氧化镓肖特基二极管的制备方法，其特征在于，包括以下步骤：
S100，获取氧化镓衬底(2)并进行清洗；
S200，采用氢化物气相外延技术HVPE方法，在清洗后的氧化镓衬底(2)正面，外延生长氧化镓轻掺杂外延层(3)；
S300，采用磁控溅射或电子束蒸发在氧化镓衬底(2)背面沉积欧姆阴极金属(1)，并对阴极金属(1)进行退火；
S400，在氧化镓轻掺杂外延层(3)正面采用光刻工艺形成阳极图案，并采用电子束蒸发或磁控溅射沉积Pt作为阳极金属(4)，并将图案外的金属剥离形成阳极；
S500，以阳极金属(4)为掩模，利用ICP干法刻蚀工艺在所述氧化镓轻掺杂外延层(3)自对准刻蚀正斜角凹槽，以使正斜角凹槽的截面呈圆弧形状；其中，凹槽深度大于氧化镓轻掺杂外延层厚度；
S600，将凹槽刻蚀后的样品浸入90℃的25％四甲基氢氧化铵水溶液中10～15min，以去除刻蚀损伤；
S700，在凹槽刻蚀后的样品表面沉积钝化层(5)；
S800，对所述阳极金属(4)上的钝化层光刻形成开孔图案，并去除开孔图案的钝化层，得到正斜角凹槽终端氧化镓肖特基二极管。
7.根据权利要求6所述的正斜角凹槽终端氧化镓肖特基二极管的制备方法，其特征在于，S300中对阴极金属的退火，是在氮气氛围下进行，退火温度为400～500℃，退火时间为1～3分钟。
8.根据权利要求6所述的正斜角凹槽终端氧化镓肖特基二极管的制备方法，其特征在于，S500中采用ICP干法刻蚀工艺的工艺条件是：上功率为100～600W，下功率为：15～100W，反应气体为BCl3/Cl2＝20～60/2～10sccm，压强为1～5pa。
9.根据权利要求6所述的正斜角凹槽终端氧化镓肖特基二极管的制备方法，其特征在于，在S800中得到正斜角凹槽终端氧化镓肖特基二极管之前，所述正斜角凹槽终端氧化镓肖特基二极管的制备方法还包括：
对去除开孔图案的钝化层所得到的样品依次进行丙酮-剥离液-异丙醇-去离子水清洗，得到正斜角凹槽终端氧化镓肖特基二极管。
10.根据权利要求6所述的正斜角凹槽终端氧化镓肖特基二极管的制备方法，其特征在于，S700中钝化层的材料包括SiO2、Al2O3和NiO，沉积厚度为100～1000nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311759404.4A CN117542900A (zh) | 2023-12-20 | 2023-12-20 | 一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311759404.4A CN117542900A (zh) | 2023-12-20 | 2023-12-20 | 一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117542900A true CN117542900A (zh) | 2024-02-09 |
Family
ID=89790109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311759404.4A Pending CN117542900A (zh) | 2023-12-20 | 2023-12-20 | 一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117542900A (zh) |
-
2023
- 2023-12-20 CN CN202311759404.4A patent/CN117542900A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106887470B (zh) | Ga2O3肖特基二极管器件结构及其制作方法 | |
| CN110379857B (zh) | 一种包含p型氧化镓薄层的开关器件及其制备方法 | |
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| CN108649071B (zh) | 半导体器件及其制造方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| JP2019534553A (ja) | 炭化珪素上に絶縁層を製造する方法及び半導体装置 | |
| AU2020104122A4 (en) | A Low-leakage GaN SBD Device and Preparation Method | |
| CN113782587A (zh) | 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| CN106684132B (zh) | 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法 | |
| CN117542900A (zh) | 一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法 | |
| CN116230750A (zh) | 一种垂直阶梯场板高压GaN基二极管及其制作方法 | |
| CN110676172A (zh) | 一种实现低导通电阻的增强型氮化镓晶体管的方法 | |
| CN114121655B (zh) | 一种基于增强型器件的自终止刻蚀方法及器件 | |
| CN109449213B (zh) | 一种带场板的肖特基结金刚石二极管器件的制备方法 | |
| CN115312605A (zh) | 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 | |
| CN111785776B (zh) | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 | |
| CN113871454A (zh) | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 | |
| CN114743874A (zh) | 氧化镓肖特基二极管制备方法及氧化镓肖特基二极管 | |
| CN211929494U (zh) | 一种具有П型栅的GaN基射频器件 | |
| CN112736130A (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
| CN105552108A (zh) | GaN HEMT器件非合金欧姆接触的制作方法 | |
| CN114220869B (zh) | 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法 | |
| CN116581151B (zh) | 一种低开启电压氧化镓肖特基二极管及其制备方法 | |
| CN117080079B (zh) | 一种氧化镓肖特基二极管及其制备方法 | |
| CN116130523A (zh) | 一种pin结垂直二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |