CN113782587A - 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 - Google Patents

一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 Download PDF

Info

Publication number
CN113782587A
CN113782587A CN202111007214.8A CN202111007214A CN113782587A CN 113782587 A CN113782587 A CN 113782587A CN 202111007214 A CN202111007214 A CN 202111007214A CN 113782587 A CN113782587 A CN 113782587A
Authority
CN
China
Prior art keywords
gallium nitride
layer
type gallium
type
shielding ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111007214.8A
Other languages
English (en)
Inventor
刘超
陈思豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN202111007214.8A priority Critical patent/CN113782587A/zh
Publication of CN113782587A publication Critical patent/CN113782587A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法。所述垂直型Ⅲ族氮化物功率半导体器件为垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T‑MOSFET)；在垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T‑MOSFET)的N型氮化镓漂移层上设置有沟槽，在沟槽底面和二氧化硅层之间设置有P型氮化镓区域，形成屏蔽环结构。本发明屏蔽环结构的设置可以有效地解决传统III族氮化物垂直结构功率器件的局部电场聚集问题，从而改善器件的反向阻断性能以及反向击穿电压；本发明方法适用于III族氮化物体系，工艺相对简单。

Description

一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件及 其制备方法
技术领域
本发明涉及一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法，属于半导体器件技术领域。
背景技术
作为电力电子系统的核心，功率半导体器件及其集成模块广泛应用于消费电子、航天军工、轨道交通、光伏发电与工业控制等众多领域中，承担着变频、整流、变压、功率管理等功能。相较于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，目前以Ⅲ-Ⅴ族化合物半导体碳化硅、氮化镓为代表的第三代半导体，因其具有禁带宽度大、高临界击穿场强、高热导率、电子饱和漂移速率高等优良特性，在高频通信、电力电子等领域具有广阔的应用前景。
目前氮化镓器件的主流商业化应用主要在硅、碳化硅和蓝宝石等衬底上进行异质外延制备的横向型器件。然而，基于异质外延衬底的横向型器件存在外延材料缺陷密度高、沟道性能易受陷阱效应影响从而引起动态导通电阻退化等问题，使其在高压大功率电力电子应用中受到较大限制。另一方面横向型器件也受到陷阱态和表面强电场的影响，从而导致电流崩塌和其他可靠性问题；横向型器件最主要的缺点是器件的击穿电压与电极之间的间距成比例，导致在高压工作场景下需要更大的器件尺寸。因此为了在横向型器件中提升器件的击穿电压，除了使得电极之间分离的方法外，还可以利用增大器件的厚度和改进外延生长材料的质量来改善器件的反向击穿特性，但这增加了高压、大功率器件的整体复杂度和工艺制备成本。
横向型器件的上述问题在单晶氮化镓衬底上同质外延生长实现的垂直型氮化镓功率半导体器件中得到解决。因为垂直型氮化镓功率半导体器件的电场峰值远离器件表面，击穿电压取决于漂移区的厚度和掺杂浓度而非器件尺寸，因此高压器件的制备可以通过增加材料的厚度实现，而不会增大单个器件的尺寸；同时垂直型氮化镓功率半导体器件对表面陷阱态的敏感性较低，可以减小动态导通电阻和缓解电流崩塌效应，但通常垂直型氮化镓功率半导体器件也会因异质结附近电场积聚而导致器件提前击穿。
在器件阻断特性方面，尽管高压功率器件的阻断特性最终由漂移区的掺杂浓度和厚度决定，但通常因器件内部异质结附近局部电场聚集效应而出现提前击穿现象，为了解决上述问题，提出本发明。
发明内容
本发明所要解决的技术问题是提供一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法。本发明屏蔽环结构的设置可以有效地解决传统III族氮化物垂直结构功率器件的局部电场聚集问题，从而改善器件的反向阻断性能以及反向击穿电压；本发明方法适用于III族氮化物体系，工艺相对简单。
本发明的技术方案如下：
一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，所述垂直型Ⅲ族氮化物功率半导体器件为垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)；在垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的N型氮化镓漂移层上设置有沟槽，在沟槽底面和二氧化硅层之间设置有P型氮化镓区域，形成屏蔽环结构。所述P型氮化镓区域也即P型氮化镓屏蔽环区域。
根据本发明优选的，P型氮化镓屏蔽环区域的掺杂离子为Mg离子，掺杂浓度为1e17～1e19cm-3,优选为7e17～3e18cm-3，激活率为1％～20％。
根据本发明优选的，P型氮化镓屏蔽环区域结构为P型氮化镓层或P型氮化镓浮结区。
优选的，所述P型氮化镓层的厚度为50-1500nm，进一步优选为100-800nm，进一步优选180-220nm，最优选为200nm；所述P型氮化镓层的宽度小于等于沟槽的宽度；进一步优选的，所述P型氮化镓层的宽度等于沟槽的宽度；进一步优选的，所述P型氮化镓层的宽度为2-4μm，进一步优选为3-4μm。
优选的，所述P型氮化镓浮结区由P型氮化镓浮结组成，浮结为长方体条状，沿沟槽长度方向设置2-5个，相邻浮结之间的间距为0.5-2μm；浮结的高度为50-1500nm，进一步优选为100-800nm，进一步优选180-220nm，最优选为200nm；浮结宽度为0.2-2μm；浮结之间为N型氮化镓，N型氮化镓的厚度与浮结的高度相同，N型氮化镓材料与N型氮化镓漂移层材料相同。
根据本发明，P型氮化镓屏蔽环区域与N型氮化镓漂移层形成PN结，利用反偏压下PN异质结形成耗尽层的原理，可有效缓解沟槽底部的局部电场聚集效应，从而改善器件的静态特性和提高器件的击穿电压。
根据本发明优选的，所述沟槽的形状为倒梯形、U型、方形或阶梯型。沟槽的深度和高度按现有技术即可。
根据本发明优选的，器件的氧化层选自氧化硅(SiOX)、氮化硅(SiNx)、氧化铪(HfO2)、氧化铝(Al2O3)或氧化镓(Ga2O3)；氧化硅(SiOX)优选为SiO2，氮化硅(SiNx)优选为Si3N4。
根据本发明优选的，器件的衬底层为N型氮化镓衬底层；器件的漂移层为N型氮化镓漂移层。
根据本发明优选的，器件的电极层，包括TMBS器件的阳极与阴极，T-MOSFET器件源、漏、栅极均可选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)、金(Au)、镍(Ni)、铂(Pt)、钒(V)、铜(Cu)、钌(Ru)、钴(Co)或铪(Hf)一种或两种以上的金属材料组合。
根据本发明，垂直沟槽型肖特基势垒二极管(TMBS)或沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的结构为现有已知结构。
根据本发明优选的，垂直沟槽型肖特基势垒二极管(TMBS)从下至上依次设置有金属电极层、N型氮化镓衬底层、N型氮化镓漂移层，N型氮化镓漂移层上设置有沟槽且不穿过N型氮化镓漂移层，沟槽底面设置有P型氮化镓屏蔽环区域，P型氮化镓屏蔽环区域上面以及沟槽的内表面设置有二氧化硅层(氧化层)，二氧化硅层表面、N型氮化镓漂移层的上表面设置有金属电极层。
优选的，N型氮化镓衬底层为重掺杂N型氮化镓衬底层，厚度为1-3μm，掺杂元素为硅，掺杂浓度为4e18cm-3-6e18cm-3；N型氮化镓漂移层为轻掺杂N型氮化镓漂移层，厚度为8-10μm，掺杂元素为硅，掺杂浓度为5e14cm-3-3e16cm-3；二氧化硅层的厚度为180-220nm；二氧化硅层表面、N型氮化镓漂移层的上表面设置的金属电极层为Pt和Au的金属组合，厚度为120-160nm，其和N型氮化镓漂移层形成肖特基接触；N型氮化镓衬底层下表面设置的金属电极层选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)和金(Au)一种或两种以上的材料组合，厚度为280-320nm，其和N型氮化镓衬底层形成欧姆接触。
根据本发明优选的，垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)从下至上依次设置有金属电极层(漏极)、N型氮化镓衬底层、N型氮化镓漂移层、P型氮化镓层、N型氮化镓层、N型氮化镓高掺杂层；N型氮化镓高掺杂层上设置有沟槽，沟槽底部下陷至N型氮化镓漂移层且不穿过N型氮化镓漂移层；沟槽底面设置有P型氮化镓屏蔽环区域，P型氮化镓屏蔽环区域上面以及沟槽的内表面设置有二氧化硅层(氧化层)，二氧化硅层表面设置有金属电极层(栅极)，金属电极(栅极)与N型氮化镓高掺杂层相接触；N型氮化镓高掺杂层上表面设置有二氧化硅层(氧化层)，金属电极层(源极)穿过N型氮化镓高掺杂层上的二氧化硅层与N型氮化镓高掺杂层相接触。
优选的，金属电极层(漏极)为Cr/Au混合金属，厚度分别为50/250nm；N型氮化镓衬底层为重掺杂N型氮化镓衬底层，厚度为1-3μm，掺杂元素为硅，掺杂浓度为4e18cm-3-6e18cm-3；N型氮化镓漂移层为轻掺杂N型氮化镓漂移层，厚度为3-7μm，掺杂元素为硅，掺杂浓度为1e16cm-3-3e16cm-3；P型氮化镓层的厚度为330-370nm，掺杂离子为镁离子，掺杂浓度为2e19cm-3-6e19cm-3；N型氮化镓层的厚度为180-220nm，掺杂元素为硅，掺杂浓度为3e18cm-3-7e18cm-3；N型氮化镓高掺杂层，厚度为18-22nm，掺杂元素为硅，掺杂浓度为1e19cm-3-5e19cm-3；P型氮化镓屏蔽环区域上面以及沟槽的内表面设置的二氧化硅层的厚度为180-220nm；金属电极层(栅极)为Cr/Au的混合金属，厚度分别为50/250nm；金属电极层(源极)为Cr/Au的混合金属，厚度分别为50/250nm)；N型氮化镓高掺杂层上表面的二氧化硅层的厚度与N型氮化镓高掺杂层上表面的金属电极层(栅极)厚度相同。
上述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件的制备方法，其特征在于，采用离子注入或二次外延生长方法，在N型氮化镓漂移层的沟槽底面和二氧化硅层之间设置P型氮化镓屏蔽环区域。
根据本发明优选的，采用离子注入方法在N型氮化镓漂移层的沟槽底面和二氧化硅层之间设置P型氮化镓屏蔽环区域的方法包括步骤：利用离子注入机在N型氮化镓漂移层的沟槽底面进行Mg离子注入，然后进行快速热退火处理(PIA)；所述快速热退火处理是在氮气、氨气、氩气、氢气中的一种或二种以上任意配比的混合物的气体氛围中进行，热退火处理的温度范围为400～1500℃，退火时间为10～90分钟，以提高Mg离子在氮化镓内的激活率，即得到P型氮化镓屏蔽环区域。
根据本发明优选的，采用二次外延生长方法在N型氮化镓漂移层的沟槽底面和二氧化硅层之间设置P型氮化镓屏蔽环区域的方法包括步骤：利用MOCVD外延生长设备，在N型氮化镓漂移层上外延生长P型氮化镓层；利用干法刻蚀工艺刻蚀掉P型氮化镓屏蔽环区域以外的P型氮化镓；刻蚀完成后，利用二氧化硅作为硬质掩膜，遮挡未刻蚀的P型氮化镓所组成的区域，利用MOCVD在N型氮化镓漂移层上表面同质外延一层具有相同掺杂浓度的N型氮化镓，即得。
根据本发明，所述垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的其它结构按现有方法制备即可。
根据本发明，一种优选的方案，利用离子注入方式制备具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)的方法，包括步骤：
(1)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，利用MOCVD方法制备N型氮化镓衬底层；
(2)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，利用MOCVD方法在N型氮化镓衬底层上同质外延N型氮化镓漂移层；
(3)利用干法刻蚀工艺，在N型氮化镓漂移层上刻蚀沟槽区域；然后对刻蚀表面进行损伤处理；
(4)利用离子注入机在N型氮化镓漂移层的沟槽底面进行Mg离子注入，然后进行快速热退火处理(PIA)；所述快速热退火处理是在氮气、氨气、氩气、氢气中的一种或二种以上任意配比的混合物的气体氛围中进行，热退火处理的温度范围为400～1500℃，退火时间为10～90分钟，以提高Mg离子在氮化镓内的激活率，即得到P型氮化镓屏蔽环区域；
(5)利用等离子体增强化学气相沉积(PECVD)，将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体，在P型氮化镓屏蔽环所组成的区域上面以及沟槽的内表面淀积二氧化硅层；
(6)利用电子束蒸镀仪在二氧化硅层表面、N型氮化镓漂移层的上表面淀积金属电极层与N型氮化镓漂移层形成肖特基接触；在N型氮化镓衬底层下表面淀积金属电极层与N型氮化镓衬底层形成欧姆接触。
根据本发明，一种优选的方案，利用二次外延生长方法制备具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)，包括步骤：
(1)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，利用MOCVD方法制备N型氮化镓衬底层；
(2)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，利用MOCVD方法在N型氮化镓衬底层上同质外延N型氮化镓漂移层；
(3)利用三甲基镓(TMGa)、二茂镁(Cp2Mg)和氨气(NH3)分别作为Ga、Mg和N源，H2作为载气，利用MOCVD方法在N型氮化镓漂移层上同质外延生长P型氮化镓层；
(4)利用干法刻蚀工艺刻蚀掉P型氮化镓屏蔽环区域以外的P型氮化镓；然后对刻蚀表面进行损伤处理；
(5)利用二氧化硅作为硬质掩膜，遮挡未刻蚀的P型氮化镓所组成的区域；分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，采用MOCVD法在N型氮化镓漂移层上表面同质外延一层具有相同掺杂浓度的N型氮化镓；
(6)去除二氧化硅硬质掩膜，利用等离子体增强化学气相沉积(PECVD)，将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体，在P型氮化镓屏蔽环所组成的区域上面以及沟槽的内表面淀积二氧化硅层；
(7)利用电子束蒸镀仪在二氧化硅层表面、N型氮化镓漂移层的上表面淀积金属电极层与N型氮化镓漂移层之间形成肖特基接触；在N型氮化镓衬底层下表面淀积金属电极层与N型氮化镓衬底层形成欧姆接触。
根据本发明，一种优选的方案，利用离子注入方式制备具有屏蔽环结构的垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的方法，包括步骤：
(1)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，利用MOCVD方法制备N型氮化镓衬底层；
(2)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，利用MOCVD方法在N型氮化镓衬底层上依次同质外延N型氮化镓漂移层，P型氮化镓层，N型氮化镓层(i-GaN层)，N型氮化镓高掺杂层，从下至上形成n-p-i-n的氮化镓外延片结构；
(3)利用干法刻蚀工艺，在n-p-i-n的氮化镓外延片上进行沟槽区域刻蚀，刻蚀沟槽底部至i-GaN层但不穿过i-GaN层，然后对刻蚀表面进行损伤处理；
(4)利用离子注入机在N型氮化镓漂移层的沟槽底面进行Mg离子注入，然后在氮气、氨气、氩气、氢气中的一种或二种以上任意配比的混合物的气体氛围中进行快速热退火处理，快速热退火处理的温度范围为400～1500℃，退火时间为10～90分钟，以提高Mg离子在氮化镓内的激活率，得到P型氮化镓屏蔽环区域；
(5)利用等离子体增强化学气相沉积(PECVD)，将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体，在P型屏蔽环所组成的区域上面、沟槽的内表面与N型高掺杂氮化镓层表面淀积二氧化硅层；
(6)利用电子束蒸镀仪，在沟槽区域的二氧化硅层表面沉积一层Cr/Au混合金属,并使其与N型氮化镓高掺杂层相接触形成器件的栅极；对N型高掺杂氮化镓层上的二氧化硅进行干法刻蚀出通孔，利用电子束蒸镀仪蒸镀Cr/Au混合金属，形成器件的源极；在N型氮化镓衬底层底部蒸镀Cr/Au混合金属形成欧姆接触，形成器件的漏极。
根据本发明，一种优选的方案，利用二次外延生长方法制备具有屏蔽环结构的垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的方法，包括步骤：
(1)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，利用MOCVD方法制备N型氮化镓衬底层；
(2)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，利用MOCVD方法在N型氮化镓衬底层上同质外延N型氮化镓漂移层；
(3)利用三甲基镓(TMGa)、二茂镁(Cp2Mg)和氨气(NH3)分别作为Ga、Mg和N源，H2作为载气，利用MOCVD方法在N型氮化镓漂移层上同质外延生长P型氮化镓层；
(4)利用干法刻蚀工艺刻蚀掉P型氮化镓屏蔽环区域以外的P型氮化镓；然后对刻蚀表面进行损伤处理；
(5)利用二氧化硅作为硬质掩膜，遮挡未刻蚀的P型氮化镓屏蔽环组成的区域；分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，采用MOCVD法在N型氮化镓漂移层上表面同质外延一层具有相同掺杂浓度的N型氮化镓层，即得到完整的N型氮化镓漂移层；
(6)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为掺杂源，H2作为载气，利用MOCVD方法在N型氮化镓漂移层上依次同质外延一层P型氮化镓层，N型氮化镓层(i-GaN层)，N型氮化镓高掺杂层，从下至上形成n-p-i-n的氮化镓外延片结构；
(7)利用等离子体增强化学气相沉积(PECVD)，将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体，在P型氮化镓屏蔽环组成的区域上面、沟槽的内表面与N型高掺杂氮化镓层表面淀积二氧化硅层；
(8)利用电子束蒸镀仪，在沟槽区域的二氧化硅层表面沉积一层Cr/Au混合金属,并使其与N型氮化镓高掺杂层相接触形成器件的栅极；对N型高掺杂氮化镓层上的二氧化硅进行干法刻蚀出通孔，利用电子束蒸镀仪蒸镀Cr/Au混合金属，形成器件的源极；在N型氮化镓衬底层底部蒸镀Cr/Au混合金属形成欧姆接触，形成器件的漏极
根据本发明，本发明制备方法中所涉及的工艺和条件，如无特殊说明，均为现有方法。
本发明的技术特点及有益效果如下：
1、本发明在垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的N型氮化镓漂移层上的沟槽底面和二氧化硅层之间设置P型氮化镓区域，形成屏蔽环结构，有效地缓解在沟槽底部氧化层拐角处的局部电场聚集问题，从而改善氮化镓垂直结构功率器件的反向阻断性能和提高器件耐压能力。
2、本发明利用离子注入方式或二次外延生长工艺实现在氮化镓垂直沟槽型肖特基势垒二极管和氮化镓垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的沟槽底部形成P型氮化镓屏蔽环结构或浮结设计；本发明方法适用于III族氮化物体系，工艺相对简单，且激活效率较高，获得的P型结构较为稳定。
3、对于具备P型氮化镓屏蔽环的垂直沟槽型肖特基势垒二极管结构设计，通过优化p-GaN屏蔽环的参数，包括p-GaN屏蔽环的掺杂浓度、厚度、宽度、结构布局等参数，以实现内嵌p-GaN屏蔽环的氮化镓垂直型沟槽肖特基势垒(TMBS)二极管的最优电学特性。通过引入的p-GaN屏蔽环与n-GaN漂移区接触之后形成PN结，并且在异质结附近的P型半导体与N型半导体会相互耗尽形成空间电荷区，同时该空间电荷区的宽度会随着反偏压的变化而发生改变，从而实现将聚集的局部电场疏散使得电场在N型氮化镓漂移区中分布更加均匀，以实现提高器件反向击穿电压的目的。
4、对于具备P型氮化镓屏蔽环的垂直沟槽型MOSFET设计，利用离子注入或二次外延生长工艺实现在器件的沟槽底部形成P型氮化镓屏蔽环设计。当器件在反向阻断模式下，可以有效地屏蔽MOSFET沟槽底部氧化层处的高电场，从而实现器件其他性能没有明显降低的情况下有效地改善器件的击穿特性。利用调控离子注入的剂量与注入时所设置的能量和角度参数，在沟槽底部实现P型氮化镓屏蔽环的厚度、宽度、空间分布等参数的改变对器件电学特性的影响。
附图说明
图1为利用离子注入方式制备具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)的工艺流程示意图；
图2为利用二次外延生长方法制备具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)的工艺流程示意图：
图3为实施例1中的垂直沟槽型肖特基势垒二极管(TMBS)的结构示意图；
图4为实施例3中的垂直沟槽型肖特基势垒二极管(TMBS)的结构示意图；
图5为实施例4中的垂直沟槽型肖特基势垒二极管(TMBS)的结构示意图；
图6为实施例5中的垂直沟槽型肖特基势垒二极管(TMBS)的结构示意图；
图7为实施例6中的沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的结构示意图；
图8为实施例7中的沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的结构示意图；
图9为对比例1中的传统垂直沟槽肖特基势垒二极管(TMBS)的结构示意图；
其中，1为金属电极层a，2为N型氮化镓衬底层、3为N型氮化镓漂移层，4为P型氮化镓屏蔽环区域，5为二氧化硅层，6为金属电极层b，7为漏极，8为P型氮化镓层，9为N型氮化镓层，10为N型氮化镓高掺杂层，11为栅极，12为源极。
图10为变化实施例1中具有屏蔽环结构TMBS的P型氮化镓屏蔽环区域的镁离子掺杂浓度(变化范围为8e15～5e19cm-3)得到的反向击穿电压与镁离子掺杂浓度的关系图；
图11为变化实施例1中具有屏蔽环结构TMBS的P型氮化镓屏蔽环区域的厚度(变化范围0.05-1.5μm)得到的反向击穿电压与P型氮化镓屏蔽环区域厚度的关系图；
图12为变化实施例1中具有屏蔽环结构TMBS的P型氮化镓屏蔽环区域的宽度(变化范围0-4μm)得到的反向击穿电压与P型氮化镓屏蔽环区域宽度的关系图；
具体实施方式
下面结合附图及具体实施例对本发明做进一步详细说明。
实施例中所涉及的方法，如无特殊说明，均为现有方法；所用试剂和材料，如无特殊说明，均可市购获得。
实施例1
一种具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)，结构如图3所示，自下至上依次包括金属电极层a1、N型氮化镓衬底层2、N型氮化镓漂移层3，N型氮化镓漂移层3上设置有沟槽且不穿过N型氮化镓漂移层3，沟槽底面设置有P型氮化镓屏蔽环区域4，P型氮化镓屏蔽环区域4为P型氮化镓层，其宽度与沟槽底面相同，P型氮化镓屏蔽环区域4上面以及沟槽的内表面设置有二氧化硅层5，二氧化硅层5表面、N型氮化镓漂移层3的上表面设置有金属电极层b6。
金属电极层a1为Ti/Al/Au(50/200/50nm)的混合金属；N型氮化镓衬底层2为重掺杂N型氮化镓衬底层，厚度为2μm，掺杂元素为硅，掺杂浓度为5e18cm-3；N型氮化镓漂移层3为轻掺杂N型氮化镓漂移层，厚度为9μm，掺杂元素为硅，掺杂浓度为2e16cm-3。
沟槽为方形，深度为2μm，宽度为4μm；P型氮化镓屏蔽环区域4的厚度为200nm，宽度为4μm，掺杂离子为Mg离子，掺杂浓度为1e18cm-3。
P型氮化镓层上表面及沟槽内侧壁设置的二氧化硅层5的厚度为200nm；金属电极层b6为Pt/Au(40/100nm)的混合金属层。
垂直沟槽型肖特基势垒二极管(TMBS)两侧凹陷台面的宽度为中间完整沟槽的一半，凹陷台面宽度均为2μm。
利用离子注入方式制备具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)，制备工艺如图1所示，具体包括步骤：
(1)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为N型杂质源，H2作为载气，在MOCVD中实现在2μm厚的低缺陷，低位错的N型重掺杂氮化镓衬底层，硅的掺杂浓度为5e18cm-3；
(2)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为N型杂质源，H2作为载气，在N型重掺杂氮化镓衬底层表面同质外延一层9μm厚的N型轻掺杂氮化镓漂移层，硅的掺杂浓度为2e16cm-3。
(3)在外延片上利用SiO2做硬质掩膜版，起到遮挡外延片中部分不进行刻蚀区域的作用，在Cl2/BCl3/Ar的混合气氛中利用电感耦合等离子体刻蚀(ICP)进行沟槽区域刻蚀，刻蚀深度为2μm，宽度为4μm的方形沟槽。
(4)干法刻蚀后，材料表面存在大量的带有斜坡的尖峰和毛刺，将样品放入25％的TMAH溶液中，在85℃条件下处理1小时去除因刻蚀造成的表面损伤：然后将样品放入丙酮中加热至85℃，水浴加热10分钟；异丙醇超声清洗5分钟，去离子水冲洗6遍，氮气吹干后使用热板烘干；将浓度为25wt％的氨水溶液水浴加热至85℃，放入样品，水浴加热10分钟；从氨水中取出样品后使用去离子水冲洗6遍，去除表面的氨水，终止氨水的表面处理作用，吹干后使用热板烘干；利用原子力显微镜测试刻蚀深度和刻蚀形貌。
(5)利用离子注入机在沟槽底部进行Mg离子注入实现200nm厚P型氮化镓层作为屏蔽环区域，随后去除表面SiO2硬质掩膜，进行快速热退火处理(PIA)，处理过程为在氮气氛围中进行快速热退火处理，高温退火的温度范围为450℃，退火时间为20分钟，以提高P型氮化镓层内部的空穴激活率。
(6)利用等离子体增强化学气相沉积(PECVD)，将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体，在P型氮化镓区域上面以及沟槽的内侧壁淀积一层200nm厚的二氧化硅薄膜。
(7)最后利用电子束蒸镀仪在二氧化硅层表面、N型氮化镓漂移层的上表面淀积一层Pt/Au(40/100nm)的混合金属与N型氮化镓漂移层形成肖特基接触；在衬底下表面淀积一层Ti/Al/Au(50/200/50nm)的混合金属与重掺杂的N型氮化镓衬底层形成欧姆接触。
实施例2
利用二次外延生长方式制备实施例1所述具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)的制备方法，制备工艺如图2所示，包括步骤：
(1)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为N型杂质源，H2作为载气，在MOCVD中实现在2μm厚的低缺陷，低位错的N型重掺杂氮化镓衬底层，硅的掺杂浓度为5e18cn-3；
(2)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为N型杂质源，H2作为载气，在N型重掺杂氮化镓衬底层表面同质外延一层5μm厚的N型轻掺杂氮化镓漂移层，硅的掺杂浓度为2e16cm-3。
(3)利用三甲基镓(TMGa)、二茂镁(Cp2Mg)和氨气(NH3)分别作为Ga、Mg和N源，H2作为载气，利用MOCVD方法在N型氮化镓漂移层上同质外延生长P型氮化镓层，镁的掺杂浓度为1e18cm-3。
(4)在外延片上利用SiO2做硬质掩膜对P型氮化镓层在Cl2/BCl3/Ar的混合气氛中利用电感耦合等离子体刻蚀(ICP)进行台面边缘刻蚀，刻蚀深度为200nm，干法刻蚀后，材料表面存在大量的带有斜坡的尖峰和毛刺，将样品放入25％的TMAH溶液中，在85℃条件下处理1小时去除因刻蚀造成的表面损伤；然后将样品放入丙酮中加热至85℃，水浴加热10分钟；异丙醇超声清洗5分钟，去离子水冲洗6遍，氮气吹干后使用热板烘干；将浓度为25％的氨水溶液水浴加热至85℃，放入样品，水浴加热10分钟；从氨水中取出样品后使用去离子水冲洗6遍，去除表面的氨水，终止氨水的表面处理作用，氨水吹干后使用热板烘干；利用原子力显微镜测试刻蚀深度和刻蚀形貌。
(5)对P型氮化镓刻蚀完成后，利用二氧化硅作为硬质掩膜，遮挡未刻蚀的P型氮化镓区域，在MOCVD中利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，在N型氮化镓漂移区上同质外延一层具有相同掺杂浓度的4μm厚的N型氮化镓层，硅的掺杂浓度为2e16cm-3。
(6)利用等离子体增强化学气相沉积(PECVD)，将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体，在P型氮化镓区域上面以及沟槽的内侧壁淀积一层200nm厚的二氧化硅薄膜。
(7)最后利用电子束蒸镀仪在二氧化硅层表面、N型氮化镓漂移层的上表面淀积一层Pt/Au(40/100nm)的混合金属与N型氮化镓漂移层形成肖特基接触；在衬底下表面淀积一层Ti/Al/Au(50/200/50nm)的混合金属与重掺杂的N型氮化镓衬底层形成欧姆接触。
实施例3
一种具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)，结构如实施例1所述，所不同的是：P型氮化镓屏蔽环区域4为P型氮化镓层，其宽度与沟槽底面相同，为4μm，P型氮化镓层的厚度为0.5μm，掺杂离子为Mg离子，掺杂浓度为1e18cm-3。其结构如图4所示。
利用离子注入方式制备上述具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)的方法与实施例1一致。
实施例4
一种具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)，结构如图5所示，与实施例1所不同的是：P型氮化镓屏蔽环区域4为P型氮化镓层，P型氮化镓层的厚度为200nm，宽度为3μm，且处于沟槽底面中间位置，掺杂离子为Mg离子，掺杂浓度为1e18cm-3。
利用离子注入方式制备上述具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)的方法与实施例1一致。
实施例5
一种具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)，结构如图6所示，与实施例1所不同的是：所述P型氮化镓屏蔽环区域4为P型氮化镓浮结，其为长方体条状，沿沟槽长度方向设置3个，相邻浮结之间的间距为0.5μm；浮结的高度为200nm，宽度为0.3μm；浮结之间为N型氮化镓，N型氮化镓的厚度与浮结的高度相同，N型氮化镓材料与N型氮化镓漂移层材料相同。
利用离子注入方式制备上述具有屏蔽环结构的垂直沟槽型肖特基势垒二极管(TMBS)的方法与实施例1一致，在沟槽底部进行局部离子注入形成P型氮化镓浮结结构。
P型氮化镓屏蔽环的空间布局发生改变，形成P型氮化镓浮结结构，通过调节浮结的空间分布可以改变垂直沟槽型肖特基势垒二极管的反向耐压特性。
实施例6
一种具有屏蔽环结构的沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)，结构如图7所示，自下至上依次包括金属电极层7(漏极)、N型氮化镓衬底层2、N型氮化镓漂移层3、P型氮化镓层8、N型氮化镓层9、N型氮化镓高掺杂层10；N型氮化镓高掺杂层10上设置有沟槽，沟槽底部下陷至N型氮化镓漂移层3且不穿过N型氮化镓漂移层3；沟槽底面设置有P型氮化镓屏蔽环区域4，P型氮化镓屏蔽环区域4为P型氮化镓层，其宽度与沟槽底面相同，P型氮化镓屏蔽环区域4上面以及沟槽的内表面设置有二氧化硅层5，二氧化硅层5表面设置有金属电极层11(栅极)，金属电极11覆盖部分N型氮化镓高掺杂层10；N型氮化镓高掺杂层10上表面设置有二氧化硅层5，金属电极层12(源极)穿过N型氮化镓高掺杂层10上的二氧化硅层5与N型氮化镓高掺杂层10相接触；N型氮化镓高掺杂层10上表面的二氧化硅层5，金属电极层11(栅极)厚度相同。
漏极7为Cr/Au(50/250nm)的混合金属层；N型氮化镓衬底层2厚度为2μm，掺杂元素为硅，掺杂浓度为5e18cm-3；N型氮化镓漂移层3厚度为5μm，掺杂元素为硅，掺杂浓度为2e16cm-3；P型氮化镓层8厚度为350nm，镁的掺杂浓度为2e19cm-3；N型氮化镓层9厚度为200nm，硅的掺杂浓度为5e18cm-3；N型氮化镓高掺杂层10厚度为20nm，硅的掺杂浓度为1e19cm-3。
沟槽为方形，深度为1.5μm，宽度为4μm；P型氮化镓屏蔽环区域4的厚度为200nm，宽度为4μm，掺杂离子为Mg离子，掺杂浓度为1e18cm-3。
P型氮化镓屏蔽环区域上表面及沟槽内侧壁设置的二氧化硅层的厚度为200nm；金属电极层11(栅极)为Cr/Au(50/250nm)的混合金属。金属电极层12(源极)为Cr/Au混合金属，金属厚度分别为50nm/250nm。
利用离子注入方式制备上述具有屏蔽环结构的沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的方法，包括步骤：
(1)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为N型杂质源，H2作为载气，在MOCVD中实现在2μm厚的低缺陷，低位错的N型氮化镓衬底层，硅的掺杂浓度为5e18cm-3；
(2)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为N型杂质源，H2作为载气，在N型氮化镓衬底层表面同质外延一层5μm厚的N型氮化镓漂移层，硅的掺杂浓度为2e16cm-3；
(3)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为N型杂质源，H2作为载气，在N型氮化镓漂移层表面同质外延一层350nm厚的重掺杂P型氮化镓层，镁的掺杂浓度为2e19cm-3；
(4)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为N型杂质源，H2作为载气，在重掺杂P型氮化镓层表面同质外延一层200nm厚的N型氮化镓层，硅的掺杂浓度为5e18cm-3；
(5)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源，SiH3CH3作为N型杂质源，H2作为载气，在N型氮化镓层表面同质外延一层20nm厚的N型氮化镓高掺杂层，硅的掺杂浓度为1e19cm-3；
(6)在外延片上利用SiO2做硬质掩膜版，起到遮挡外延片中部分不进行刻蚀区域的作用，在Cl2/BCl3/Ar的混合气氛中利用电感耦合等离子体刻蚀(ICP)进行沟槽区域刻蚀，刻蚀深度为1.5μm，宽度为2μm的方形沟槽。干法刻蚀后，材料表面存在大量的带有斜坡的尖峰和毛刺，将样品放入25％的TMAH溶液中，在85℃条件下处理1小时去除因刻蚀造成的表面损伤；然后将样品放入丙酮中加热至85℃，水浴加热10分钟；异丙醇超声清洗5分钟，去离子水冲洗6遍，氮气吹干后使用热板烘干；将浓度为25wt％的氨水溶液水浴加热至85℃，放入样品，水浴加热10分钟；从氨水中取出样品后使用去离子水冲洗6遍，去除表面的氨水，终止氨水的表面处理作用，吹干后使用热板烘干；利用原子力显微镜测试刻蚀深度和刻蚀形貌。
(7)利用离子注入机在沟槽底部进行Mg离子注入实现200nm厚P型氮化镓作为屏蔽环区域，随后去除表面SiO2硬质掩膜，进行快速热退火处理(PIA)，处理过程为在氮气氛围中进行快速热退火处理，高温退火的温度为450℃，退火时间为20分钟，以提高P型氮化镓层内部的空穴激活率。
(8)利用等离子体增强化学气相沉积(PECVD)，将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体，在P型氮化镓屏蔽环区域上面以及沟槽的内侧壁淀积一层200nm厚的二氧化硅薄膜，并在N型氮化镓高掺杂层上表面部分沉积一层厚度为300nm的二氧化硅薄膜。
(9)最后在沟槽区域的二氧化硅层表面沉积一层利用电子束蒸镀仪蒸镀Cr/Au混合金属，金属厚度分别为50nm/250nm,并覆盖部分N型氮化镓高掺杂层10上表面，形成器件的栅极。对N型氮化镓高掺杂层上的二氧化硅进行干法刻蚀出通孔，利用电子束蒸镀仪蒸镀Cr/Au混合金属，金属厚度分别为50nm/250nm,形成器件的源极。在N型氮化镓衬底层底部蒸镀Cr/Au混合金属形成欧姆接触，金属厚度分别为50nm/250nm，形成器件的漏极。
实施例7
一种具有屏蔽环结构的沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)，结构如图8所示，与实施例6所不同的是：所述P型氮化镓屏蔽环区域4为P型氮化镓浮结，其为长方体条状，沿沟槽长度方向设置3个，相邻浮结之间的间距为0.5μm；浮结的高度为200nm，宽度为0.3μm；浮结之间为N型氮化镓，N型氮化镓的厚度与浮结的高度相同，N型氮化镓材料与N型氮化镓漂移层材料相同。
利用离子注入方式制备上述具有屏蔽环结构的沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的方法与实施例6一致，在沟槽底部进行局部离子注入形成P型氮化镓浮结结构。
对比例1
一种垂直沟槽型肖特基势垒二极管(TMBS)，结构如实施例1所述，所不同的是，没有P型氮化镓屏蔽环区域4，其它结构与实施例1一致。
制备方法同实施例1，所不同的是：省略步骤(5)，即不进行离子注入，直接在沟槽底面以及沟槽的内侧壁淀积一层二氧化硅薄膜；其它步骤和条件与实施例1一致。
试验例1
变化实施例1中具有屏蔽环结构TMBS的P型氮化镓屏蔽环区域的镁离子掺杂浓度(变化范围为8e15～5e19cm-3)，通过数值仿真获得器件的反向击穿电压与P型氮化镓屏蔽环区域中镁离子掺杂浓度的关系图，如图10所示。
图中展示了无P型氮化镓屏蔽环的TMBS器件(即对比例1)的反向击穿电压为907V，随着Mg离子掺杂浓度的由小到大递增，器件的反向击穿电压出现先增大后减小的趋势，从镁离子掺杂浓度为8e15cm-3时的918V，到镁离子浓度为1e18cm-3时达到击穿电压的峰值1281V，进一步增大镁离子浓度至5e19cm-3时击穿电压又降低到750V。从数值仿真的结果可以得知，不合理的P型氮化镓屏蔽环的Mg离子掺杂浓度将会导致器件的反向击穿特性不能实现明显改善的效果，因此通过优化P型氮化镓屏蔽环的Mg离子掺杂浓度可以改善器件的耐压能力。
试验例2
变化实施例1中P型氮化镓屏蔽环区域的厚度(变化范围0.05-1.5μm)，通过数值仿真获得器件的反向击穿电压与P型氮化镓屏蔽环区域的厚度的关系图，如图11所示。
图中展示了无P型氮化镓屏蔽环的TMBS器件的反向击穿电压为907V，随着P型氮化镓屏蔽环区域厚度从0.05μm至1.5um变化，得到器件的反向击穿电压从P型氮化镓屏蔽环厚度为0.05μm时的1041V至P型氮化镓屏蔽环厚度为0.2μm时的1281V，进一步增大P型氮化镓屏蔽环厚度至1.5μm时，器件的反向击穿电压逐渐降低到1050V。从数值仿真的结果可以得知，不合理的P型氮化镓屏蔽环厚度参数的变化，不能实现器件耐压特性的明显改善，因此合理的P型氮化镓屏蔽环的厚度参数的设计对器件耐压能力的改善是极有必要的。
试验例3
变化实施例1中P型氮化镓屏蔽环区域的宽度(变化范围0-4μm)，通过数值仿真获得器件的反向击穿电压与P型氮化镓屏蔽环区域的宽度的关系图，如图12所示。
图中当P型氮化镓屏蔽环的宽度为0μm时即是传统结构的TMBS器件的反向击穿电压为907V，随着P型氮化镓屏蔽环区域宽度从0um至4um变化，得到器件的反向击穿电压从P型氮化镓屏蔽环宽度为1μm时的917V至P型氮化镓屏蔽环厚度为3μm时的960V，进一步增大P型氮化镓屏蔽环厚度至4μm时，器件的反向击穿电压急剧增大到1272V。当增大P型氮化镓屏蔽环宽度到4μm时，即与沟槽的宽度相同时，即是当P型氮化镓屏蔽环区域在氧化层拐角处可实现的屏蔽作用最明显，起到主要疏散局部电场的作用，从而表现出器件的反向击穿电压实现明显增大的结果。以得知，随着对P型氮化镓屏蔽环的宽度参数进行优化，可以实现对器件反向耐压性能的改善。

Claims (10)

1.一种具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，其特征在于，所述垂直型Ⅲ族氮化物功率半导体器件为垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)；在垂直沟槽型肖特基势垒二极管(TMBS)或垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)的N型氮化镓漂移层上设置有沟槽，在沟槽底面和二氧化硅层之间设置有P型氮化镓区域，形成屏蔽环结构。
2.根据权利要求1所述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，其特征在于，P型氮化镓屏蔽环区域的掺杂离子为Mg离子，掺杂浓度为1e17～1e19cm-3,优选为7e17～3e18cm-3，激活率为1％～20％。
3.根据权利要求1所述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，其特征在于，P型氮化镓屏蔽环区域结构为P型氮化镓层或P型氮化镓浮结区。
4.根据权利要求3所述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，其特征在于，所述P型氮化镓层的厚度为50-1500nm，进一步优选为100-800nm，进一步优选180-220nm，最优选为200nm；所述P型氮化镓层的宽度小于等于沟槽的宽度；进一步优选的，所述P型氮化镓层的宽度等于沟槽的宽度；进一步优选的，所述P型氮化镓层的宽度为2-4μm，进一步优选为3-4μm。
5.根据权利要求3所述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，其特征在于，所述P型氮化镓浮结区由P型氮化镓浮结组成，浮结为长方体条状，沿沟槽长度方向设置2-5个，相邻浮结之间的间距为0.5-2μm；浮结的高度为50-1500nm，优选为100-800nm，进一步优选180-220nm，最优选为200nm；浮结的宽度为0.2-2μm；浮结之间为N型氮化镓，N型氮化镓的厚度与浮结的高度相同，N型氮化镓材料与N型氮化镓漂移层材料相同。
6.根据权利要求1所述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，其特征在于，包括以下条件中的一项或多项：
i、所述沟槽的形状为倒梯形、U型、方形或阶梯型；
ii、器件的氧化层选自氧化硅(SiOX)、氮化硅(SiNx)、氧化铪(HfO2)、氧化铝(Al2O3)或氧化镓(Ga2O3)；氧化硅(SiOX)优选为SiO2，氮化硅(SiNx)优选为Si3N4；
iii、器件的衬底层为N型氮化镓衬底层；器件的漂移层为N型氮化镓漂移层；
iv、器件的电极层，包括TMBS器件的阳极与阴极，T-MOSFET器件源、漏、栅极均可选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)、金(Au)、镍(Ni)、铂(Pt)、钒(V)、铜(Cu)、钌(Ru)、钴(Co)、铱(Ir)、锆(Zr)或铪(Hf)一种或两种以上的金属材料组合。
7.根据权利要求1所述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，其特征在于，垂直沟槽型肖特基势垒二极管(TMBS)从下至上依次设置有金属电极层、N型氮化镓衬底层、N型氮化镓漂移层，N型氮化镓漂移层上设置有沟槽且不穿过N型氮化镓漂移层，沟槽底面设置有P型氮化镓屏蔽环区域，P型氮化镓屏蔽环区域上面以及沟槽的内表面设置有二氧化硅层(氧化层)，二氧化硅层表面、N型氮化镓漂移层的上表面设置有金属电极层；
优选的，N型氮化镓衬底层为重掺杂N型氮化镓衬底层，厚度为1-3μm，掺杂元素为硅，掺杂浓度为4e18cm-3-6e18cm-3；N型氮化镓漂移层为轻掺杂N型氮化镓漂移层，厚度为8-10μm，掺杂元素为硅，掺杂浓度为5e14cm-3-3e16cm-3；二氧化硅层的厚度为180-220nm；二氧化硅层表面、N型氮化镓漂移层的上表面设置的金属电极层为Pt和Au的金属组合，厚度为120-160nm，其和N型氮化镓漂移层形成肖特基接触；N型氮化镓衬底层下表面设置的金属电极层选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)和金(Au)一种或两种以上的材料组合，厚度为280-320nm，其和N型氮化镓衬底层形成欧姆接触。
8.根据权利要求1所述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件，其特征在于，垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET)从下至上依次设置有金属电极层(漏极)、N型氮化镓衬底层、N型氮化镓漂移层、P型氮化镓层、N型氮化镓层、N型氮化镓高掺杂层；N型氮化镓高掺杂层上设置有沟槽，沟槽底部下陷至N型氮化镓漂移层且不穿过N型氮化镓漂移层；沟槽底面设置有P型氮化镓屏蔽环区域，P型氮化镓屏蔽环区域上面以及沟槽的内表面设置有二氧化硅层(氧化层)，二氧化硅层表面设置有金属电极层(栅极)，金属电极(栅极)与N型氮化镓高掺杂层相接触；N型氮化镓高掺杂层上表面设置有二氧化硅层(氧化层)，金属电极层(源极)穿过N型氮化镓高掺杂层上的二氧化硅层与N型氮化镓高掺杂层相接触；
优选的，金属电极层(漏极)为Cr/Au混合金属，厚度分别为50/250nm；N型氮化镓衬底层为重掺杂N型氮化镓衬底层，厚度为1-3μm，掺杂元素为硅，掺杂浓度为4e18cm-3-6e18cm-3；N型氮化镓漂移层为轻掺杂N型氮化镓漂移层，厚度为3-7μm，掺杂元素为硅，掺杂浓度为1e16cm-3-3e16cm-3；P型氮化镓层的厚度为330-370nm，掺杂离子为镁离子，掺杂浓度为2e19cm-3-6e19cm-3；N型氮化镓层的厚度为180-220nm，掺杂元素为硅，掺杂浓度为3e18cm-3-7e18cm-3；N型氮化镓高掺杂层，厚度为18-22nm，掺杂元素为硅，掺杂浓度为1e19cm-3-5e19cm-3；P型氮化镓屏蔽环区域上面以及沟槽的内表面设置的二氧化硅层的厚度为180-220nm；金属电极层(栅极)为Cr/Au的混合金属，厚度分别为50/250nm；金属电极层(源极)为Cr/Au的混合金属，厚度分别为50/250nm)；N型氮化镓高掺杂层上表面的二氧化硅层的厚度与N型氮化镓高掺杂层上表面的金属电极层(栅极)厚度相同。
9.如权利要求1-8任意一项所述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件的制备方法，其特征在于，采用离子注入或二次外延生长方法，在N型氮化镓漂移层的沟槽底面和二氧化硅层之间设置P型氮化镓屏蔽环区域。
10.根据权利要求9所述具有屏蔽环结构的垂直型Ⅲ族氮化物功率半导体器件的制备方法，其特征在于，采用离子注入方法在N型氮化镓漂移层的沟槽底面和二氧化硅层之间设置P型氮化镓屏蔽环区域的方法包括步骤：利用离子注入机在N型氮化镓漂移层的沟槽底面进行Mg离子注入，然后进行快速热退火处理(PIA)；所述快速热退火处理是在氮气、氨气、氩气、氢气中的一种或二种以上任意配比的混合物的气体氛围中进行，热退火处理的温度范围为400～1500℃，退火时间为10～90分钟，以提高Mg离子在氮化镓内的激活率，即得到P型氮化镓屏蔽环区域；
优选的，采用二次外延生长方法在N型氮化镓漂移层的沟槽底面和二氧化硅层之间设置P型氮化镓屏蔽环区域的方法包括步骤：利用MOCVD外延生长设备，在N型氮化镓漂移层上外延生长P型氮化镓层；利用干法刻蚀工艺刻蚀掉P型氮化镓屏蔽环区域以外的P型氮化镓；刻蚀完成后，利用二氧化硅作为硬质掩膜，遮挡未刻蚀的P型氮化镓所组成的区域，利用MOCVD在N型氮化镓漂移层上表面同质外延一层具有相同掺杂浓度的N型氮化镓，即得。
CN202111007214.8A 2021-08-30 2021-08-30 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 Pending CN113782587A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111007214.8A CN113782587A (zh) 2021-08-30 2021-08-30 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111007214.8A CN113782587A (zh) 2021-08-30 2021-08-30 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113782587A true CN113782587A (zh) 2021-12-10

Family

ID=78840161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111007214.8A Pending CN113782587A (zh) 2021-08-30 2021-08-30 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113782587A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220871A (zh) * 2021-12-17 2022-03-22 山东大学 一种具有沟槽隔离层的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法
CN116072710A (zh) * 2023-04-04 2023-05-05 北京昕感科技有限责任公司 双沟槽型SiC MOSFET元胞结构、器件及制备方法
CN116581149A (zh) * 2023-07-13 2023-08-11 北京昕感科技有限责任公司 具有夹层的双沟槽SiC MOSFET元胞结构、器件及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386223A (zh) * 2011-11-01 2012-03-21 中山大学 GaN高阈值电压增强型MOSHFET器件及制备方法
US20140159053A1 (en) * 2012-12-07 2014-06-12 Industrial Technology Research Institute Sic trench gate transistor with segmented field shielding region and method of fabricating the same
KR20150078759A (ko) * 2013-12-31 2015-07-08 서강대학교산학협력단 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN106876485A (zh) * 2017-03-06 2017-06-20 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
US20180019322A1 (en) * 2016-07-13 2018-01-18 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
CN110729346A (zh) * 2019-09-30 2020-01-24 东南大学 一种低导通电阻高耐压能力的宽禁带半导体整流器件
CN110767752A (zh) * 2019-10-31 2020-02-07 中国科学院长春光学精密机械与物理研究所 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386223A (zh) * 2011-11-01 2012-03-21 中山大学 GaN高阈值电压增强型MOSHFET器件及制备方法
US20140159053A1 (en) * 2012-12-07 2014-06-12 Industrial Technology Research Institute Sic trench gate transistor with segmented field shielding region and method of fabricating the same
KR20150078759A (ko) * 2013-12-31 2015-07-08 서강대학교산학협력단 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
US20180019322A1 (en) * 2016-07-13 2018-01-18 Fuji Electric Co., Ltd. Semiconductor device manufacturing method
CN106876485A (zh) * 2017-03-06 2017-06-20 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN110729346A (zh) * 2019-09-30 2020-01-24 东南大学 一种低导通电阻高耐压能力的宽禁带半导体整流器件
CN110767752A (zh) * 2019-10-31 2020-02-07 中国科学院长春光学精密机械与物理研究所 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y ZHANG, ETAL: "Novel GaN trench MIS barrier Schottky rectifiers with implanted field rings", 《2016 IEEE INTERNATIONAL ELECTRON DEVICES MEETING》, 2 February 2017 (2017-02-02), pages 16 - 252 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220871A (zh) * 2021-12-17 2022-03-22 山东大学 一种具有沟槽隔离层的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法
CN116072710A (zh) * 2023-04-04 2023-05-05 北京昕感科技有限责任公司 双沟槽型SiC MOSFET元胞结构、器件及制备方法
CN116072710B (zh) * 2023-04-04 2023-06-06 北京昕感科技有限责任公司 双沟槽型SiC MOSFET元胞结构、器件及制备方法
CN116581149A (zh) * 2023-07-13 2023-08-11 北京昕感科技有限责任公司 具有夹层的双沟槽SiC MOSFET元胞结构、器件及制备方法
CN116581149B (zh) * 2023-07-13 2023-09-29 北京昕感科技有限责任公司 具有夹层的双沟槽SiC MOSFET元胞结构、器件及制备方法

Similar Documents

Publication Publication Date Title
US11222985B2 (en) Power semiconductor device
CN113782587A (zh) 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
US8981428B2 (en) Semiconductor device including GaN-based compound semiconductor stacked layer and method for producing the same
KR20120005372A (ko) 조합형 필드 플레이트 및 보호 링을 갖는 쇼트키 다이오드
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
US12087855B2 (en) Vertical UMOSFET device with high channel mobility and preparation method thereof
CN110783413B (zh) 横向结构氧化镓的制备方法及横向结构氧化镓
CN113421914B (zh) p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN112635544A (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
CN110797391B (zh) 肖特基二极管的制备方法
CN115172463A (zh) 一种具有垂直保护环结构的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法
CN116741635A (zh) 基于无掩膜再生长低阻延伸层的hemt器件制备方法
CN116666428A (zh) 一种氮化镓肖特基二极管及其制备方法
CN116230750A (zh) 一种垂直阶梯场板高压GaN基二极管及其制作方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
CN114639718A (zh) 一种氮化镓基垂直型超级结肖特基二极管及其制备方法
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
CN115036220A (zh) 氮化镓电子器件及其制备方法
CN114220869B (zh) 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
CN113990920A (zh) 一种具有壳核结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
CN111180398A (zh) 一种氧化镓场效应晶体管及其制备方法
CN113990918B (zh) 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法
CN219393401U (zh) 高集成度增强型GaN-HEMT

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination