CN113990920A - 一种具有壳核结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 - Google Patents

一种具有壳核结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 Download PDF

Info

Publication number
CN113990920A
CN113990920A CN202111186920.3A CN202111186920A CN113990920A CN 113990920 A CN113990920 A CN 113990920A CN 202111186920 A CN202111186920 A CN 202111186920A CN 113990920 A CN113990920 A CN 113990920A
Authority
CN
China
Prior art keywords
gallium nitride
type gallium
layer
metal electrode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111186920.3A
Other languages
English (en)
Inventor
刘超
陈思豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN202111186920.3A priority Critical patent/CN113990920A/zh
Publication of CN113990920A publication Critical patent/CN113990920A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法。本发明器件包括:N型氮化镓衬底层;N型氮化镓漂移层,位于N型氮化镓衬底层上方的;N型氮化镓漂移层上设置有沟槽;沟槽底面和侧壁设置有N型氮化镓环,N型氮化镓环上方设置有P型氮化镓区,N型氮化镓环和P型氮化镓区形成壳核结构;氧化层,P型氮化镓区外表面、N型氮化镓环暴露面、沟槽内壁暴露面设置有氧化层;金属电极层。本发明的结构设计能从本质上解决异质结附近电场聚集的问题从而提升器件的反向耐压能力,同时器件的正向导通电阻没有明显衰退现象,进一步展现了垂直型功率器件在高频、高功率器件领域实现商业化应用的巨大前景。

Description

一种具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件及其 制备方法
技术领域
本发明涉及一种具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法,属于半导体器件技术领域。
背景技术
目前氮化镓器件已经成功实现商业化应用的主要是在硅、碳化硅和蓝宝石等衬底上进行异质外延制备的横向型器件。利用氮化镓与铝镓氮材料之间形成的异质结界面处所存在的二维电子气层(2DEG)充当导电沟道所制备的高电子迁移率场效应晶体管(HEMT)器件,成功实现高频传输与双向开关元件的功能,广泛应用于5G高频通讯和消费电子等领域。然而,基于异质外延衬底的横向型器件存在外延材料缺陷密度高、沟道性能易受陷阱效应等影响从而引起动态导通电阻退化等问题,使其在高压大功率电力电子系统的应用中受到较大限制。另一方面横向器件也受到陷阱态和表面强电场的影响,从而导致电流崩塌和其它可靠性问题;横向器件最主要的缺点是器件的击穿电压与电极之间的间距成比例,导致在高压工作场景下需要更大的器件面积。因此为了在横向器件中提升器件的击穿电压,除了使得不同电极分离的方法外,还可以利用增大器件的厚度和改进外延生长材料的质量来改善器件的反向阻断性能,这同时增加了商业化生产高压、大功率器件的整体复杂度和工艺制备成本。
横向器件的这些问题在单晶氮化镓衬底上同质外延生长的垂直型氮化镓功率器件可从根本上得到较好地解决。因为垂直型氮化镓功率器件的电场峰值远离器件表面,击穿电压取决于漂移层的厚度和浓度而非器件的尺寸,因此高压器件的制备可以通过增加材料的厚度而不会增大单个器件的尺寸,同时垂直型氮化镓功率器件对表面陷阱态的敏感性较低,可以减小动态导通电阻和缓解电流崩塌效应。但通常垂直型氮化镓功率器件也会因异质结附近电场积聚而导致器件发生提前击穿,并且正向导通沟道区域也会因器件内部载流子的耗尽效应而导致器件正向导通电阻较大的问题。
肖特基二极管因其具有压降低、开关速度快等优点而成为现代电力电子系统的重要组成部分。为满足消费电子、高频通讯等领域的应用,对传统肖特基二极管在高压、大功率应用场景中提出了更高要求,同时器件的性能限制也变得越来越突出。
当传统氮化镓肖特基二极管工作在高反偏压下,材料较高的电阻率和较高的肖特基势垒是显著增加通态压降和降低器件开关速度的主要限制性因素。同时,肖特基接触区域的表面高电场导致器件接触界面发生隧穿效应,从而使得器件的反向漏电流明显增大。氮化镓垂直沟槽型肖特基势垒(TMBS)二极管的提出能大幅改善传统氮化镓肖特基二极管反向漏电大、局部电场聚集所导致器件发生提前击穿等显著问题。利用金属氧化物半导体(MOS)结构来屏蔽部分肖特基表面高电场,可以较好地缓解由镜像力导致肖特基势垒高度降低的问题,从而减小器件的反向漏电流。尽管氮化镓垂直型沟槽肖特基势垒(TMBS)二极管相对于传统平面型肖特基势垒二极管在性能上有较大的提升,但由于在肖特基接触区表面引入沟槽结构,在沟槽底部的拐角处(氧化层与氮化镓接触的沟槽底部拐角处)会有较强的局部电场聚集效应,这将限制并降低垂直型沟槽肖特基势垒二极管的反向耐压能力。
为解决上述问题,提出本发明。
发明内容
针对现有技术存在的不足,本发明提供一种具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件及其制备方法。本发明在器件的沟槽底部增加壳核结构可以尽可能使得器件在击穿特性实现大幅提升的情况下,器件的正向导通电阻依然能够保持良好的性能。本发明的结构设计能从本质上解决异质结附近电场聚集的问题从而提升器件的反向耐压能力,同时器件的正向导通电阻没有明显衰退现象,进一步展现了垂直型功率器件在高频、高功率器件领域实现商业化应用的巨大前景。
本发明的技术方案如下:
一种具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,包括:
N型氮化镓衬底层;
N型氮化镓漂移层,位于N型氮化镓衬底层上方的;
N型氮化镓漂移层上设置有沟槽;沟槽底面和侧壁设置有N型氮化镓环,N型氮化镓环上方设置有P型氮化镓区,N型氮化镓环和P型氮化镓区形成壳核结构;
氧化层,P型氮化镓区外表面、N型氮化镓环暴露面、沟槽内壁暴露面设置有氧化层;
金属电极层。
根据本发明优选的,N型氮化镓环由底层以及侧壁组成,底层和侧壁垂直连接,底层覆盖沟槽底面并与沟槽底面面积相同,侧壁设置在沟槽侧壁上;底层的厚度为0.02-2μm;侧壁的厚度为0.02-1μm,优选为0.1-0.3μm;侧壁的高度为0.05-2μm,优选为1.5-2μm;N型氮化镓环的掺杂元素为硅,掺杂浓度为1e14-5e20 cm-3,优选掺杂浓度为1e16-2e17cm-3,进一步优选掺杂浓度为1e17-2e17 cm-3。N型氮化镓环侧壁的高度为N型氮化镓环底层的厚度与N型氮化镓环侧壁覆盖沟槽侧壁的高度之和。
根据本发明优选的,P型氮化镓区设置于N型氮化镓环底层的上方,且覆盖底层;P型氮化镓区的厚度为0.02-2μm;P型氮化镓区掺杂元素为镁离子,掺杂浓度为1e15-1e20cm-3,优选掺杂浓度范围为7e17-3e18 cm-3
根据本发明优选的,所述半导体器件还可包括P型氮化镓层、N型氮化镓层、N型氮化镓高掺杂层;N型氮化镓高掺杂层上表面还设置有氧化层。
根据本发明优选的,所述沟槽的深度和高度按现有技术即可。
根据本发明优选的,所述氧化层选自氧化硅(SiOX)、氮化硅(SiNx)、氧化铪(HfO2)、氧化铝(Al2O3)或高K介质层;氧化硅(SiOX)优选为SiO2,氮化硅(SiNx)优选为Si3N4
根据本发明优选的,所述金属电极层选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)、金(Au)、镍(Ni)、铂(Pt)、钒(V)、铜(Cu)、钌(Ru)、钴(Co)或铪(Hf)一种或两种以上的金属材料组合。
根据本发明优选的,所述半导体器件为垂直沟槽型肖特基势垒二极管(TMBS),从下至上依次设置有金属电极层、N型氮化镓衬底层、N型氮化镓漂移层,N型氮化镓漂移层上设置有沟槽且不穿过N型氮化镓漂移层,沟槽底面和侧壁设置有N型氮化镓环,N型氮化镓环上方设置有P型氮化镓区,N型氮化镓环和P型氮化镓区形成壳核结构;P型氮化镓区外表面、N型氮化镓环暴露面以及沟槽内壁暴露面设置有二氧化硅层(氧化层),二氧化硅层表面、N型氮化镓漂移层的上表面设置有金属电极层。
优选的,N型氮化镓衬底层为重掺杂N型氮化镓衬底层,厚度为1-3μm,掺杂元素为硅,掺杂浓度为4e18-6e18cm-3;N型氮化镓漂移层为轻掺杂N型氮化镓漂移层,厚度为8-10μm,掺杂元素为硅,掺杂浓度为5e14-3e16cm-3;二氧化硅层的厚度为180-220nm;二氧化硅层表面、N型氮化镓漂移层的上表面设置的金属电极层为Pt和Au的金属组合,厚度为120-160nm,其和N型氮化镓漂移层形成肖特基接触;N型氮化镓衬底层下表面设置的金属电极层选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)或金(Au)中的一种或两种以上的材料组合,厚度为280-320nm,其和N型氮化镓衬底层形成欧姆接触。
根据本发明优选的,所述半导体器件为垂直型沟槽金属氧化物半导体场效应晶体管(T-MOSFET),从下至上依次设置有金属电极层(漏极)、N型氮化镓衬底层、N型氮化镓漂移层、P型氮化镓层、N型氮化镓层、N型氮化镓高掺杂层;N型氮化镓高掺杂层上设置有沟槽,沟槽底部下陷至N型氮化镓漂移层且不穿过N型氮化镓漂移层;沟槽底面和侧壁设置有N型氮化镓环,N型氮化镓环上方设置有P型氮化镓区,N型氮化镓环和P型氮化镓区形成壳核结构;P型氮化镓区外表面、N型氮化镓环暴露面以及沟槽内壁暴露面设置有二氧化硅层(氧化层);二氧化硅层表面设置有金属电极层(栅极),金属电极(栅极)与N型氮化镓高掺杂层相接触;N型氮化镓高掺杂层上表面设置有二氧化硅层(氧化层),金属电极层(源极)穿过N型氮化镓高掺杂层上的二氧化硅层与N型氮化镓高掺杂层相接触。
优选的,金属电极层(漏极)为Cr/Au混合金属,厚度分别为50/250nm;N型氮化镓衬底层为重掺杂N型氮化镓衬底层,厚度为1-3μm,掺杂元素为硅,掺杂浓度为4e18-6e18cm-3;N型氮化镓漂移层为轻掺杂N型氮化镓漂移层,厚度为2-10μm,掺杂元素为硅,掺杂浓度为1e16-3e16cm-3;P型氮化镓层的厚度为330-370nm,掺杂离子为镁离子,掺杂浓度为2e19-6e19 cm-3;N型氮化镓层的厚度为180-220nm,掺杂元素为硅,掺杂浓度为3e18-7e18 cm-3;N型氮化镓高掺杂层,厚度为18-22nm,掺杂元素为硅,掺杂浓度为1e19-5e19 cm-3;P型氮化镓区外表面、N型氮化镓环暴露面以及沟槽内壁暴露面设置的二氧化硅层的厚度为180-220nm;金属电极层(栅极)为Cr/Au的混合金属,厚度分别为50/250nm;金属电极层(源极)为Cr/Au的混合金属,厚度分别为50/250nm;N型氮化镓高掺杂层上表面的二氧化硅层的厚度与N型氮化镓高掺杂层上表面的金属电极层(栅极)厚度相同。
上述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件的制备方法,包括步骤:
(1)利用MOCVD方法制备N型氮化镓衬底层;
(2)利用MOCVD方法在N型氮化镓衬底层上同质外延N型氮化镓漂移层;
(3)利用干法刻蚀工艺,刻蚀沟槽区域;然后对刻蚀表面进行损伤处理;
(4)利用离子注入机在沟槽区域底面的下部和侧壁方向的N型氮化镓漂移层进行Si离子注入,形成N型掺杂浓度高于N型氮化镓漂移层的N型氮化镓环;再利用离子注入机对沟槽区域底部、N型氮化镓环上方的N型氮化镓漂移层进行Mg离子注入形成P型氮化镓区;或,利用离子注入机在沟槽区域底部和侧壁方向的N型氮化镓漂移层进行Si离子注入,形成N型掺杂浓度高于N型氮化镓漂移层的N型氮化镓环;再利用MOCVD方法在沟槽区域底部、N型氮化镓环上方沉积P型氮化镓区;
然后进行快速热退火处理(PIA);
(5)利用等离子体增强化学气相沉积(PECVD)制备氧化层;
(6)利用电子束蒸镀仪制备金属电极层。
根据本发明优选的,步骤(2)和步骤(3)之间,还包括:利用MOCVD方法在N型氮化镓漂移层表面自下至上依次制备P型氮化镓层,N型氮化镓层,N型氮化镓高掺杂层的步骤。
根据本发明优选的,步骤(4)中,所述快速热退火处理是在氮气、氨气、氩气或氢气中的一种或两种以上任意配比的混合气体氛围中进行,热退火处理的温度范围为400~1500℃,退火时间为10~90分钟,以提高Mg离子在氮化镓内的激活率。
本发明的技术特点及有益效果如下:
1、本发明优选利用离子注入工艺进行硅掺杂形成N型氮化镓环和利用Mg离子注入形成P型氮化镓区。本发明离子注入工艺实现注入层与基体之间没有明显的界面效应,结合强度高、附着性好,且不会改变器件的外形尺寸和表面光洁度。并且,本发明方法适用于氮化镓体系,工艺简单。
2、本发明壳核结构的设计有效地解决了Ⅲ族氮化物垂直结构电子器件(包括光电器件、射频器件、功率器件等)的氧化层拐角处的电场聚集问题从而提升器件的反向耐压能力,同时也能使得器件的正向导通电阻得以保持优良性能。其中,P型氮化镓区可以实现缓解沟槽底部电场聚集效应而提高器件的反向耐压能力的作用;N型氮化镓环可以成功降低因P型氮化镓区与轻掺杂N型氮化镓漂移层之间所形成的结型场效应管(JFET)电阻,并为器件正向导通状态下提供额外的电流路径,从而降低器件的正向导通电阻;两种结构结合使得器件实现在正向导通特性不发生明显降低的前提下,使得器件的反向耐压特性得到明显改善。
3、利用TCAD仿真辅助分析优化壳核结构中N型氮化镓环的相关参数实现器件性能优化。借助TCAD仿真辅助分析器件结构参数,可以节省大量时间和成本,更好的指导后续工艺实验的制备。
4、通过优化壳核结构中N型氮化镓环的相关参数(包括N型氮化镓环的掺杂浓度,宽度如图2、3中的W,高度如图2、3中的H)以实现内嵌壳核结构的Ⅲ族氮化物垂直型沟槽肖特基势垒(TMBS)二极管或垂直型沟槽金属氧化物半导体场效应(T-MOSFET)晶体管的最优电学性能。通过大量数值仿真分析,在氮化镓垂直型沟槽肖特基势垒(TMBS)二极管中嵌入新颖的壳核结构设计,维持器件良好正向传导特性的情况下,使得器件的反向耐压能力得到大幅改善,同时反向漏电也得到进一步的降低,提高了器件的可靠性和达到降低功耗的目的,进一步缩减了器件尺寸和工艺制备成本。在传统的半导体制造工艺中,进行壳核结构区域的双层离子注入工艺是切实可行的,并且工艺实验的难度与复杂度在可控范围内。因此,这种在传统氮化镓垂直型沟槽肖特基势垒(TMBS)二极管和垂直型沟槽金属氧化物半导体场效应(T-MOSFET)晶体管中内嵌壳核结构将非常有希望在未来将氮化镓垂直型电力电子器件应用于高频、高压和大功率的工业电子系统和功率集成模块中。展现了氮化镓垂直型电子器件作为突破传统电子器件物理极限成为新一代理想替代产品的巨大潜力。
附图说明
图1为利用离子注入方式实现P型氮化镓区与N型氮化镓环结合形成壳核结构的氮化镓垂直型沟槽肖特基势垒(TMBS)二极管的工艺流程示意图;
图2为实施例1中具有壳核结构的垂直型沟槽肖特基势垒(TMBS)二极管的结构示意图;
图3为实施例2中具有壳核结构的垂直型沟槽金属氧化物半导体场效应晶体管(T-MOSFET)的结构示意图;
图4为对比例1中传统的氮化镓垂直型沟槽肖特基势垒二极管的结构示意图;
图5为对比例2中传统的氮化镓垂直型沟槽金属氧化物半导体场效应晶体管的结构示意图;
1为金属电极层a,2为N型氮化镓衬底层、3为N型氮化镓漂移层,4为N型氮化镓环,5为P型氮化镓区,6为二氧化硅层,7为金属电极层b,8为P型氮化镓层,9为N型氮化镓层,10为N型氮化镓高掺杂层,11为源极,12为栅极;
图6为对比例1中的传统氮化镓垂直型沟槽肖特基势垒二极管与实施例1中具有壳核结构的氮化镓垂直型沟槽肖特基势垒二极管的正向特性曲线图;
图7为对比例1中传统氮化镓垂直型沟槽肖特基势垒二极管与实施例1中具有壳核结构的氮化镓垂直型沟槽肖特基势垒二极管的反向特性曲线图;
图8为具有壳核结构的氮化镓垂直型沟槽肖特基势垒二极管的击穿电压和正向导通电阻与N型氮化镓环掺杂浓度的关系图;
图9为具有壳核结构的氮化镓垂直型沟槽肖特基势垒二极管的击穿电压和正向导通电阻与N型氮化镓环宽度(W)的关系图;
图10为具有壳核结构的氮化镓垂直型沟槽肖特基势垒二极管中的击穿电压和正向导通电阻与N型氮化镓环高度(H)的关系图。
具体实施方式
下面结合附图及具体实施例对本发明做进一步详细说明。
实施例中所涉及的方法,如无特殊说明,均为现有方法;所用试剂和材料,如无特殊说明,均可市购获得。
实施例1
一种具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,所述半导体器件为垂直沟槽型肖特基势垒二极管(TMBS),如图2所示,从下至上依次设置有阳极金属电极层a 1、N型氮化镓衬底层2、N型氮化镓漂移层3,N型氮化镓漂移层3上设置有沟槽(深度为2μm,宽度为3μm的长方体沟槽)且不穿过N型氮化镓漂移层3。沟槽底面和侧壁设置有N型氮化镓环4,N型氮化镓环4由底层以及侧壁组成,底层和侧壁垂直连接,底层覆盖沟槽底面并与沟槽底面面积相同,侧壁设置在沟槽侧壁上;底层的厚度为0.1μm,侧壁的厚度(如图2、W所示)为0.3μm,侧壁的高度(如图2、H所示)为0.3μm。掺杂元素为硅,掺杂浓度为1e17 cm-3。P型氮化镓区5设置于N型氮化镓环4底层的上方,且覆盖底层;P型氮化镓区5的厚度为0.2μm,掺杂元素为镁,掺杂浓度为8e17 cm-3,N型氮化镓环4和P型氮化镓区5形成壳核结构。P型氮化镓区5外表面以及沟槽内壁暴露面设置有二氧化硅层6,二氧化硅层6表面、N型氮化镓漂移层3的上表面设置有阴极金属电极层b7。
N型氮化镓衬底层为重掺杂N型氮化镓衬底层,厚度为2μm,掺杂元素为硅,掺杂浓度为5e18 cm-3;N型氮化镓漂移层为轻掺杂N型氮化镓漂移层,厚度为9μm,掺杂元素为硅,掺杂浓度为2e16 cm-3;二氧化硅层的厚度为200nm;二氧化硅层表面、N型氮化镓漂移层的上表面设置的阳极金属电极层为Pt和Au的金属组合,厚度为150nm,其和N型氮化镓漂移层形成肖特基接触;N型氮化镓衬底层下表面设置的阴极金属电极层为Cr和Au的金属组合,厚度为300nm,其和N型氮化镓衬底层形成欧姆接触。
垂直沟槽型肖特基势垒二极管(TMBS)两侧凹陷台面的宽度为完整沟槽的一半,凹陷台面宽度均为1.5μm。
上述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件的制备方法,如图1所示,包括步骤:
(1)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为N型杂质源,H2作为载气,在MOCVD中实现重掺杂N型氮化镓衬底层;
(2)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为N型杂质源,H2作为载气,在重掺杂N型氮化镓衬底层表面同质外延一层轻掺杂N型氮化镓漂移层。
(3)在外延片上利用SiO2做硬质掩膜进行ICP干法刻蚀出沟槽区域,刻蚀气氛为Cl2/BCl3/Ar所组成的混合气体,刻蚀深度为2μm,宽度为3μm的长方体沟槽形状,再利用TMAH溶液进行表面刻蚀损伤处理;
(4)利用离子注入机在沟槽区域底面的下部和侧壁方向的N型氮化镓漂移层进行Si离子注入,形成N型掺杂浓度高于N型氮化镓漂移层的N型氮化镓环;再利用离子注入机对沟槽区域底部、N型氮化镓环上方的N型氮化镓漂移层进行Mg离子注入形成P型氮化镓区;然后进行快速热退火处理(PIA);所述快速热退火处理是在氮气氛围中进行,热退火处理的温度范围为450℃,退火时间为20分钟,以提高Mg离子在氮化镓内的激活率,即得到P型氮化镓区,N型氮化镓环与P型氮化镓区相结合形成在沟槽底部的壳核结构区域。
(6)利用等离子体增强化学气相沉积(PECVD),将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体,在P型氮化镓区外表面以及沟槽内壁暴露面淀积二氧化硅薄膜。
(7)最后利用电子束蒸镀仪在二氧化硅层表面、N型氮化镓漂移层的上表面淀积阳极金属电极层与N型氮化镓漂移层形成肖特基接触;在衬底下表面淀积阴极金属电极层与重掺杂的N型氮化镓衬底层形成欧姆接触。
实施例2
一种具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,所述半导体器件为垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET),如图3所示,从下至上依次设置有金属电极层(漏极)1、N型氮化镓衬底层2、N型氮化镓漂移层3、P型氮化镓层8、N型氮化镓层9、N型氮化镓高掺杂层10;N型氮化镓高掺杂层10上设置有沟槽(深度为2μm,宽度为4μm的长方体沟槽),沟槽底部下陷至N型氮化镓漂移层3且不穿过N型氮化镓漂移层3。沟槽底面和侧壁设置有N型氮化镓环4,N型氮化镓环4由底层以及侧壁组成,底层和侧壁垂直连接,底层覆盖沟槽底面并与沟槽底面面积相同,侧壁设置在沟槽侧壁上;底层的厚度为0.1μm,侧壁的厚度(如图3、W所示)为0.3μm,侧壁的高度(如图3、H所示)为0.3μm。掺杂元素为硅,掺杂浓度为1e17 cm-3。P型氮化镓区5设置于N型氮化镓环4底层的上方,且覆盖底层;P型氮化镓区5的厚度为0.2μm,掺杂元素为镁,掺杂浓度为8e17 cm-3,N型氮化镓环4和P型氮化镓区5形成壳核结构。P型氮化镓区5外表面以及沟槽内壁暴露面设置有二氧化硅层6(氧化层),二氧化硅层6表面设置有金属电极层12(栅极),金属电极12(栅极)与N型氮化镓高掺杂层10相接触;N型氮化镓高掺杂层10上表面设置有二氧化硅层6(氧化层),金属电极层11(源极)穿过N型氮化镓高掺杂层10上的二氧化硅层6与N型氮化镓高掺杂层10相接触。
金属电极层(漏极)为Cr/Au混合金属,厚度分别为50/250nm;N型氮化镓衬底层为重掺杂N型氮化镓衬底层,厚度为2μm,掺杂元素为硅,掺杂浓度为5e18 cm-3;N型氮化镓漂移层为轻掺杂N型氮化镓漂移层,厚度为5μm,掺杂元素为硅,掺杂浓度为2e16cm-3;P型氮化镓层的厚度为350nm,掺杂离子为镁离子,掺杂浓度为2e19cm-3;N型氮化镓层的厚度为200nm,掺杂元素为硅,掺杂浓度为5e18cm-3;N型氮化镓高掺杂层,厚度为20nm,掺杂元素为硅,掺杂浓度为1e19 cm-3;P型氮化镓区外表面以及沟槽内壁暴露面设置的二氧化硅层的厚度为200nm;金属电极层(栅极)为Cr/Au的混合金属,厚度分别为50/250nm;金属电极层(源极)为Cr/Au的混合金属,厚度分别为50/250nm;N型氮化镓高掺杂层上表面的二氧化硅层的厚度与N型氮化镓高掺杂层上表面的金属电极层(栅极)厚度相同。
上述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件的制备方法,包括步骤:
(1)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为N型杂质源,H2作为载气,在MOCVD中实现N型氮化镓衬底层;
(2)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为N型杂质源,H2作为载气,在N型重掺杂氮化镓衬底层表面同质外延一层N型氮化镓漂移层。
(3)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为N型杂质源,H2作为载气,在N型氮化镓漂移层表面同质外延一层P型氮化镓层;
(4)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为N型杂质源,H2作为载气,在P型氮化镓层表面同质外延一层N型氮化镓层;
(5)分别利用三甲基铵(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为N型杂质源,H2作为载气,在N型氮化镓层表面同质外延一层N型氮化镓高掺杂层;
(6)在外延片上利用SiO2做硬质掩膜进行ICP干法刻蚀出沟槽区域,刻蚀气氛为Cl2/BCl3/Ar所组成的混合气体,刻蚀深度为2μm,宽度为4μm的长方形沟槽,再利用TMAH溶液进行表面刻蚀损伤处理;
(7)利用离子注入机在沟槽区域底面的下部和侧壁方向的N型氮化镓漂移层进行Si离子注入,形成N型掺杂浓度高于N型氮化镓漂移层的N型氮化镓环;再利用离子注入机对沟槽区域底部、N型氮化镓环上方的N型氮化镓漂移层进行Mg离子注入形成P型氮化镓区;然后进行快速热退火处理(PIA);所述快速热退火处理是在氮气氛围中进行,热退火处理的温度范围为450℃,退火时间为20分钟,以提高Mg离子在氮化镓内的激活率,即得到P型氮化镓区,N型氮化镓环与P型氮化镓区相结合形成在沟槽底部的壳核结构区域。
(8)利用等离子体增强化学气相沉积(PECVD),将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体,在P型氮化镓区外表面、沟槽内壁暴露面以及N型氮化镓高掺杂层上表面淀积二氧化硅薄膜。
(9)利用电子束蒸镀仪,在沟槽区域的二氧化硅层表面沉积栅极。对N型氮化镓高掺杂层上的二氧化硅进行干法刻蚀出通孔,利用电子束蒸镀仪蒸镀源极。在N型氮化镓衬底层底部蒸镀漏极。
对比例1
一种传统垂直沟槽型肖特基势垒二极管(TMBS),结构如图4所示,如实施例1所述,所不同的是:省略N型氮化镓环4和P型氮化镓区5及形成的壳核结构,其它结构与实施例1一致。
制备方法同实施例1,所不同的是:省略步骤(4),即不进行离子注入,直接在沟槽底面以及沟槽的内侧壁淀积一层二氧化硅薄膜;其它步骤和条件与实施例1一致。
对比例2
一种垂直沟槽型金属氧化物半导体场效应晶体管(T-MOSFET),结构如图5所示,如实施例2所述,所不同的是:省略N型氮化镓环4和P型氮化镓区5及形成的壳核结构,其它结构与实施例2一致。
制备方法同实施例2,所不同的是:省略步骤(7),即不进行离子注入,直接在沟槽底面以及沟槽的内侧壁淀积一层二氧化硅薄膜;其它步骤和条件与实施例2一致。
试验例1
对实施例1和对比例1中制备的氮化镓垂直型沟槽肖特基势垒二极管进行正向特性和反向特性测试,测试结果分别如图6和7所示,图中标注的TMBS即是对比例1中所述的传统垂直沟槽型肖特基势垒二极管,C/S-TMBS即是实施例1中所述的具有壳核结构的垂直型肖特基势垒二极管。
由图可知,本发明具有壳核结构的器件正向特性没有明显衰退现象,且反向耐压特性有较大提高。
试验例2
变化实施例1中垂直沟槽型肖特基势垒二极管(TMBS)中N型氮化镓环掺杂浓度(变化范围为1e16-7e17cm-3),其它结构、参数以及制备方法不变;通过数值仿真获得器件的反向击穿电压和正向导通电阻与N型氮化镓环掺杂浓度的关系图,如图8所示。
从图中分析可知,当N型氮化镓环的掺杂浓度在1e16-2e17 cm-3时的器件击穿电压维持在较高水平,优选浓度在1e17-2e17 cm-3范围内(最优浓度为2e17 cm-3)时器件的击穿电压高且正向导通电阻更低。
试验例3
变化实施例1中垂直沟槽型肖特基势垒二极管(TMBS)中N型氮化镓环宽度(即图2中的W,变化范围为0.1-1μm),其它结构、参数以及制备方法不变;通过数值仿真获得器件的反向击穿电压和正向导通电阻与N型氮化镓环宽度的关系图,如图9所示.
从图中分析可知,当N型氮化镓环的宽度在0.1-0.3μm时的器件击穿电压维持在较高水平,优选宽度为0.2μm时器件的击穿电压高且正向导通电阻更低。
试验例4
变化实施例1中垂直沟槽型肖特基势垒二极管(TMBS)中N型氮化镓环高度(即图2中的H,变化范围为0.05-2μm),其它结构、参数以及制备方法不变;通过数值仿真获得器件的反向击穿电压和正向导通电阻与N型氮化镓环高度的关系图,如图10所示.
从图中分析可知,N型氮化镓环的高度在0.05-2μm时的器件击穿电压均维持在较高水平,优选宽度在1.5-2μm(最优的是高度为2μm)范围内时器件的击穿电压高且正向导通电阻更低。

Claims (10)

1.一种具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,包括:
N型氮化镓衬底层;
N型氮化镓漂移层,位于N型氮化镓衬底层上方的;
N型氮化镓漂移层上设置有沟槽;沟槽底面和侧壁设置有N型氮化镓环,N型氮化镓环上方设置有P型氮化镓区,N型氮化镓环和P型氮化镓区形成壳核结构;
氧化层,P型氮化镓区外表面、N型氮化镓环暴露面、沟槽内壁暴露面设置有氧化层;
金属电极层。
2.根据权利要求1所述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,其特征在于,N型氮化镓环由底层以及侧壁组成,底层和侧壁垂直连接,底层覆盖沟槽底面并与沟槽底面面积相同,侧壁设置在沟槽侧壁上;底层的厚度为0.02-2μm;侧壁的厚度为0.02-1μm,优选为0.1-0.3μm;侧壁的高度为0.05-2μm,优选为1.5-2μm;N型氮化镓环的掺杂元素为硅,掺杂浓度为1e14-5e20cm-3,优选掺杂浓度为1e16-2e17cm-3,进一步优选掺杂浓度为1e17-2e17cm-3
3.根据权利要求1所述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,其特征在于,P型氮化镓区设置于N型氮化镓环底层的上方,且覆盖底层;P型氮化镓区的厚度为0.02-2μm;P型氮化镓区掺杂元素为镁离子,掺杂浓度为1e15-1e20cm-3,优选掺杂浓度范围为7e17-3e18cm-3
4.根据权利要求1所述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,其特征在于,所述半导体器件还可包括P型氮化镓层、N型氮化镓层、N型氮化镓高掺杂层;N型氮化镓高掺杂层上表面还设置有氧化层。
5.根据权利要求1所述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,其特征在于,所述氧化层选自氧化硅(SiOX)、氮化硅(SiNx)、氧化铪(HfO2)、氧化铝(Al2O3)或高K介质层;氧化硅(SiOX)优选为SiO2,氮化硅(SiNx)优选为Si3N4
6.根据权利要求1所述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,其特征在于,所述金属电极层选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)、金(Au)、镍(Ni)、铂(Pt)、钒(V)、铜(Cu)、钌(Ru)、钴(Co)或铪(Hf)一种或两种以上的金属材料组合。
7.根据权利要求1所述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,其特征在于,所述半导体器件为垂直沟槽型肖特基势垒二极管(TMBS),从下至上依次设置有金属电极层、N型氮化镓衬底层、N型氮化镓漂移层,N型氮化镓漂移层上设置有沟槽且不穿过N型氮化镓漂移层,沟槽底面和侧壁设置有N型氮化镓环,N型氮化镓环上方设置有P型氮化镓区,N型氮化镓环和P型氮化镓区形成壳核结构;P型氮化镓区外表面、N型氮化镓环暴露面以及沟槽内壁暴露面设置有二氧化硅层(氧化层),二氧化硅层表面、N型氮化镓漂移层的上表面设置有金属电极层;
优选的,N型氮化镓衬底层为重掺杂N型氮化镓衬底层,厚度为1-3μm,掺杂元素为硅,掺杂浓度为4e18-6e18cm-3;N型氮化镓漂移层为轻掺杂N型氮化镓漂移层,厚度为8-10μm,掺杂元素为硅,掺杂浓度为5e14-3e16cm-3;二氧化硅层的厚度为180-220nm;二氧化硅层表面、N型氮化镓漂移层的上表面设置的金属电极层为Pt和Au的金属组合,厚度为120-160nm,其和N型氮化镓漂移层形成肖特基接触;N型氮化镓衬底层下表面设置的金属电极层选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)或金(Au)中的一种或两种以上的材料组合,厚度为280-320nm,其和N型氮化镓衬底层形成欧姆接触。
8.根据权利要求1所述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件,其特征在于,所述半导体器件为垂直型沟槽金属氧化物半导体场效应晶体管(T-MOSFET),从下至上依次设置有金属电极层(漏极)、N型氮化镓衬底层、N型氮化镓漂移层、P型氮化镓层、N型氮化镓层、N型氮化镓高掺杂层;N型氮化镓高掺杂层上设置有沟槽,沟槽底部下陷至N型氮化镓漂移层且不穿过N型氮化镓漂移层;沟槽底面和侧壁设置有N型氮化镓环,N型氮化镓环上方设置有P型氮化镓区,N型氮化镓环和P型氮化镓区形成壳核结构;P型氮化镓区外表面、N型氮化镓环暴露面以及沟槽内壁暴露面设置有二氧化硅层(氧化层);二氧化硅层表面设置有金属电极层(栅极),金属电极(栅极)与N型氮化镓高掺杂层相接触;N型氮化镓高掺杂层上表面设置有二氧化硅层(氧化层),金属电极层(源极)穿过N型氮化镓高掺杂层上的二氧化硅层与N型氮化镓高掺杂层相接触;
优选的,金属电极层(漏极)为Cr/Au混合金属,厚度分别为50/250nm;N型氮化镓衬底层为重掺杂N型氮化镓衬底层,厚度为1-3μm,掺杂元素为硅,掺杂浓度为4e18-6e18cm-3;N型氮化镓漂移层为轻掺杂N型氮化镓漂移层,厚度为2-10μm,掺杂元素为硅,掺杂浓度为1e16-3e16cm-3;P型氮化镓层的厚度为330-370nm,掺杂离子为镁离子,掺杂浓度为2e19-6e19cm-3;N型氮化镓层的厚度为180-220nm,掺杂元素为硅,掺杂浓度为3e18-7e18cm-3;N型氮化镓高掺杂层,厚度为18-22nm,掺杂元素为硅,掺杂浓度为1e19-5e19cm-3;P型氮化镓区外表面、N型氮化镓环暴露面以及沟槽内壁暴露面设置的二氧化硅层的厚度为180-220nm;金属电极层(栅极)为Cr/Au的混合金属,厚度分别为50/250nm;金属电极层(源极)为Cr/Au的混合金属,厚度分别为50/250nm;N型氮化镓高掺杂层上表面的二氧化硅层的厚度与N型氮化镓高掺杂层上表面的金属电极层(栅极)厚度相同。
9.如权利要求1-8所述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件的制备方法,包括步骤:
(1)利用MOCVD方法制备N型氮化镓衬底层;
(2)利用MOCVD方法在N型氮化镓衬底层上同质外延N型氮化镓漂移层;
(3)利用干法刻蚀工艺,刻蚀沟槽区域;然后对刻蚀表面进行损伤处理;
(4)利用离子注入机在沟槽区域底面的下部和侧壁方向的N型氮化镓漂移层进行Si离子注入,形成N型掺杂浓度高于N型氮化镓漂移层的N型氮化镓环;再利用离子注入机对沟槽区域底部、N型氮化镓环上方的N型氮化镓漂移层进行Mg离子注入形成P型氮化镓区;或,利用离子注入机在沟槽区域底部和侧壁方向的N型氮化镓漂移层进行Si离子注入,形成N型掺杂浓度高于N型氮化镓漂移层的N型氮化镓环;再利用MOCVD方法在沟槽区域底部、N型氮化镓环上方沉积P型氮化镓区;
然后进行快速热退火处理(PIA);
(5)利用等离子体增强化学气相沉积(PECVD)制备氧化层;
(6)利用电子束蒸镀仪制备金属电极层。
10.根据权利要求9所述具有壳核结构的垂直型Ⅲ族氮化物功率半导体器件的制备方法,其特征在于,包括以下条件中的一项或多项:
i、步骤(2)和步骤(3)之间,还包括:利用MOCVD方法在N型氮化镓漂移层表面自下至上依次制备P型氮化镓层,N型氮化镓层,N型氮化镓高掺杂层的步骤;
ii、步骤(4)中,所述快速热退火处理是在氮气、氨气、氩气或氢气中的一种或两种以上任意配比的混合气体氛围中进行,热退火处理的温度范围为400~1500℃,退火时间为10~90分钟。
CN202111186920.3A 2021-10-12 2021-10-12 一种具有壳核结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 Pending CN113990920A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111186920.3A CN113990920A (zh) 2021-10-12 2021-10-12 一种具有壳核结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111186920.3A CN113990920A (zh) 2021-10-12 2021-10-12 一种具有壳核结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113990920A true CN113990920A (zh) 2022-01-28

Family

ID=79738265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111186920.3A Pending CN113990920A (zh) 2021-10-12 2021-10-12 一种具有壳核结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113990920A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205315A (ja) * 2007-02-21 2008-09-04 Toyota Central R&D Labs Inc 半導体装置の製造方法
US20100006929A1 (en) * 2008-07-08 2010-01-14 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
CN104538446A (zh) * 2014-12-23 2015-04-22 电子科技大学 一种双向mos型器件及其制造方法
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN110767752A (zh) * 2019-10-31 2020-02-07 中国科学院长春光学精密机械与物理研究所 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
US20210288175A1 (en) * 2020-03-13 2021-09-16 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205315A (ja) * 2007-02-21 2008-09-04 Toyota Central R&D Labs Inc 半導体装置の製造方法
US20100006929A1 (en) * 2008-07-08 2010-01-14 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
CN104538446A (zh) * 2014-12-23 2015-04-22 电子科技大学 一种双向mos型器件及其制造方法
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN110767752A (zh) * 2019-10-31 2020-02-07 中国科学院长春光学精密机械与物理研究所 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
US20210288175A1 (en) * 2020-03-13 2021-09-16 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer

Similar Documents

Publication Publication Date Title
US11437485B2 (en) Doped gate dielectrics materials
JP5431667B2 (ja) 窒化ガリウム半導体装置
US20150214327A1 (en) Method for Producing a Semiconductor Device Comprising a Schottky Diode and a High Electron Mobility Transistor
JP2021510461A (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN111524972B (zh) 晶体管及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN113782587A (zh) 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
US11152498B2 (en) Semiconductor device and method of manufacturing the same
CN111446287A (zh) 一种mosfet器件及其制备方法
CN113394096B (zh) Hemt器件及其自隔离方法、制作方法
CN115172463A (zh) 一种具有垂直保护环结构的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN113990920A (zh) 一种具有壳核结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
KR101952175B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
CN111509037A (zh) 一种带有槽型jfet的碳化硅mos器件及其制备工艺
KR20140131167A (ko) 질화물 반도체 소자 및 그 제조 방법
CN113299766B (zh) 一种GaN准垂直结构二极管及其制备方法
CN112838006B (zh) 一种氮化镓pin二极管及其制备方法
KR20140046926A (ko) 질화물 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination