CN113394096B - Hemt器件及其自隔离方法、制作方法 - Google Patents

Hemt器件及其自隔离方法、制作方法 Download PDF

Info

Publication number
CN113394096B
CN113394096B CN202110665142.XA CN202110665142A CN113394096B CN 113394096 B CN113394096 B CN 113394096B CN 202110665142 A CN202110665142 A CN 202110665142A CN 113394096 B CN113394096 B CN 113394096B
Authority
CN
China
Prior art keywords
region
hemt
polar region
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110665142.XA
Other languages
English (en)
Other versions
CN113394096A (zh
Inventor
郭炜
叶继春
戴贻钧
徐厚强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Institute of Material Technology and Engineering of CAS
Original Assignee
Ningbo Institute of Material Technology and Engineering of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Institute of Material Technology and Engineering of CAS filed Critical Ningbo Institute of Material Technology and Engineering of CAS
Priority to CN202110665142.XA priority Critical patent/CN113394096B/zh
Publication of CN113394096A publication Critical patent/CN113394096A/zh
Application granted granted Critical
Publication of CN113394096B publication Critical patent/CN113394096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种HEMT器件及其自隔离方法、制作方法。所述自隔离方法包括：在表面具有图形化低温结晶层的衬底上外延生长具有横向极性结构的外延层，并通过调控外延生长条件，使形成的金属极性区的表面和氮极性区的表面之间存在设定高度差，从而使所述金属极性区和氮极性区中的任一者之内形成的二维电子气或二维空穴气被另一者隔断，该任一者用于制作HEMT主体结构。本发明实施例提供的一种HEMT器件的隔离方法，在外延结构生长完成时即同步实现隔离，无需额外进行光刻、等离子体刻蚀或离子束注入等工艺。

Description

HEMT器件及其自隔离方法、制作方法
技术领域
本发明涉及一种HEMT器件的隔离方法，特别涉及一种HEMT器件及其自隔离方法、制作方法，属于半导体技术领域。
背景技术
基于GaN/AlGaN异质结的高电子迁移率晶体管(HEMT)有望替代传统硅基器件，实现高频高功率工作条件下的低能量损耗电力转换和信号传输，从而在高铁及新能源汽车功率控制单元、智能电网芯片，以及5G用微波射频前端等领域中获得广泛应用。以耗尽型HEMT器件为例，其结构示意图如图1所示，主要由势垒层1、沟道层2、缓冲层3、衬底4组成[S.Wienecke,B.Romanczyk,M.Guidry,H.Li,E.Ahmadi,K.Hestroffer,X.Zheng,S.Keller,and U.K.Mishra,"N-polar GaN cap MISHEMT with record power density exceeding6.5W/mm at 94GHz,"IEEE Electron Device Letters 38,359-362(2017)]，一般势垒层禁带宽度较大，由AlGaN构成，沟道层是信号传输的通道，禁带宽度较低，由GaN构成，缓冲层通常由高阻值GaN构成，降低器件漏电流，由于III族氮化物材料非中心对称的特点，AlGaN和GaN异质结界面附近具有很强的自发极化和压电极化效应，感生出界面电荷和电场，并在界面处形成电子势阱，这些积累的高浓度电子在平行于异质结界面方向高速运动，被称作“二维电子气”5(2DEG,(5))[X.Xu,J.Zhong,H.So,A.Norvilas,C.Sommerhalter,D.G.Senesky,and M.Tang,"Wafer-level MOCVD growth of AlGaN/GaN-on-Si HEMT structures withultra-high room temperature 2DEG mobility,"AIP Advances 6,115016(2016)]。
单个HEMT器件中，金属电极包括源(S)、漏(D)和栅极(G)，源漏电极之间的信号传递或放大通过GaN/AlGaN异质结界面的二维电子气(2DEG)的导通得以实现，其开关和关闭基于栅极进行开关调控，电子电力模组内部各HEMT之间必须通过隔离技术将2DEG予以关断隔离，以防止器件之间信号的干扰。为了实现HEMT器件之间的隔离，现有技术主要采用等离子体刻蚀(RIE)或离子束注入两种方法实现。
例如，发明专利CN103779208A公开了一种低噪声GaN HEMT器件的制备方法，这一专利中提出：“利用离子注入法形成器件的隔离区域，利用丙酮/乙醇通过超声的方法去除光刻胶隔离掩模”，CN208028062U中公开的一种增强型和耗尽型GaN HEMT集成结构提出，“所述隔离层通过向所述沟道层和所述势垒层中进行离子注入形成”。
Lee等报道了基于BCl3等离子体刻蚀制备HEMT台面的方法[C.Lee,H.Tserng,L.Witkowski,P.Saunier,S.Guo,B.Albert,R.Birkhahn,and G.Munns,"Effects of RFstress on power and pulsed IV characteristics of AlGaN/GaN HEMTs with field-plate gates,"Electronics Letters 40,1547-1548(2004)]。Lanford在文章中指出，采用氯基气体的反应等离子体刻蚀(ICP-RIE)是制备器件台面，形成器件隔离的第一步[W.Lanford,T.Tanaka,Y.Otoki,and I.Adesida,"Recessed-gate enhancement-mode GaNHEMT with high threshold voltage,"Electronics Letters 41,449-450(2005).]。Wang等报道了在AlGaN势垒层中注入F基离子可以有效耗尽沟道层的电子，从而对HEMT器件进行有效的隔离。这一方法与传统N+离子注入进行器件隔离相比，晶格损伤更小，跨导更大[R.Wang,Y.Cai,W.Tang,K.M.Lau,and K.J.Chen,"Planar integration of E/D-modeAlGaN/GaN HEMTs using fluoride-based plasma treatment,"IEEE Electron DeviceLetters 27,633-635(2006).]。Shiu等在离子束注入的基础上进行了工艺优化和改进，他们研究发现，与传统He,H等质量较轻的离子相比，O+离子束注入对热稳定性的控制能力更佳，且氧离子的注入能量较低，因此对器件的损伤较小[J.-Y.Shiu,J.-C.Huang,V.Desmaris,C.-T.Chang,C.-Y.Lu,K.Kumakura,T.Makimoto,H.Zirath,N.Rorsman,andE.Y.Chang,"Oxygen ion implantation isolation planar process for AlGaN/GaNHEMTs,"IEEE electron device letters 28,476-478(2007).]。如图2所示为传统器件隔离方法工艺流程图，图中，6为光刻胶刻蚀牺牲层，7为等离子体用于在指定区域进行RIE刻蚀或离子束注入。
台面刻蚀一般是利用反应等离子体，在器件单元间刻蚀出大于沟道深度的隔离区沟槽，达到隔断器件之间导电通道的目的。然而，台面刻蚀容易在隔离区表面以及台面引入大量的类受主缺陷以及表面态，造成严重的器件表面漏电，此外，台面刻蚀是非平面隔离，栅电极直接接触台面侧壁裸露的2DEG，产生额外的漏电通道。离子注入隔离主要是通过高能离子注入形成高阻区来达到器件隔断的目的，这种隔离方式虽然是平面隔离结构，但会引入深能级缺陷，影响器件的动态特性，由此可见，传统隔离技术存在较多弊端，需要采用新结构、新技术提升隔离效率，降低器件功耗。因此，采用一种无等离子体损伤，且制备简单的方式控制2DEG的流通，进而实现HEMT器件的隔离无疑是一种亟需开发的工艺。
发明内容
本发明的主要目的在于提供一种HEMT器件及其自隔离方法、制作方法，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例一方面提供了一种HEMT器件的自隔离方法，包括：在表面具有图形化低温结晶层的衬底上外延生长具有横向极性结构的外延层，并通过调控外延生长条件，使形成的金属极性区的表面和氮极性区的表面之间存在设定高度差，从而使所述金属极性区和氮极性区中的任一者之内形成的二维电子气或二维空穴气被另一者隔断，该任一者用于制作HEMT主体结构。
在一些较为具体的实施方案中，所述的自隔离方法具体包括：在所述衬底表面的第一区域设置低温结晶层，并使所述金属极性区形成在所述低温结晶层上，以及，使所述氮极性区形成在所述衬底表面的第二区域，所述第一区域与第二区域彼此邻接。
进一步的，所述外延层的材质包括纤锌矿结构的氮化物。
进一步的，所述外延层的形成温度为1000～1300℃。
进一步的，所述低温结晶层的材质包括纤锌矿结构的氮化物。
进一步的，所述低温结晶层的材质为Al(x)Ga(1-x)N，其中0≤x≤1。
进一步的，所述低温结晶层的形成温度为300～950℃。
进一步的，所述外延生长条件包括外延生长的V/III比、载气中N2的含量之中的至少一者。
在一些较为具体的实施方案中，所述的自隔离方法具体包括：
通过调控外延生长条件，使形成的金属极性区的表面低于氮极性区的表面，从而使所述氮极性区中形成的二维电子气或二维空穴气被金属极性区隔断，所述氮极性区用于制作HEMT主体结构；
或者，通过调控外延生长条件，使形成的氮极性区的表面低于金属极性区的表面，从而使所述金属极性区中形成的二维电子气或二维空穴气被氮极性区隔断，所述金属极性区用于制作HEMT主体结构。
本发明实施例还提供了一种HEMT器件的制作方法，包括：
在衬底表面形成图形化低温结晶层；
在所述衬底表面外延生长具有横向极性结构的外延层，通过调控外延生长条件，使其中金属极性区的表面和氮极性区的表面之间存在设定高度差，该设定高度差足以使所述金属极性区和氮极性区中的任一者之内形成的二维电子气或二维空穴气被另一者隔断，再利用该任一者制作HEMT主体结构，另一者作为环绕所述HEMT主体结构的电隔离区。
在一些较为具体的实施方案中，所述的制作方法具体包括：在所述衬底表面的第一区域设置低温结晶层，并使所述金属极性区形成在所述低温结晶层上，以及，使所述氮极性区形成在所述衬底表面的第二区域，所述第一区域与第二区域彼此邻接。
进一步的，所述外延层的材质包括纤锌矿结构的氮化物。
进一步的，所述外延层的形成温度为1000～1300℃。
进一步的，所述低温结晶层的材质包括纤锌矿结构的氮化物。
进一步的，所述低温结晶层的材质为Al(x)Ga(1-x)N，其中0≤x≤1。
进一步的，所述低温结晶层的形成温度为300～950℃。
进一步的，所述外延生长条件包括外延生长的V/III比、载气中N2的含量之中的至少一者。
在一些较为具体的实施方案中，所述的制作方法具体包括：
通过调控外延生长条件，使形成的金属极性区的表面低于氮极性区的表面，从而使所述氮极性区中形成的二维电子气或二维空穴气被金属极性区隔断，所述氮极性区用于制作HEMT的主体结构；
或者，通过调控外延生长条件，使形成的氮极性区的表面低于金属极性区的表面，从而使所述金属极性区中形成的二维电子气或二维空穴气被氮极性区隔断，所述金属极性区用于制作HEMT主体结构。
进一步的，所述的制作方法还包括制作与所述HEMT主体结构配合的源极、漏极和栅极的步骤。
本发明实施例还提供了一种HEMT器件，包括具有横向极性结构的外延层，所述外延层包括金属极性区和氮极性区，并且所述金属极性区的表面和氮极性区的表面之间存在设定高度差，所述设定高度差足以使所述金属极性区和氮极性区中的任一者之内形成的二维电子气或二维空穴气被另一者隔断，该任一者用作HEMT主体结构。
进一步的，所述的HEMT器件还包括衬底，所述衬底表面的第一区域设置有低温结晶层，所述金属极性区形成在所述低温结晶层上，所述氮极性区形成在所述衬底表面的第二区域，所述第一区域与第二区域彼此邻接。
进一步的，所述外延层的材质包括纤锌矿结构的氮化物。
进一步的，所述外延层的形成温度为1000～1300℃；
进一步的，所述低温结晶层的材质包括纤锌矿结构的氮化物。
进一步的，所述低温结晶层的材质为Al(x)Ga(1-x)N，其中0≤x≤1。
进一步的，所述低温结晶层的形成温度为300～950℃；
进一步的，所述金属极性区和氮极性区中的任一者用作HEMT主体结构并与相应的栅极、源极、漏极配合设置，另一者被设置为环绕所述HEMT主体结构的电隔离区。
进一步的，所述外延层可以包括依次叠设的沟道层和势垒层，所述沟道层和势垒层之间形成有二维电子气或二维空穴气。
进一步的，所述衬底包括蓝宝石衬底、SiC衬底、Si衬底中的任意一种或两种以上的组合。
与现有技术相比，本发明的优点包括：
1)本发明实施例提供的一种HEMT器件的自隔离方法，在外延层生长完成时即同步实现隔离，无需额外进行光刻、等离子体刻蚀或离子束注入等工艺，不仅缩短了工艺时间，降低了工艺复杂度和制造成本，同时避免了因等离子体等给器件表面和内部带来的损伤，降低了器件的漏电流，增大了击穿电压，避免器件崩塌效应，改善了HEMT的高频特性和综合性能；
2)本发明实施例提供的一种HEMT器件的隔离方法对于实现HEMT器件和模组在高效率单片集成整流器电路、单片集成射频功率放大器和太赫兹通讯电路中的应用具有重要意义。
附图说明
图1是现有技术中一种的具有隔离区的AlGaN/GaN HEMT器件的结构示意图；
图2是现有技术中一种的具有隔离区的AlGaN/GaN HEMT器件的制作流程结构示意图；
图3是本案发明人提供的基于低温结晶层调控的“横向极性结构GaN”的结构示意图；
图4a和图4b分别是当N2占总载气(H2+N2)的摩尔比(F值)＝0.8，V/III从100到800变化时，不同极性的SEM形貌图和高度差对比情况，其中，图示中左边深色方框内为氮极性，右边浅色方框内为金属极性；
图5是本发明一典型实施案例中提供的一种AlGaN/GaN基耗尽型自隔离HEMT器件的生长流程结构示意图；
图6是本发明一典型实施案例中提供的又一种AlGaN/GaN基耗尽型自隔离HEMT器件的生长流程结构示意图；
图7a是本发明实施例1制作形成的一种具有隔离区的LPS HEMT器件结构示意图；
图7b是一种均匀金属极性HEMT器件结构示意图；
图7c是本发明实施例1中LPS HEMT器件，在源漏电压为1V条件下，电流随栅极电压之间的关系示意图；
图7d是一种均匀金属极性HEMT器件在源漏电压为1V条件下，电流随栅压的关系图。
图8a是本发明实施例2制作形成的一种具有隔离区的HEMT器件结构示意图；
图8b是一种均匀氮极性HEMT器件结构示意图；
图8c是实施例2中LPS HEMT器件，在源漏电压为1V条件下，电流随栅极电压之间的关系示意图；
图8d是一种均匀氮极性HEMT器件在源漏电压为1V条件下，电流随栅极电压之间的关系示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
传统HEMT器件之间的隔离往往存在工艺复杂、良率较低等不足。针对这一问题，本发明基于氮化物具有自发极化特性，在c轴具有金属极性和氮极性的特点，利用不同极性薄膜的生长速率不同、高度差不一致的特点，制备同时具有金属极性区(或称之为金属极性畴，下同)和氮极性区(或称之为氮极性畴，下同)的HEMT器件，利用高度较低的一者作为电隔离区，高度较高的另一者作为HEMT主体结构，从而实现无等离子体损伤、外延后无需后处理的“自隔离HEMT器件”。
纤锌矿氮化物晶体具有自发极化特点，在c轴方向具有金属极性和氮极性两个极性面，两种极性面的根本区别在于原子的排列方向不同，其表面能存在明显差异，化学活性也不同。本发明提出的“自隔离HEMT器件”基于在衬底上同时外延生长具有金属极性区和氮极性区(即“横向极性结构”)的外延层。
在一些较为具体的实施案例中，本发明提供的一种HEMT器件的隔离方法，具体包括如下工艺：
1)在衬底上沉积低温结晶层(例如GaN或AlN等)，并对该低温结晶层进行图形化处理(图形化处理的方式可以是湿法刻蚀或等离子体刻蚀等)形成图形化低温结晶层，图形化低温结晶层的材料为纤锌矿结构的氮化物，所述低温结晶层的形成温度为300～950℃；
2)同时在衬底表面形成有低温结晶层的第一区域和未覆盖低温结晶层的第二区域外延生长高温外延层，所述高温外延层的材料为纤锌矿结构的氮化物，所述高温外延层的形成温度为1000～1300℃；设置于所述图形化低温结晶层上的高温外延层为金属极性区，设置于所述衬底表面未覆盖低温结晶层的第二区域上的高温外延层为氮极性区。
具体的，以GaN材料为例，横向极性结构如图3所示，其中，10和11分别为金属极性和氮极性的GaN，9为低温结晶层，8为衬底，金属极性的自发极化方向指向下，而氮极性的自发极化方向指向上；在以MOCVD工艺进行外延层的外延生长时，外延层的金属极性区和氮极性区表面的原子扩散距离并不相同，这就造成了在横向极性结构的界面处，原子从一种极性区向另一种极性区扩散，从而导致金属极性区和氮极性区的表面存在高度差，且该高度差足以使所述金属极性区和氮极性区中的任一者之内形成的二维电子气或二维空穴气被另一者隔断。
具体的，原子的扩散距离与外延层外延生长的气相过饱和度相关，而气相过饱和度则与外延生长的V/III比、载气中N2的含量(可以是体积含量或摩尔含量/摩尔比等，下同)等相关，这些生长因素会改变气相原子在衬底表面的形核密度和迁移距离，从而调控横向极性结构界面处的原子迁移方向。
在外延层外延生长过程中，蒸气过饱和度被认为是一个通用的热力学参数，它包含其他单个的生长参数，如温度、压力和气体成分；该参数也决定了GaN薄膜的性质，如形貌、杂质掺入、自由载流子浓度等；但过饱和度是严重依赖于V/III的趋势变化的；例如，当温度为1313K、压力为60Torr、N2占总载气(H2+N2)的摩尔比(F值)为0.8时，进一步当V/III<200时，金属极性较高；而当V/III>200时，氮极性较高；又如，当温度和压强不变，且F值变为0.9时，根据过饱和曲线规律，当V/III<50时，金属极性较高；当V/III>50时，氮极性较高。
具体的，利用不同极性区之间的高度差，可以实现2DEG的隔断，从而保证无等离子体损伤的前提下实现HEMT器件的“自隔离”；例如，图4a和图4b分别示出了F＝0.8，V/III从100到800变化时，不同极性的SEM形貌图和高度差对比情况，由图4a和图4b可以看出，通过改变外延生长条件，可以实现Ga极性区和N极性区的高度或高度差的自由调控。
需要说明的是，由于不同设备硬件条件不同，具体生长的实际参数可能会有一定的波动，因此，本发明主要是定性说明VIII比例和载气中N2的含量的变化趋势使外延结构的金属极性区和氮极性区的表面产生高度差，并使金属极性区和氮极性区内的二维电子气或二维空穴气被隔断。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明实施例中器件外延结构的外延生长设备、生长工艺、图形化处理工艺、测试设备和测试方法等均可以采用本领域技术人员已知的工艺技术等。
在一些较为具体的实施案例中，请参阅图5，一种AlGaN/GaN基耗尽型自隔离HEMT器件的生长流程包括：
(a)采用磁控溅射等工艺、300～950℃条件下在异质衬底(如蓝宝石、硅等)12上生长均匀的低温结晶层13；
(b)利用光刻、干法刻蚀或者湿法刻蚀等工艺对低温结晶层13进行图形化处理；
(c)将具有图形化低温结晶层13的衬底12重新置入MOCVD或MBE等外延生长设备中，调节所述外延设备内的外延生长温度为1300℃，压力为60Torr，F＝0.8，V/III小于200，并在该外延生长条件下生长HEMT器件的外延结构(HEMT器件的外延结构可以包括依次叠设的缓冲层14、18、GaN沟道层15、19和AlGaN势垒层17、20)，
在此特定的外延生长条件下，HEMT器件外延结构的氮极性区(氮极性区设置在未设置低温结晶层的区域)的金属原子横向扩散至金属极性区(金属极性区设置在低温结晶层上，金属极性区位于氮极性区之间且相互邻接)，从而使得氮极性区的表面高度低于金属极性区的表面高度，并且产生相应的高度差，该高度差使得氮极性区内的二维电子气或二维空穴气与金属极性区内的二维电子气或二维空穴气(2DEG)16被隔断，其中，所述金属极性区作为HEMT主体结构(或称之为器件区，下同)，氮极性区作为电隔离区(或称之为隔离区，下同)；
(d)在金属极性区上沉积源、漏金属电极，以及，在金属极性区上沉积介电材料和栅极金属，至此完成HEMT器件的生长，同时实现了HEMT器件的自隔离。
图5为一种AlGaN/GaN基耗尽型自隔离HEMT器件的生长流程图及结构示意图，由图5可见，金属极性区用作HEMT器件的主体结构，在如上特定生长条件下形成的氮极性区高度较低，而使得氮极性区内的二维电子气或二维空穴气与金属极性区内的二维电子气或二维空穴气相互隔断，因此起到了电隔离区的作用。
在一些较为具体的实施案例中，请参阅图6，一种AlGaN/GaN基耗尽型自隔离HEMT器件的生长流程包括：
(a)采用磁控溅射等工艺、300～950℃条件下在异质衬底(如蓝宝石、硅等)21生长均匀的低温结晶层22，生长工艺可以采用本领域技术人员已知的现有工艺实现，下同；
(b)利用光刻、干法刻蚀或者湿法刻蚀等工艺对低温结晶层22进行图形化处理(仅保留两端区域的低温结晶层)；
(c)将具有图形化低温结晶层22的衬底21重新置入MOCVD或MBE等外延生长设备中，调节外延生长设备内的外延生长温度为1300℃，压力为60Torr，F＝0.8，V/III大于200，并在此外延生条件下生长HEMT器件的外延结构(HEMT器件的外延结构包括依次叠设的缓冲层26、23、AlGaN势垒层27、24和GaN沟道层29、25)；
在此种特定MOCVD外延条件下，HEMT器件的外延结构的金属极性区(金属极性区设置在低温结晶层上)的金属原子横向扩散至氮极性区(氮极性区位于衬底4表面未设置低温结晶层的区域，所述金属极性区位于氮极性区两端且与氮极性区相邻接)，因此金属极性区的表面高度低于氮极性区的表面高度，氮极性区内的二维电子气或二维空穴气28与金属极性区内的二维电子气或二维空穴气(2DEG)被隔断，其中，所述氮气极性区作为HEMT主体结构，以金属极性区作为电隔离区；
(d)在氮气极性区上沉积源、漏金属电极，以及，在述氮气极性区上沉积介电材料和栅极金属，至此完成HEMT器件的生长，同时实现器件的自隔离。
图6为GaN/AlGaN基自隔离HEMT器件的生长流程图及结构示意图，其中，氮极性区为HEMT器件主体结构，金属极性区的高度较低，因此起到了隔离器件的作用。
实施例1：
请参阅图5，一种自隔离HEMT器件的制作方法，包括：
1)采用磁控溅射等工艺、300～950℃条件下在蓝宝石衬底上生长20nm的低温结晶层，基于光刻和等离子体刻蚀工艺对所述低温结晶层进行图形化处理，从而获得具有图形化低温结晶层的衬底；
2)将具有图形化低温结晶层的衬底放入MOCVD设备中，调节MOCVD设备内的生长温度为1300℃、压力为60Torr，F值(N2占总载气(H2+N2)的摩尔比)为0.8、V/III为150，从而在所述衬底上外延生长得到Al0.3Ga0.7N/GaN HEMT器件的外延结构，其中，金属极性区高度高于氮极性区，金属极性区为HEMT器件主体结构，氮极性区为隔离区；
3)在金属极性区沉积Ti/Al/Ni/Au源、漏电极，所述源、漏电极通过金属极性区内的二维电子气连接，所述源、漏电极的厚度为200nm；
4)在金属极性区上沉积SiN表面钝化层，并在所述SiN表面钝化层上沉积栅电极。
图7a为本实施例制作形成的一种LPS HEMT器件结构示意图，其中，HEMT器件的主体结构为金属极性区，隔离区为氮极性区，两个结构区同时在MOCVD中外延生长得到；图7b是一种均匀金属极性HEMT器件的结构示意图，图7c是LPS HEMT器件，在源漏电压为1V条件下，电流随栅极电压之间的关系示意图，图7d是一种均匀金属极性HEMT器件在源漏电压为1V条件下，电流随栅压的关系图。
实施例2
请参阅图6，一种自隔离HEMT器件的制作方法，包括：
1)采用MOCVD低温成膜技术在硅衬底上生长50nm的低温结晶层，基于光刻和湿法刻蚀工艺对所述低温结晶层进行图形化处理，从而获得具有图形化低温结晶层的衬底；
2)将具有图形化低温结晶层的衬底放入MOCVD设备中，调节MOCVD设备内的生长温度为1300℃、压力为60Torr、F值(N2占总载气(H2+N2)的摩尔比)为0.8、V/III为400，在衬底上外延生长得到GaN/Al0.3Ga0.7N/GaN HEMT器件的外延结构，其中，氮极性区高于金属极性区，氮极性区用作HEMT器件的主体结构，金属极性区为自隔离区；
3)在氮极性区沉积Ti/Al/Ni/Au源、漏电极，所述源、漏电极通过氮极性区内的二维电子气连接，所述源、漏电极的金属厚度为200nm；
4)在氮极性区沉积SiN表面钝化层，并在所述SiN表面钝化层上沉积栅电极。
图8a为本实施例形成的一种HEMT器件结构示意图，图8b是一种均匀氮极性HEMT器件的结构示意图；图8c是本实施例中LPS HEMT器件在源漏电压为1V条件下，电流随栅极电压之间的关系示意图；图8d是一种均匀氮极性HEMT器件在源漏电压为1V条件下，电流随栅极电压之间的关系示意图。
对实施例1和实施例2制作形成的HEMT器件进行性能测试(测试方法采用本领域技术人员已知的测试设备和测试方法进行，在此不作赘述)，其测试结果如表1所示：
表1为本发明实施例1和实施例2制作形成的HEMT器件的表征参数
Figure BDA0003117038050000121
实施例3
一种自隔离HEMT器件的制作方法，包括：
1)采用MOCVD低温成膜技术等在硅衬底上生长50nm的低温结晶层，采用光刻和湿法刻蚀工艺对所述低温结晶层进行图形化处理，从而获得具有图形化低温结晶层的衬底；
2)将具有图形化低温结晶层的衬底放入MOCVD设备中，调节MOCVD设备内的生长温度为1000℃、压力为60Torr、V/III为200、F值为0.1，在所述衬底上外延生长得到Al0.3Ga0.7N/GaN HEMT器件的外延结构，其中，金属极性区的表面高度高于氮极性区的表面高度，所述金属极性区内的二维电子气被所述氮极性区隔断，从而使所述金属极性区形成HEMT器件主体结构，氮极性区为隔离区；
3)在金属极性区沉积Ti/Al/Ni/Au源、漏电极，所述源、漏电极通过金属极性区内的二维电子气连接，其中，所述源、漏电极的厚度为200nm；
4)在金属极性区上沉积SiN表面钝化层，并在所述SiN表面钝化层上沉积栅电极。
实施例4
一种自隔离HEMT器件的制作方法，包括：
1)采用MOCVD低温成膜技术在硅衬底上生长50nm的低温结晶层，采用光刻和湿法刻蚀工艺对所述低温结晶层进行图形化处理，从而获得具有图形化低温结晶层的衬底；
2)将具有图形化低温结晶层的衬底放入MOCVD设备中，调节MOCVD设备内的生长温度为1200℃、压力为60Torr、V/III为200、F值为0.9，在衬底上外延生长得到GaN/Al0.3Ga0.7N/GaN HEMT器件的外延结构，其中，氮极性区的表面高度高于金属极性区的表面高度，所述氮极性区内的二维电子气被所述金属极性区隔断，从而使所述氮极性区形成HEMT器件的主体结构，金属极性区为自隔离区；
3)在氮极性区沉积Ti/Al/Ni/Au源、漏电极，所述源、漏电极通过氮极性区内的二维电子气连接，其中，所述源、漏电极的金属厚度为200nm；
4)在氮极性区沉积SiN表面钝化层，并在所述SiN表面钝化层上沉积栅电极。
本发明实施例提供的一种HEMT器件的隔离方法，利用极性调控技术，在同一衬底上同时生长金属极性区和氮极性区的外延层，并进一步制作形成发光器件外延层；通过调控外延生长条件，实现不同极性区之间的高度差，阻隔了器件区域产生的电学信号，从而起到器件隔离的作用。
本发明实施例提供的一种HEMT器件的隔离方法，在外延结构生长完成时即同步实现隔离，无需额外进行光刻、等离子体刻蚀或离子束注入等工艺，不仅缩短了工艺时间，降低了工艺复杂度和制造成本，同时避免了因等离子体等给器件表面和内部带来的损伤，降低了器件的漏电流，增大了击穿电压，避免器件崩塌效应，改善了HEMT的高频特性和综合性能。
本发明实施例提供的一种HEMT器件的隔离方法对于实现HEMT器件和模组在高效率单片集成整流器电路、单片集成射频功率放大器和太赫兹通讯电路中的应用具有重要意义。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (19)

1.一种HEMT器件的自隔离方法，其特征在于包括：在表面具有图形化低温结晶层的衬底上外延生长具有横向极性结构的外延层，并通过调控外延生长条件，使形成的金属极性区的外延层的表面和氮极性区的外延层的表面之间存在设定高度差，从而使所述金属极性区和氮极性区中的任一者之内形成的二维电子气或二维空穴气被另一者隔断，且以其中高度较低的一者作为电隔离区，高度较高的另一者作为HEMT主体结构。
2.根据权利要求1所述的自隔离方法，其特征在于具体包括：在所述衬底表面的第一区域设置低温结晶层，并使所述金属极性区形成在所述低温结晶层上，以及，使所述氮极性区形成在所述衬底表面的第二区域，所述第一区域与第二区域彼此邻接。
3.根据权利要求1所述的自隔离方法，其特征在于：所述外延层的材质包括纤锌矿结构的氮化物。
4.根据权利要求1所述的自隔离方法，其特征在于：所述外延层的形成温度为1000~1300℃。
5.根据权利要求2所述的自隔离方法，其特征在于：所述低温结晶层的材质包括纤锌矿结构的氮化物。
6.根据权利要求5所述的自隔离方法，其特征在于：所述低温结晶层的材质为Al（x）Ga（1-x）N，其中0≤x≤1。
7.根据权利要求2所述的自隔离方法，其特征在于：所述低温结晶层的形成温度为300~950℃。
8.根据权利要求1所述的自隔离方法，其特征在于：所述外延生长条件包括外延生长的V/III比、载气中N2的含量之中的至少一者。
9.根据权利要求1所述的自隔离方法，其特征在于具体包括：
通过调控外延生长条件，使形成的金属极性区的外延层的表面低于氮极性区的外延层的表面，从而使所述氮极性区中形成的二维电子气或二维空穴气被金属极性区隔断，所述氮极性区用于制作HEMT主体结构；
或者，通过调控外延生长条件，使形成的氮极性区的外延层的表面低于金属极性区的外延层的表面，从而使所述金属极性区中形成的二维电子气或二维空穴气被氮极性区隔断，所述金属极性区用于制作HEMT主体结构。
10.根据权利要求1所述的自隔离方法，其特征在于：所述电隔离区环绕所述HEMT主体结构设置。
11.一种HEMT器件的制作方法，其特征在于包括：
以权利要求1-10中任一项所述的HEMT器件的自隔离方法制作相互配合的HEMT主体结构和电隔离区；以及
制作与所述HEMT主体结构配合的源极、漏极和栅极的步骤。
12.一种HEMT器件，其特征在于包括具有横向极性结构的外延层，所述外延层包括金属极性区和氮极性区，并且所述金属极性区的外延层的表面和氮极性区的外延层的表面之间存在设定高度差，所述设定高度差足以使所述金属极性区和氮极性区中的任一者之内形成的二维电子气或二维空穴气被另一者隔断，其中高度较低的一者作为电隔离区，高度较高的另一者作为HEMT主体结构。
13.根据权利要求12所述的HEMT器件，其特征在于还包括衬底，所述衬底表面的第一区域设置有低温结晶层，所述金属极性区形成在所述低温结晶层上，所述氮极性区形成在所述衬底表面的第二区域，所述第一区域与第二区域彼此邻接。
14.根据权利要求12所述的HEMT器件，其特征在于：所述外延层的材质包括纤锌矿结构的氮化物。
15.根据权利要求12所述的HEMT器件，其特征在于：所述外延层的形成温度为1000~1300℃。
16.根据权利要求13所述的HEMT器件，其特征在于：所述低温结晶层的材质包括纤锌矿结构的氮化物。
17.根据权利要求16所述的HEMT器件，其特征在于：所述低温结晶层的材质为Al（x）Ga（1-x）N，其中0≤x≤1。
18.根据权利要求13所述的HEMT器件，其特征在于：所述低温结晶层的形成温度为300~950℃。
19.根据权利要求12所述的HEMT器件，其特征在于：所述HEMT主体结构与相应的栅极、源极、漏极配合设置，所述电隔离区环绕所述HEMT主体结构设置。
CN202110665142.XA 2021-06-16 2021-06-16 Hemt器件及其自隔离方法、制作方法 Active CN113394096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110665142.XA CN113394096B (zh) 2021-06-16 2021-06-16 Hemt器件及其自隔离方法、制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110665142.XA CN113394096B (zh) 2021-06-16 2021-06-16 Hemt器件及其自隔离方法、制作方法

Publications (2)

Publication Number Publication Date
CN113394096A CN113394096A (zh) 2021-09-14
CN113394096B true CN113394096B (zh) 2022-05-31

Family

ID=77621294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110665142.XA Active CN113394096B (zh) 2021-06-16 2021-06-16 Hemt器件及其自隔离方法、制作方法

Country Status (1)

Country Link
CN (1) CN113394096B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695115A (zh) * 2022-05-31 2022-07-01 中国科学院宁波材料技术与工程研究所 一种具有鳍式结构的半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531789A (zh) * 2015-09-11 2017-03-22 中国科学院苏州纳米技术与纳米仿生研究所 通过极性控制实现增强型hemt的方法及增强型hemt
CN109004033A (zh) * 2017-06-06 2018-12-14 黄知澍 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
GR1008013B (el) * 2012-04-25 2013-10-22 Ιδρυμα Τεχνολογιας Και Ερευνας (Ιτε), Μεθοδος ετεροεπιταξιακης αναπτυξης ιιι-νιτριδιων, πολικοτητας μετωπου-μεταλλου ιιι, πανω σε υποστρωματα αδαμαντα
US9685513B2 (en) * 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US11522080B2 (en) * 2018-11-07 2022-12-06 Cornell University High-voltage p-channel FET based on III-nitride heterostructures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531789A (zh) * 2015-09-11 2017-03-22 中国科学院苏州纳米技术与纳米仿生研究所 通过极性控制实现增强型hemt的方法及增强型hemt
CN109004033A (zh) * 2017-06-06 2018-12-14 黄知澍 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法

Also Published As

Publication number Publication date
CN113394096A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
US9224596B2 (en) Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers
US20160218204A1 (en) Enhancement Mode High Electron Mobility Transistor and Manufacturing Method Thereof
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN103035522B (zh) 制造化合物半导体器件的方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
WO2017144852A1 (en) Layered vertical field effect transistor and methods of fabrication
US20210384345A1 (en) Vertical umosfet device with high channel mobility and preparation method thereof
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN113394096B (zh) Hemt器件及其自隔离方法、制作方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN116490979A (zh) 半导体结构及其制作方法
CN115579290B (zh) 一种p-GaN增强型器件制备方法
WO2024007443A1 (zh) 具有多阈值电压的GaN基HEMT结构、其制备方法及应用
CA3093906C (en) Semiconductor device and manufacturing method thereof
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
CN209766426U (zh) 一种沉积多晶AlN的常关型HEMT器件
CN112420827A (zh) N面GaN HEMT器件及其制作方法
CN111739800A (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN112599586B (zh) 一种高可靠性氮化镓基功率器件及制备方法
CN116741635A (zh) 基于无掩膜再生长低阻延伸层的hemt器件制备方法
CN118173596A (zh) 一种p-GaN栅增强型HEMT器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant