CN219393401U - 高集成度增强型GaN-HEMT - Google Patents

Abstract

高集成度增强型GaN‑HEMT。涉及半导体器件。本实用新型通过优化GaNHEMT的外延生长方法以及后续制备工艺，实现制备相同耐压，更小尺寸GaNHEMT器件或相同尺寸，更高耐压的目的。通过在高阻的氮化镓耐压层上生长规则排布的的AlN层作为凸台，后续在此凸台基础上生成均匀厚度的GaN沟道层和AlGaN势垒层，使用台阶仪检测AlGaN势垒层高点Z方向高度Z0，此时对外延片进行填充重掺杂的多晶硅，再使用平坦工艺刻蚀刻蚀到之前记录的Z0高度处，再继续生长P型GaN帽层，后续进行栅极区域的刻蚀，并制备肖特基金属、再在漏源区域制备欧姆金属，实现在相同的耐压下、大大缩减器件尺寸的目的。

Description

高集成度增强型GaN-HEMT

技术领域

本实用新型涉及半导体器件，尤其涉及高集成度增强型GaN-HEMT。

背景技术

氮化镓（GaN）是一种宽禁带半导体，第三代半导体的典型代表。GaN击穿电场是硅的11倍，禁带宽度是硅的3.1倍，氮化镓异质结电子迁移率是硅的1.4倍，电子饱和漂移速度是硅的2.7倍。因此氮化镓材料具有耐高温、耐高压、高频的特点。与第一代半导体硅基的器件相比，GaN器件具有更高耐压、更快开关频率、更小导通电阻等特性，在功率电子器件领域得到广泛应用。

氮化镓材料的生长分为体晶材料的生长和晶体薄膜材料的外延生长。体晶材料的生长主要有氨热法、高压生长法和钠融法，三种生长速率都很低，因此目前制备氮化镓材料的主流技术是在其他衬底上以异质外延方式生长GaN薄膜（几微米到几毫米），外延生长技术主要有MOCVD技术(金属有机化合物化学气相沉积)、MBE技术(氢化物气相外延)和HVPE技术(分子束外延)。其中MOCVD以热分解反应方式在衬底上进行气相外延，生长多种化合物半导体以及薄层单晶材料,适应生成异质结构材料。具有生长易于控制，可批量生产等优点。MBE则是利用分子束或原子束沉积在加热的晶体衬底表面进行外延淀积,具有质量最好，无氢环境的优点。HVPE则是金属镓上流过HCl，形成GaCl蒸气，它流到衬底与NH3反应，沉积形成GaN。具有生长速度最快，生长技术简单的优点。

GaN异质外延最常用的衬底材料是蓝宝石、SiC和Si。考虑散热和衬底价格等因素，功率器件多选用Si做为衬底材料。因Si和GaN的晶格失配很大，目前通过过渡层、插入层、原位钝化等方法释放外延材料应力。

早期的GaN材料主要用于LED发光器件、激光器件和光电探测器，直到1994年M.K.khan发现AlGaN和GaN会产生高浓度二维电子气（2DEG），这是由于AlGaN和GaN材料整体的禁带宽度较宽，具有较强的耐压能力；且AlGaN和GaN界面导带带阶，有很强的压电和自发的极化效应，有利于形成深而窄的量子阱，聚集高密度的2DEG，2DEG由于自身的分布和输运的特点，具有显著高于体电子的迁移率与饱和速度，因此GaN才开始用于超高频、高速领域，这种调制掺杂的异质结就是高电子迁移率晶体管（HEMT）的基本结构。然后器件的漏、源极要和2DEG形成欧姆接触，栅极形成肖特基接触，利用栅压控制2DEG的开启和关闭。因为耗尽型器件具有误开启、不安全、系统不稳定等缺点，往往在外延生长过程中，在AlGaN上层异质外延生长一层P型的GaN层，用以制备增强型GaNHEMT。

因此传统的整个GaNHEMT的制备包括硅衬底，渐变生长的缓冲Buffer层AlGaN，高阻的耐压层GaN，GaN沟道层、AlGaN势垒层，以及P型GaN帽层。传统的加工工艺过程包括刻蚀漏源区域，漏源区域沉积欧姆金属，刻蚀P-GaN区域，栅极区域沉积肖特基金属，再进行钝化以及PAD开窗处理。

虽然GaNHEMT器件具有优于传统Si器件的性能，但依然存在一些问题制约着GaNHEMT器件的应用。对与功率器件而言，器件的尺寸和功率密度是重要的关注项。GaNHEMT是基于AlGaN和GaN的异质结为基础的器件，目前市场上异质外延生成的AlGaN势垒层和GaN沟道层均是平面层，因此制备的GaNHEMT器件也是水平器件，相对同电压垂直结构的Simos和SiCmos器件，在高频和耐热方面有优势，但是制备的器件尺寸往往更大，功率密度更低，与微电子器件尺寸更小、集成度更高的发展趋势有所冲突。

实用新型内容

本实用新型针对以上问题，提供了一种相同耐压，更小尺寸GaNHEMT器件或相同尺寸，更高耐压的高集成度增强型GaN-HEMT。

本实用新型的技术方案是：高集成度增强型GaN-HEMT，包括从下而上依次设置的硅衬底、Al_0.8Ga_0.2N层、Al_0.5Ga_0.5N层、Al_0.2Ga_0.8N层和GaN高阻层；

所述GaN高阻层的顶面设有若干间隔设置的AlN凸台；

所述GaN高阻层的顶面设有经过若干所述AlN凸台的GaN沟道层；

所述GaN沟道层上设有AlGaN势垒层；

所述AlGaN势垒层上，位于相连所述AlN凸台之间设有用于填充的多晶硅；

所述AlGaN势垒层上设有SiN钝化层，所述SiN钝化层内设有沿水平方向延伸的金属场板；

所述SiN钝化层的一端设有向下延伸至GaN高阻层的源极金属；另一端设有向下延伸至GaN高阻层的漏极金属；

所述AlGaN势垒层上靠近端部处，其顶部设有P型GaN帽层；所述P型GaN帽层的顶部设有伸入SiN钝化层的栅极金属。

具体的，所述Al_0.8Ga_0.2N层的厚度为0.8um。

具体的，所述Al_0.5Ga_0.5N层的厚度为0.6um。

具体的，所述Al_0.2Ga_0.8N层的厚度为0.6um。

具体的，所述GaN高阻层厚度为4um，掺杂元素为C，电阻率为10⁹Ω*cm。

具体的，相邻AlN凸台间距为1um。

本实用新型通过优化GaNHEMT的外延生长方法以及后续制备工艺，实现制备相同耐压，更小尺寸GaNHEMT器件或相同尺寸，更高耐压的目的。通过在高阻的氮化镓耐压层上生长规则排布的的AlN层作为凸台，后续在此凸台基础上生成均匀厚度的GaN沟道层和AlGaN势垒层，使用台阶仪检测AlGaN势垒层高点Z方向高度Z0，此时对外延片进行填充重掺杂的多晶硅，再使用平坦工艺刻蚀刻蚀到之前记录的Z0高度处，再继续生长P型GaN帽层，后续进行栅极区域的刻蚀，并制备肖特基金属、再在漏源区域制备欧姆金属，实现在相同的耐压下、大大缩减器件尺寸的目的。

附图说明

图1是步骤S100单晶硅衬底生长及掺杂的结构示意图，

图2是步骤S200生成AlGaN过渡层的结构示意图，

图3是步骤S300生成GaN高阻层的结构示意图，

图4是步骤S400生长AlN凸台的结构示意图，

图5是步骤S500生长GaN沟道层的结构示意图，

图6是步骤S600生成AlGaN势垒层的结构示意图，

图7是步骤S700沉积重掺杂多晶硅（平坦化处理至AlGaN表面）的结构示意图，

图8是步骤S800沉积P型GaN帽层的结构示意图，

图9是步骤S900生长肖特基金属(0.4um)的结构示意图，

图10是步骤S900保留栅极金属和栅极P型GaN帽层区域的结构示意图，

图11是步骤S900沉积钝化层并平坦化处理的结构示意图，

图12是步骤S1000保留栅极金属场板的结构示意图，

图13是步骤S1000沉积钝化层并平坦化的结构示意图，

图14是步骤S1100刻蚀漏源区域至GaN高阻层的结构示意图，

图15是步骤S1100漏极和源极区域沉积欧姆金属的结构示意图，

图16是AQ0037和BZ1023面积均为4.3mm²情况下电性对比图，

图17是AQ0030面积为2.7mm²，YFS0584面积为3.6mm²情况下电性对比图；

图中1是硅衬底，2是Al_0.8Ga_0.2N层，3是Al_0.5Ga_0.5N层，4是Al_0.2Ga_0.8N层，5是GaN高阻层，6是AlN凸台，7是GaN沟道层，8是AlGaN势垒层，9是多晶硅，10是P型GaN帽层，11是栅极金属，12是金属场板，13是SiN钝化层，14是源极金属，15是漏极金属。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

工艺过程参照图1-15所示；以氮化镓团队新开发的650V10A的GaNHEMT器件为例，晶批号为AQ0037。

一种高功率密度的增强型GaN-HEMT制备方法，包括以下步骤：

参照图1所示，S100，选取硅衬底1并进行P型掺杂；

进一步限定，步骤S100包括：

S110，在厚度为1mm的单晶硅衬底1上扩散硼(B)，电阻率达到1Ω*cm，使单晶硅变成P型的硅衬底1。

氮化镓异质外延衬底材料通常选择碳化硅材料、蓝宝石材料或硅材料，因考虑碳化硅成本过高不适合量产、蓝宝石散热性能差不适合功率器件，因此本器件采用硅衬底1，使用扩散设备为HORISD8572A卧式扩散炉。

参照图2所示，S200，硅衬底1上异质外延生长AlGaN过渡层；

进一步限定，步骤S200包括：

S210，采用MOCVD（金属有机化学气相沉积技术）在硅衬底1上异质外延生长AlGaN层，并逐渐改变AlN和GaN的组成比例，按生长先后顺序为第一层过渡层材料Al_0.8Ga_0.2N、厚度0.8um，第二层过渡层材料Al_0.5Ga_0.5N、厚度0.6um，第三层过渡层材料Al_0.2Ga_0.8N、厚度0.6um。

因为硅和氮化镓的晶格适配度很大，直接在硅衬底1上生长氮化镓会产生很多的位错和缺陷，因此通常用AlGaN作为过渡层，并逐渐改变AlN和GaN的比例以减小晶格适配率，使用MOCVD设备为PrismoUniMax。

进一步限定，步骤S210中，第一层0.8um，ALN含量为80％，GaN含量为20％；第二层0.6um，ALN含量为50％，GaN含量为50％；第三层0.6um，ALN含量为20％，GaN含量为80％。

参照图3所示，S300，在AlGaN过渡层上异质外延生长GaN高阻层5；

进一步限定，步骤S300包括：

S310，采用MOCVD在过渡层材料Al_0.2Ga_0.8N上异质外延生长GaN高阻层5，GaN高阻层5厚度为4um，掺杂元素为C，电阻率为10⁹Ω*cm。由于成熟的GaNHEMT为水平结构，因此需要外延生长一个高阻层隔断器件表面和衬底的电性，使用MOCVD设备为PrismoUniMax。

参照图4所示，S400，GaN高阻层5上异质外延生长AlN凸台6；

进一步限定，步骤S400包括：

S410，采用MOCVD在GaN高阻层5上异质外延生长AlN凸台6，AlN凸台6的厚度为1um，生长后在外延片表面涂敷光刻胶，并进行曝光和显影，形成曝光区域和非曝光区域1um：1um周期性排列的图形，再通过干法刻蚀以及去胶工艺，最终获得厚度为1um，长度为1um，相邻凸台间距为1um，周期性排列的AlN凸台6。

此过程生成的周期性排列的AlN凸台6是为了器件在相同水平宽度的情况下，二维电子气通过距离更长，或者说AlGaN势垒层8和GaN沟道层7组成的耐压界面的距离更长，从而提升器件的耐压，使用的干法刻蚀设备型号为NIM-4000(M)。

参照图5所示，S500，异质外延生长GaN沟道层7；

进一步限定，步骤S500包括：

S510，在步骤S400完成后的周期性排列AlN凸台6上，异质外延生长厚度为0.6um的GaN沟道层7。通常异质外延为各向同性沉积，生成的GaN沟道层7会和后面外延生长的AlGaN发生很强的压电和自发的极化效应，形成深而窄的量子阱，形成浓度很高的2DEG。

参照图6所示，S600，异质外延生长AlGaN势垒层8；

进一步限定，步骤S600包括：

S610，在GaN沟道层7上，使用MOCVD异质外延生长厚度为0.1um的AlGaN势垒层8。

通常异质外延为各向同性沉积，生成的AlGaN势垒层8会和前面外延生长的GaN沟道层7发生很强的压电和自发的极化效应，形成深而窄的量子阱，形成浓度很高的2DEG。

参照图7所示，S700，沉积重掺杂的多晶硅9；

进一步限定，步骤S700包括：

S710，台阶仪测试抑制外延后的AlGaN势垒层8最高处Z0，然后使用PEVCD沉积1.2um的重掺杂多晶硅9，沉积后进行平坦化工艺，将外延片表面刻蚀到Z0高度。

沉积重掺杂多晶硅9工艺是为了不影响AlGaN和GaN之间的2DEG浓度，且经过平坦化工艺后使外延片表面平整，保证后面工序外延生长的P型GaN层沉积厚度均匀，使用沉积设备型号为EquipmentModelPD-520。

参照图8所示，S800，沉积P型GaN帽层10；

进一步限定，步骤S800包括：

S810，使用MOCVD异质外延生长0.1um厚度的P型GaN帽层10，掺杂元素为Mg，浓度为5e16。

GaN帽层的作用是需要在器件栅极施加正向电压才会导通器件，将器件由增强型变成耗尽型器件，另外因为氮化镓为Ⅲ-Ⅴ组元素，因此P型氮化镓掺杂元素Mg，P型GaN帽层10的厚度直接影响器件的Vth、根据设计Vth典型值2.5V选择沉积0.1um厚度）。

参照图9所示，S900，栅极区域制备肖特基金属；

进一步限定，步骤S900包括：

S910，在P型GaN帽层10上沉积厚度为0.4um的肖特基金属，通过在外延片表面涂敷光刻胶，并进行曝光和显影过程，光刻胶只保护栅极区域，再通过干法刻蚀以及去胶工艺，刻蚀掉其他区域的的金属和P型GaN帽层10，最终获得宽度为1um，厚度为0.4um的栅极肖特基金属和宽度为1um，厚度为0.1um的P型GaN帽层10，保留栅极金属11和P型GaN帽层10（参照图10所示）后经过沉积SiN钝化层13、再通过平坦化工艺使器件表面平整（参照图11所示）。本步骤应注意保留的P型GaN和栅极金属11区域应和S500中生长的AlN区域相对应，保证栅极区域位于某个AlN区域正上方，使保留的P型GaN帽层10平行于下侧的AlGaN势垒层8，保证栅极控制的稳定性，沉积肖特基金属为Ni/Au，厚度分别为0.1um/0.3um。

S100，生长栅极场板；

进一步限定，步骤S1000包括：

在步骤S910工艺基础上沉积厚度为0.2um的栅极场板金属Ti，通过在外延片表面涂敷光刻胶，并进行曝光和显影过程，形成图形，再通过干法刻蚀以及去胶工艺，最终获得宽度为4um，厚度为0.2um的金属场板12，保留金属场板12（参照图12所示）后沉积SiN钝化层13、再通过平坦化工艺使器件表面平整（参照图13所示）。金属场板12的作用是施加高电压时避免电场尖峰、场板起到平滑电场的作用。

S110，漏源区域制备欧姆金属；

进一步限定，步骤S1100包括：

通过在外延片表面涂敷光刻胶，并进行曝光和显影过程，形成图形，再通过干法刻蚀以及去胶工艺，最终将漏源区域刻蚀至GaN高阻层5区域（参照图14所示），再沉积欧姆金属（参照图15所示），获得宽度为3um，厚度为0.4um的漏源金属。沉积欧姆金属为Ti/Al/Ni/Au，厚度分别为0.1um/0.1um/0.1um/0.1um，沉积完欧姆金属后再沉积金属铝用于应用端焊接。

以上则完成整个器件的制备过程，实现了相同面积下，AlGaN势垒层8和GaN沟道层7组成的耐压界面的距离更长的目的，从而提升器件的耐压；或者要求相同耐压情况下，此设计在更小面积器件上就可实现，提高了器件的功率密度，是GaNHEMT器件领域一次重要的创新。

以此法开发的AQ0037批号GaNHEMT产品（4.3mm²）与市场主推同芯片面积的BZ1023产品相比较，AQ0037耐压为895V，相对BZ1023的670V，BV大225V（同器件面积耐压高33.58％），参照图16所示。以此法开发的AQ0030批号GaNHEMT产品（BVDSS典型值566V）与市场主推的YFS0584产品相比较（典型值561V），AQ0030面积为2.7mm²，YFS0584面积为3.6mm²,AQ0030面积小0.9mm²（同电压面积较小25％），参照图17所示。

高集成度增强型GaN-HEMT，包括从下而上依次设置的硅衬底1、Al_0.8Ga_0.2N层2、Al_0.5Ga_0.5N层3、Al_0.2Ga_0.8N层4和GaN高阻层5；

所述GaN高阻层5的顶面设有若干间隔设置的AlN凸台6，形成凸台，增大Lgd的路径；

所述GaN高阻层5的顶面设有经过若干所述AlN凸台6的GaN沟道层7；

所述GaN沟道层7上设有AlGaN势垒层8；AlGaN势垒层8与GaN沟道层7发生压电极化效应，形成二维电子气；

所述AlGaN势垒层8上，位于相连所述AlN凸台6之间设有用于填充的多晶硅（Poly）9；

所述AlGaN势垒层8上设有SiN钝化层13（为了隔绝和外面的电气接触，避免打火现象，形成钝化的作用），所述SiN钝化层13内设有沿水平方向延伸的金属场板12，通过平滑电场，避免电场尖峰存在；

所述SiN钝化层13的一端设有向下延伸至GaN高阻层5的源极金属14，源极金属14为了源极能够引出金属线，形成电性连接；另一端设有向下延伸至GaN高阻层5的漏极金属15；漏极金属15为了漏极能够引出金属线，形成电性连接；

所述AlGaN势垒层8上靠近端部处，其顶部设有P型GaN帽层10；所述P型GaN帽层10的顶部设有伸入SiN钝化层13的栅极金属11。P型GaN帽层10掺杂Mg的GaN帽层是为了能够控制二维电子气的导通和关断，使产品成为增强型的器件。

对于本案所公开的内容，还有以下几点需要说明：

（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；

（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；

以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。

Claims (5)

1.高集成度增强型GaN-HEMT，其特征在于，包括从下而上依次设置的硅衬底（1）、Al_0.8Ga_0.2N层（2）、Al_0.5Ga_0.5N层（3）、Al_0.2Ga_0.8N层（4）和GaN高阻层（5）；

所述GaN高阻层（5）的顶面设有若干间隔设置的AlN凸台（6）；

所述GaN高阻层（5）的顶面设有经过若干所述AlN凸台（6）的GaN沟道层（7）；

所述GaN沟道层（7）上设有AlGaN势垒层（8）；

所述AlGaN势垒层（8）上，位于相连所述AlN凸台（6）之间设有用于填充的多晶硅（9）；

所述AlGaN势垒层（8）上设有SiN钝化层（13），所述SiN钝化层（13）内设有沿水平方向延伸的金属场板（12）；

所述SiN钝化层（13）的一端设有向下延伸至GaN高阻层（5）的源极金属（14）；另一端设有向下延伸至GaN高阻层（5）的漏极金属（15）；

所述AlGaN势垒层（8）上靠近端部处，其顶部设有P型GaN帽层（10）；所述P型GaN帽层（10）的顶部设有伸入SiN钝化层（13）的栅极金属（11）。

2.根据权利要求1所述的高集成度增强型GaN-HEMT，其特征在于，所述Al_0.8Ga_0.2N层的厚度为0.8um。

3.根据权利要求1所述的高集成度增强型GaN-HEMT，其特征在于，所述Al_0.5Ga_0.5N层的厚度为0.6um。

4.根据权利要求1所述的高集成度增强型GaN-HEMT，其特征在于，所述Al_0.2Ga_0.8N层的厚度为0.6um。

5.根据权利要求1所述的高集成度增强型GaN-HEMT，其特征在于，相邻AlN凸台间距为1um。