CN114639718A - 一种氮化镓基垂直型超级结肖特基二极管及其制备方法 - Google Patents

一种氮化镓基垂直型超级结肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN114639718A
CN114639718A CN202210173476.XA CN202210173476A CN114639718A CN 114639718 A CN114639718 A CN 114639718A CN 202210173476 A CN202210173476 A CN 202210173476A CN 114639718 A CN114639718 A CN 114639718A
Authority
CN
China
Prior art keywords
gallium nitride
groove
type gallium
heavily doped
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210173476.XA
Other languages
English (en)
Inventor
刘超
尹健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN202210173476.XA priority Critical patent/CN114639718A/zh
Publication of CN114639718A publication Critical patent/CN114639718A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种氮化镓基垂直型超级结肖特基二极管及其制备方法。该肖特基二极管包括:重掺杂n型氮化镓衬底区;轻掺杂n型氮化镓漂移区,位于重掺杂n型氮化镓衬底区上方;轻掺杂n型氮化镓漂移区上设置有沟槽;沟槽侧壁,或侧壁和底面设置有重掺杂p型氮化镓层;二氧化硅层,设置于重掺杂p型氮化镓层上,并填充沟槽至与轻掺杂n型氮化镓漂移区顶部平齐;金属电极层,设置于重掺杂n型氮化镓衬底区下表面,以及轻掺杂n型氮化镓漂移区的上方。本发明能有效解决GaN垂直型超级结肖特基二极管得到深p型GaN区域的问题,不仅能提高对肖特基接触表面的保护能力,也能实现超级结器件的电荷平衡,提高器件的击穿性能并保持较好的正向特性。

Description

一种氮化镓基垂直型超级结肖特基二极管及其制备方法
技术领域
本发明涉及一种氮化镓基垂直型超级结肖特基二极管及其制备方法,属于半导体器件技术领域。
背景技术
氮化镓(GaN)作为第三代半导体的代表材料,由于其具有宽带隙、高电子迁移率和高临界电场等优点,被广泛用于高压和大功率器件;与硅和碳化硅等材料相比,它在下一代高压和大电流功率系统中显示出了巨大潜力。由于肖特基势垒二极管具有快开关速度和低导通电阻的独特特性,被认为是现代电力系统中不可或缺的元件。
近年来,大量GaN基器件的制备和结果演示进一步证明了GaN材料的巨大潜力。同时,基于硅的功率器件已经达到了其理论极限,这种情况下,有突破这一极限的方法,主要方法为制备超级结器件。GaN垂直型超级结二极管有望进一步提高GaN基二极管的性能限制,但目前仍然没有有效的方法制备超级结器件。理想的超级结器件需要大约相同掺杂的p型和n型区域来实现电荷平衡,对于硅基的超级结器件的制备可以通过多次外延生长和离子注入,或通过侧壁外延再生长的深度蚀刻来完成。然而,GaN的外延再生长总会在生长界面处产生意想不到的杂质和缺陷,造成电荷平衡困难。此外,GaN的离子注入和离子激活技术还远未成熟,导致材料中被激活的空穴载流子在材料内的浓度和迁移率都较低,很难形成大区域大面积的深的p型GaN区域。因此,到目前为止还没有关于GaN垂直型超级结器件的相关报道。
为了解决上述问题提出本发明。
发明内容
针对现有技术存在的不足,本发明提供一种氮化镓基垂直型超级结肖特基二极管及其制备方法。本发明结构能有效解决GaN垂直型超级结肖特基二极管中得到深p型GaN区域的问题,不仅能提高对肖特基接触表面的保护能力,也能实现超级结器件的电荷平衡,从而提高器件的击穿性能并保持较好的正向特性。
本发明的技术方案如下:
一种氮化镓基垂直型超级结肖特基二极管,包括:
重掺杂n型氮化镓衬底区;
轻掺杂n型氮化镓漂移区,位于重掺杂n型氮化镓衬底区上方;
轻掺杂n型氮化镓漂移区上设置有沟槽;沟槽侧壁,或侧壁和底面设置有重掺杂p型氮化镓层;
二氧化硅层,设置于重掺杂p型氮化镓层上,并填充沟槽至与轻掺杂n型氮化镓漂移区顶部平齐;
金属电极层,设置于重掺杂n型氮化镓衬底区下表面,以及轻掺杂n型氮化镓漂移区的上方。
根据本发明优选的,所述沟槽形状为倒梯形、U型、方形、三角形或阶梯型,优选为倒梯形;沟槽底面宽度为0.5-4.0μm,优选为0.6-1.0μm;沟槽高度为1.0-12.0μm,优选为6.0~12.0μm;沟槽侧壁与沟槽底面的夹角为86°-96°。
根据本发明,重掺杂p型氮化镓层包裹沟槽侧壁,或者沟槽侧壁和底面;沟槽底面不穿过轻掺杂n型氮化镓漂移区。
根据本发明优选的,沟槽的数量大于等于2个,相邻沟槽中心线之间的间距为0.5-5.0μm,优选为1.0~4.0μm。
根据本发明优选的,重掺杂p型氮化镓层的掺杂元素为镁,掺杂浓度为4×1016-1×1019cm-3,优选为0.1×1017-2×1017cm-3,进一步优选为0.1×1017-1.5×1017cm-3;重掺杂p型氮化镓层的厚度范围为0.1-1.5μm,沟槽侧壁的重掺杂p型氮化镓层的厚度和沟槽底面的重掺杂p型氮化镓层的厚度不同;优选的,沟槽侧壁的重掺杂p型氮化镓层的厚度为0.1-0.5μm,进一步优选为0.1-0.4μm,沟槽底面的重掺杂p型氮化镓层的厚度为0.2-0.8μm。
根据本发明优选的,重掺杂n型氮化镓衬底区厚度为1.5~10μm,掺杂元素为硅,掺杂浓度为1×1018~5×1019cm-3;轻掺杂n型氮化镓漂移区厚度为8~20μm,掺杂元素为硅,掺杂浓度为5×1014~8×1016cm-3
根据本发明,轻掺杂n型氮化镓漂移区的上方设置有金属电极层,所述金属电极层覆盖轻掺杂n型氮化镓漂移区顶部、重掺杂p型氮化镓层的顶部以及二氧化硅层的顶部。
根据本发明优选的,所述金属电极层,包括器件的阳极与阴极,选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)、金(Au)、镍(Ni)、铂(Pt)、钒(V)、铜(Cu)、钌(Ru)、钴(Co)或铪(Hf)中的一种或两种以上的金属材料组合。
优选的,设置于重掺杂n型氮化镓衬底区下表面的金属电极层为Ti/Al/Au的混合金属层,厚度分别为50/200/50nm,形成欧姆接触;轻掺杂n型氮化镓漂移区上方的金属电极层为Pt/Au的混合金属层,厚度分别为40/100nm,形成肖特基接触。
上述氮化镓基垂直型超级结肖特基二极管的制备方法,包括步骤:
(1)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法制备重掺杂n型氮化镓衬底区;
(2)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法在重掺杂n型氮化镓衬底区上同质外延轻掺杂n型氮化镓漂移区;
(3)使用硬质掩膜版,光刻掩膜,露出刻蚀区域表面;利用ICP干法刻蚀,在轻掺杂n型氮化镓漂移区上刻蚀出沟槽,气氛条件为Cl2/BCl3的混合气氛;可通过控制刻蚀中气体比例以及电源功率和刻蚀时间以控制沟槽的深度、宽度与角度;随后使用四甲基氢氧化铵(TMAH)水溶液或食人鱼溶液对沟槽表面进行损伤处理;
(4)采用离子注入方式或二次外延生长方式在沟槽侧壁,或侧壁和底面制备重掺杂p型氮化镓层;
(5)使用等离子体增强化学气相沉积(PECVD),将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体,在沟槽内部、重掺杂p型氮化镓层上填充二氧化硅(SiO2)层至与轻掺杂n型氮化镓漂移区顶部平齐;
(6)去除掩膜板,然后利用电子束蒸镀仪制备金属电极层。
根据本发明优选的,步骤(3)中,沟槽表面损伤处理方法如下:将沟槽表面于温度为82-88℃、浓度为8wt%~25wt%的四甲基氢氧化铵(TMAH)水溶液中浸泡50~120分钟;或,将沟槽表面于食人鱼溶液中室温浸泡6-21分钟,所述食人鱼溶液由质量浓度为98-99%的浓硫酸和质量浓度为30%的过氧化氢按体积比7:3混合制备而成。
根据本发明优选的,步骤(3)混合气氛中,Cl2流速为20sccm,BCl3流速为5-15sccm,压强为0.5-0.7Pa;干法刻蚀过程中,施加偏压功率为30-75W,刻蚀时间为20-60分钟。
根据本发明优选的,步骤(4)中,采用离子注入方式在沟槽侧壁,或侧壁和底面制备重掺杂p型氮化镓层;
采用离子注入方式在沟槽底面制备重掺杂p型氮化镓层的方法包括步骤:对沟槽垂直向下进行镁离子注入,从而在沟槽底面形成重掺杂p型氮化镓层,同时侧壁也会有一定的镁离子被注入;
采用离子注入方式在沟槽侧壁制备重掺杂p型氮化镓层的方法包括步骤:采用分步多次注入方式对沟槽侧壁进行镁离子注入。
根据本发明优选的,步骤(4)中,采用二次外延生长方式在沟槽侧壁和底面制备重掺杂p型氮化镓层的方法包括步骤:在沟槽底面及侧壁同质外延一层具有p型掺杂浓度的氮化镓层。
根据本发明优选的,步骤(4)中,在沟槽侧壁和底面制备重掺杂p型氮化镓层时,先进行沟槽底面重掺杂p型氮化镓层的制备,然后再进行沟槽侧壁重掺杂p型氮化镓层的制备。
根据本发明优选的,步骤(4)中,离子注入方式或二次外延生长完毕后,还进行退火工艺以激活镁离子;退火工艺为快速热退火处理(PIA),处理过程为在氮气氛围中进行快速热退火处理;退火处理的温度范围为400-500℃,优选450℃;退火时间为15-25分钟,优选20分钟;以提高p型氮化镓层内部的空穴激活率。
根据本发明,步骤(6)中,在轻掺杂n型氮化镓漂移区上方淀积金属形成肖特基接触,在衬底背面淀积金属形成欧姆接触。
根据本发明,本发明制备方法中所涉及的工艺和条件,如无特殊说明,均为现有方法。
本发明的技术特点及有益效果如下:
1、本发明GaN基垂直型超级结肖特基二极管,超级结通过沟槽刻蚀、向沟槽侧壁或侧壁和底面注入离子或二次外延,在沟道与离子注入区或二次外延区之间实现n型与p型的电荷平衡,最后利用绝缘层填充沟槽,工艺流程简单、可行。
2、本发明结构能有效解决GaN垂直型超级结肖特基二极管中得到深p型GaN区域的问题,通过对GaN漂移层表面进行电感耦合等离子体(ICP)干法刻蚀形成深沟槽,并控制沟槽数量、密度及深度,使用TMAH或食人鱼溶液处理沟槽表面以去除刻蚀损伤。对沟槽底部进行离子注入或二次外延,底部的p型区域有助于屏蔽电场保护沟道区域,再对沟槽侧壁进行多次离子注入或二次外延,使形成的p型GaN包裹住沟槽的周围;此时,漂移层n型区域中的电荷与侧壁及底面较深的p型GaN在适当浓度下可以实现电荷平衡,以达到超级结肖特基二极管的目的;不仅能提高对肖特基接触表面的保护能力,也能实现超级结器件的电荷平衡,从而提高器件的击穿性能并保持较好的正向特性。本发明通过优化P型氮化镓层中离子掺杂浓度、侧壁p型氮化镓层厚度以及沟槽间距,可以最大程度的提高器件的击穿性能并保持较好的正向特性。另外,由于沟槽深度可以通过控制刻蚀气体比例、刻蚀功率和刻蚀时间等来控制,具有很强的可控性,有利于控制GaN基垂直型超级结中实现电荷平衡的深度。
3、本发明利用ICP干法刻蚀,在GaN漂移层表面刻蚀出有一定倾斜角度的沟槽;通过掩膜板可合理的控制沟槽的大小、深度和密度;具有倾斜角度的沟槽,有助于对侧壁进行离子注入;
4、本发明对沟槽侧壁的离子注入优选采用多次注入的方法,能够提高侧壁离子注入的效率以及侧壁p型GaN从侧壁表面到内部的厚度。
附图说明
图1为实施例1中氮化镓基垂直型超级结肖特基二极管的结构示意图;
图2为实施例2所述氮化镓基垂直型超级结肖特基二极管的制备工艺流程图;
图3为实施例3所述氮化镓基垂直型超级结肖特基二极管的制备工艺流程图;
图4为实施例4中氮化镓基垂直型超级结肖特基二极管的结构示意图;
图5为实施例5所述氮化镓基垂直型超级结肖特基二极管的制备工艺流程图;
图6为对比例1中传统的氮化镓理想平面肖特基二极管的结构示意图;
图7为试验例1中重掺杂p型氮化镓层中镁离子掺杂浓度与超级结肖特基二极管反向击穿电压的关系图;
图8为试验例2中重掺杂p型氮化镓层中镁离子掺杂浓度与超级结肖特基二极管反向击穿电压的关系图;
图9为试验例3中沟槽侧壁上的重掺杂p型氮化镓层厚度与超级结肖特基二极管反向击穿电压的关系图。
图10为试验例4中沟槽间距与超级结肖特基二极管反向击穿电压的关系图。
具体实施方式
下面结合具体实施例对本发明做进一步的说明,但不限于此。
同时下述实施例中所述实验方法,如无特殊说明,均为常规方法;所述试剂和材料,如无特殊说明,均可从商业途径获得。
实施例1
一种氮化镓基垂直型超级结肖特基二极管,结构如图1所示,包括:
重掺杂n型氮化镓衬底区;重掺杂n型氮化镓衬底区厚度为2μm,掺杂元素为硅,掺杂浓度为5×1018cm-3
轻掺杂n型氮化镓漂移区,位于重掺杂n型氮化镓衬底区上方;轻掺杂n型氮化镓漂移区厚度为12μm,掺杂元素为硅,掺杂浓度为2×1016cm-3
轻掺杂n型氮化镓漂移区上设置有沟槽,沟槽底面不穿过轻掺杂n型氮化镓漂移区;沟槽侧壁和底面设置有重掺杂p型氮化镓层,重掺杂p型氮化镓层包裹沟槽侧壁和底面;所述沟槽形状为倒梯形;沟槽底面宽度为1μm,沟槽高度为6μm,沟槽侧壁与沟槽底面夹角为94°;沟槽的数量为2个,相邻沟槽中心线之间的间距为5μm。重掺杂p型氮化镓层的掺杂元素为镁,掺杂浓度为1×1017cm-3,沟槽侧壁上的重掺杂p型氮化镓层的厚度为0.2μm,沟槽底面上的重掺杂p型氮化镓层的厚度为0.5μm;
二氧化硅层,设置于沟槽内重掺杂p型氮化镓层上,并填充沟槽至与轻掺杂n型氮化镓漂移区顶部平齐;
金属电极层,重掺杂n型氮化镓衬底区下表面设置有金属电极层,为Ti/Al/Au(50/200/50nm)的混合金属,形成欧姆接触;轻掺杂n型氮化镓漂移区的上方设置有金属电极层,为Pt/Au(40/100nm)的混合金属层,所述金属电极层覆盖轻掺杂n型氮化镓漂移区顶部、重掺杂p型氮化镓层的顶部以及二氧化硅层的顶部,形成肖特基接触。
实施例2
一种氮化镓基垂直型超级结肖特基二极管,结构如实施例1所述。
利用离子注入方式制备上述氮化镓基垂直型超级结肖特基二极管,工艺流程如图2所示,包括步骤:
(1)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法制备重掺杂n型氮化镓衬底区;
(2)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法在重掺杂n型氮化镓衬底区上同质外延轻掺杂n型氮化镓漂移区;
(3)使用硬质掩膜版,光刻掩膜,露出刻蚀区域表面;利用ICP干法刻蚀,在轻掺杂N型氮化镓漂移区上刻蚀出沟槽,气氛条件为Cl2/BCl3的混合气氛,混合气氛中,Cl2流速为20sccm,BCl3流速为5sccm,压强为0.6Pa,干法刻蚀过程中,施加偏压功率为75W,刻蚀时间40分钟;通过控制刻蚀条件控制沟槽的深度、宽度与角度;随后将沟槽表面于温度为85℃、浓度为25wt%的四甲基氢氧化铵(TMAH)水溶液中浸泡60分钟,以对沟槽表面进行损伤处理;
(4)在沟槽侧壁和底面制备重掺杂p型氮化镓层;
首先对沟槽垂直向下进行镁离子注入,从而在沟槽底面形成重掺杂p型氮化镓层,同时侧壁也会有一定的镁离子被注入;
然后采用分步多次注入方式对沟槽侧壁进行镁离子注入;
离子注入完成后进行退火工艺以激活镁离子;退火工艺为快速热退火处理(PIA),处理过程为在氮气氛围中进行快速热退火处理,高温退火的温度范围为450℃,退火时间为20分钟,以提高p型氮化镓层内部的空穴激活率。
(5)使用等离子体增强化学气相沉积(PECVD),将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体,在沟槽内部、重掺杂p型氮化镓层上填充二氧化硅(SiO2)层至与轻掺杂n型氮化镓漂移区顶部平齐;
(6)去除掩膜板,然后利用电子束蒸镀仪在轻掺杂n型氮化镓漂移区上方淀积金属Pt/Au(40/100nm)形成肖特基接触,作为阳极,在衬底背面淀积金属Ti/Al/Au(50/200/50nm)形成欧姆接触,作为阴极,制备金属电极层。
实施例3
一种氮化镓基垂直型超级结肖特基二极管,结构如实施例1所述。
利用二次外延生长方式制备上述氮化镓基垂直型超级结肖特基二极管,工艺流程如图3所示,包括步骤:
(1)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法制备重掺杂n型氮化镓衬底区;
(2)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法在重掺杂n型氮化镓衬底区上同质外延轻掺杂n型氮化镓漂移区;
(3)使用硬质掩膜版,光刻掩膜,露出刻蚀区域表面;利用ICP干法刻蚀,在轻掺杂N型氮化镓漂移区上刻蚀出沟槽,气氛条件为Cl2/BCl3的混合气氛,混合气氛中,Cl2流速为20sccm,BCl3流速为5sccm,压强为0.6Pa,干法刻蚀过程中,施加偏压功率为75W,刻蚀时间40分钟;通过控制刻蚀条件控制沟槽的深度、宽度与角度;随后将沟槽表面于温度为85℃、浓度为25wt%的四甲基氢氧化铵(TMAH)水溶液中浸泡60分钟,以对沟槽表面进行损伤处理;
(4)在沟槽侧壁和底面制备重掺杂p型氮化镓层;
在MOCVD中利用三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,二茂镁为掺杂源,在n型氮化镓漂移区上的沟槽底部及侧壁同质外延一层具有p型掺杂浓度的氮化镓层;然后在氮气氛围中,进行快速热退火处理,快速热退火处理的温度范围为450℃,退火时间为20分钟。
(5)使用等离子体增强化学气相沉积(PECVD),将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体,在沟槽内部、重掺杂p型氮化镓层上填充二氧化硅(SiO2)层至与轻掺杂n型氮化镓漂移区顶部平齐。
(6)去除掩膜板,然后利用电子束蒸镀仪在轻掺杂n型氮化镓漂移区上方淀积金属Pt/Au(40/100nm)形成肖特基接触,作为阳极,在衬底背面淀积金属Ti/Al/Au(50/200/50nm)形成欧姆接触,作为阴极,制备金属电极层。
实施例4
一种氮化镓基垂直型超级结肖特基二极管,结构如图4所示,包括:
重掺杂n型氮化镓衬底区;重掺杂n型氮化镓衬底区厚度为2μm,掺杂元素为硅,掺杂浓度为5×1018cm-3
轻掺杂n型氮化镓漂移区,位于重掺杂n型氮化镓衬底区上方;轻掺杂n型氮化镓漂移区厚度为12μm,掺杂元素为硅,掺杂浓度为2×1016cm-3
轻掺杂n型氮化镓漂移区上设置有沟槽,沟槽底面不穿过轻掺杂n型氮化镓漂移区;沟槽侧壁设置有重掺杂p型氮化镓层,重掺杂p型氮化镓层包裹沟槽侧壁;所述沟槽形状为倒梯形;沟槽底面宽度为0.6μm,沟槽高度为9μm,沟槽侧壁与沟槽底面夹角为94°;沟槽的数量为2个,相邻沟槽中心线之间的间距为4μm。重掺杂p型氮化镓层的掺杂元素为镁,掺杂浓度为5×1017cm-3,p型氮化镓厚度为0.3μm;
二氧化硅层,设置于沟槽内重掺杂p型氮化镓层上,并填充沟槽至与轻掺杂n型氮化镓漂移区顶部平齐;
金属电极层,重掺杂n型氮化镓衬底区下表面设置有金属电极层,为Ti/Al/Au(50/200/50nm)的混合金属,形成欧姆接触;轻掺杂n型氮化镓漂移区的上方设置有金属电极层,为Pt/Au(40/100nm)的混合金属层,所述金属电极层覆盖轻掺杂n型氮化镓漂移区顶部、重掺杂p型氮化镓层的顶部以及二氧化硅层的顶部,形成肖特基接触。
实施例5
一种实施例4所述氮化镓基垂直型超级结肖特基二极管的制备方法,工艺流程如图5所示,包括步骤:
(1)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法制备重掺杂n型氮化镓衬底区;
(2)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法在重掺杂n型氮化镓衬底区上同质外延轻掺杂n型氮化镓漂移区;
(3)使用硬质掩膜版,光刻掩膜,露出刻蚀区域表面;利用ICP干法刻蚀,在轻掺杂N型氮化镓漂移区上刻蚀出沟槽,气氛条件为Cl2/BCl3的混合气氛,混合气氛中,Cl2流速为20sccm,BCl3流速为5sccm,压强为0.6Pa,干法刻蚀过程中,施加偏压功率为75W,刻蚀时间42分钟;通过控制刻蚀条件控制沟槽的深度、宽度与角度;随后将沟槽表面于温度为85℃、浓度为25wt%的四甲基氢氧化铵(TMAH)水溶液中浸泡60分钟,以对沟槽表面进行损伤处理;
(4)在沟槽侧壁制备重掺杂p型氮化镓层;
采用分步多次注入方式对沟槽侧壁进行镁离子注入;
离子注入完成后进行退火工艺以激活镁离子;退火工艺为快速热退火处理(PIA),处理过程为在氮气氛围中进行快速热退火处理,高温退火的温度范围为450℃,退火时间为20分钟,以提高p型氮化镓层内部的空穴激活率。
(5)使用等离子体增强化学气相沉积(PECVD),将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体,在沟槽内部、重掺杂p型氮化镓层上填充二氧化硅(SiO2)层至与轻掺杂n型氮化镓漂移区顶部平齐;
(6)去除掩膜板,然后利用电子束蒸镀仪在轻掺杂n型氮化镓漂移区上方淀积金属Pt/Au(40/100nm)形成肖特基接触,作为阳极,在衬底背面淀积金属Ti/Al/Au(50/200/50nm)形成欧姆接触,作为阴极,制备金属电极层。
实施例6
一种氮化镓基垂直型超级结肖特基二极管,结构如实施例1所述,所不同的是:沟槽侧壁与底面夹角为90°;其它结构和参数与实施例1一致。
利用离子注入方式制备上述氮化镓基垂直型超级结肖特基二极管的方法与实施例2一致。
实施例7
一种氮化镓基垂直型超级结肖特基二极管,结构如实施例4所述,所不同的是:沟槽深度为12μm,沟槽侧壁与沟槽底面夹角为90°;其它结构和参数与实施例4一致。
利用离子注入方式制备上述氮化镓基垂直型超级结肖特基二极管的方法与实施例5一致。
实施例8
一种氮化镓基垂直型超级结肖特基二极管,结构如实施例4所述,所不同的是:沟槽深度为12μm,沟槽侧壁与沟槽底面夹角为90°,侧壁p型氮化镓层厚度为1μm;其它结构和参数与实施例4一致。
利用离子注入方式制备上述氮化镓基垂直型超级结肖特基二极管的方法与实施例5一致。
对比例1
一种传统的理想氮化镓平面肖特基二极管,结构如图6所示,包括:
重掺杂n型氮化镓衬底区;重掺杂n型氮化镓衬底区厚度为2μm,掺杂元素为硅,掺杂浓度为5×1018cm-3
轻掺杂n型氮化镓漂移区,位于重掺杂n型氮化镓衬底区上方;轻掺杂n型氮化镓漂移区厚度为12μm,掺杂元素为硅,掺杂浓度为2×1016cm-3
金属电极层,重掺杂n型氮化镓衬底区下表面设置有金属电极层,为Ti/Al/Au(50/200/50nm)的混合金属,形成欧姆接触;轻掺杂n型氮化镓漂移区的上方设置有金属电极层,为Pt/Au(40/100nm)的混合金属层,所述金属电极层覆盖轻掺杂n型氮化镓漂移区顶部、重掺杂p型氮化镓层的顶部以及二氧化硅层的顶部,形成肖特基接触。
上述传统的理想氮化镓平面肖特基二极管的制备方法,工艺流程包括步骤:
(1)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法制备重掺杂n型氮化镓衬底区;
(2)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法在重掺杂n型氮化镓衬底区上同质外延轻掺杂n型氮化镓漂移区;
(3)去除掩膜板,然后利用电子束蒸镀仪在轻掺杂n型氮化镓漂移区上方淀积金属Pt/Au(40/100nm)形成肖特基接触,作为阳极,在衬底背面淀积金属Ti/Al/Au(50/200/50nm)形成欧姆接触,作为阴极,制备金属电极层。
试验例1
变化实施例1中氮化镓基垂直型超级结肖特基二极管的重掺杂p型氮化镓层中的镁离子掺杂浓度(变化范围为0.1×1017~5×1017cm-3),通过数字仿真获得器件的反向击穿电压与p型氮化镓层中镁离子掺杂浓度的关系图,如图7所示。其中,虚线为对比例1中传统的理想平面肖特基二极管的击穿电压值1150V。
由图可知,本发明提出的氮化镓基垂直型超级结肖特基二极管的反向击穿电压先随重掺杂p型氮化镓层的镁离子掺杂浓度的升高而增大,当镁离子掺杂浓度到达1×1017cm-3时,击穿电压达到最高值2150V,进一步增加镁离子掺杂浓度会导致击穿电压下降。由此可看出,本发明提出的氮化镓基垂直型超级结肖特基二极管的最优反向击穿电压值相比于传统结构提高87%。可以得知,随着对重掺杂p型氮化镓层的镁离子掺杂浓度进行优化,可以实现对器件反向耐压性能的改善。
试验例2
变化实施例4中氮化镓基垂直型超级结肖特基二极管的重掺杂p型氮化镓层中的镁离子掺杂浓度(变化范围为0.1×1017~5×1017cm-3),通过数字仿真获得器件的反向击穿电压与p型氮化镓层中镁离子掺杂浓度的关系图,如图8所示。其中,虚线为对比例1中传统的理想平面肖特基二极管的击穿电压值1150V。
由图可知,本发明提出的氮化镓基垂直型超级结肖特基二极管的反向击穿电压先随重掺杂p型氮化镓层的镁离子掺杂浓度的升高而增大,当镁离子掺杂浓度到达5×1016cm-3时,击穿电压达到最高值1780V,进一步增加镁离子掺杂浓度会导致击穿电压下降。由此可看出,本发明提出的氮化镓基垂直型超级结肖特基二极管的最优反向击穿电压值相比于传统结构提高55%。可以得知,随着对重掺杂p型氮化镓层的镁离子掺杂浓度进行优化,可以实现对器件反向耐压性能的改善。
试验例3
变化实施例1中氮化镓基垂直型超级结肖特基二极管沟槽侧壁的重掺杂p型氮化镓层厚度(变化范围为0~0.5μm),通过数字仿真获得器件的反向击穿电压与沟槽侧壁的p型氮化镓层厚度的关系图,如图9所示。
由图可知,本发明提出的氮化镓基垂直型超级结肖特基二极管的反向击穿电压先随沟槽侧壁p型氮化镓层厚度的增加而增大,当厚度为0.2μm时,击穿电压达到最高值2180V,进一步增加沟槽侧壁p型氮化镓层厚度会导致击穿电压下降。可以得知,随着对沟槽侧壁p型氮化镓层厚度进行优化,可以实现对器件反向耐压性能的改善。
试验例4
变化实施例1中氮化镓基垂直型超级结肖特基二极管的沟槽间距即相邻沟槽中心线之间的间距(变化范围为1-5μm),通过数字仿真获得器件的反向击穿电压与沟槽间距的关系图,如图10所示。
由图可知,本发明提出的氮化镓基垂直型超级结肖特基二极管的反向击穿电压先随沟槽间距的增加而增大,当间距为3μm时,击穿电压达到最高值2189V,进一步增加沟槽间距会导致击穿电压下降。可以得知,随着对沟槽间距进行优化,可以实现对器件反向耐压性能的改善。

Claims (10)

1.一种氮化镓基垂直型超级结肖特基二极管,其特征在于,包括:
重掺杂n型氮化镓衬底区;
轻掺杂n型氮化镓漂移区,位于重掺杂n型氮化镓衬底区上方;
轻掺杂n型氮化镓漂移区上设置有沟槽;沟槽侧壁,或侧壁和底面设置有重掺杂p型氮化镓层;
二氧化硅层,设置于重掺杂p型氮化镓层上,并填充沟槽至与轻掺杂n型氮化镓漂移区顶部平齐;
金属电极层,设置于重掺杂n型氮化镓衬底区下表面,以及轻掺杂n型氮化镓漂移区的上方。
2.根据权利要求1所述氮化镓基垂直型超级结肖特基二极管,其特征在于,所述沟槽形状为倒梯形、U型、方形、三角形或阶梯型,优选为倒梯形;沟槽底面宽度为0.5-4.0μm,优选为0.6-1.0μm;沟槽高度为1.0-12.0μm,优选为6.0~12.0μm;沟槽侧壁与沟槽底面的夹角为86°-96°。
3.根据权利要求1所述氮化镓基垂直型超级结肖特基二极管,其特征在于,沟槽的数量大于等于2个,相邻沟槽中心线之间的间距为0.5-5.0μm,优选为1.0~4.0μm。
4.根据权利要求1所述氮化镓基垂直型超级结肖特基二极管,其特征在于,重掺杂p型氮化镓层的掺杂元素为镁,掺杂浓度为4×1016-1×1019cm-3,优选为0.1×1017-2×1017cm-3,进一步优选为0.1×1017-1.5×1017cm-3;重掺杂p型氮化镓层的厚度范围为0.1-1.5μm,沟槽侧壁的重掺杂p型氮化镓层的厚度和沟槽底面的重掺杂p型氮化镓层的厚度不同;优选的,沟槽侧壁的重掺杂p型氮化镓层的厚度为0.1-0.5μm,进一步优选为0.1-0.4μm,沟槽底面的重掺杂p型氮化镓层的厚度为0.2-0.8μm。
5.根据权利要求1所述氮化镓基垂直型超级结肖特基二极管,其特征在于,重掺杂n型氮化镓衬底区厚度为1.5~10μm,掺杂元素为硅,掺杂浓度为1×1018~5×1019cm-3;轻掺杂n型氮化镓漂移区厚度为8~20μm,掺杂元素为硅,掺杂浓度为5×1014~8×1016cm-3
6.根据权利要求1所述氮化镓基垂直型超级结肖特基二极管,其特征在于,所述金属电极层,包括器件的阳极与阴极,选自铬(Cr)、铝(Al)、坦(Ta)、钼(Mo)、钨(W)、钛(Ti)、金(Au)、镍(Ni)、铂(Pt)、钒(V)、铜(Cu)、钌(Ru)、钴(Co)或铪(Hf)中的一种或两种以上的金属材料组合;
优选的,设置于重掺杂n型氮化镓衬底区下表面的金属电极层为Ti/Al/Au的混合金属层,厚度分别为50/200/50nm,形成欧姆接触;轻掺杂n型氮化镓漂移区上方的金属电极层为Pt/Au的混合金属层,厚度分别为40/100nm,形成肖特基接触。
7.如权利要求1-6任意一项所述氮化镓基垂直型超级结肖特基二极管的制备方法,包括步骤:
(1)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法制备重掺杂n型氮化镓衬底区;
(2)分别以三甲基镓(TMGa),氨气(NH3)作为Ga源和N源,SiH3CH3作为掺杂源,H2作为载气,利用MOCVD方法在重掺杂n型氮化镓衬底区上同质外延轻掺杂n型氮化镓漂移区;
(3)使用硬质掩膜版,光刻掩膜,露出刻蚀区域表面;利用ICP干法刻蚀,在轻掺杂n型氮化镓漂移区上刻蚀出沟槽,气氛条件为Cl2/BCl3的混合气氛;可通过控制刻蚀中气体比例以及电源功率和刻蚀时间以控制沟槽的深度、宽度与角度;随后使用四甲基氢氧化铵(TMAH)水溶液或食人鱼溶液对沟槽表面进行损伤处理;
(4)采用离子注入方式或二次外延生长方式在沟槽侧壁,或侧壁和底面制备重掺杂p型氮化镓层;
(5)使用等离子体增强化学气相沉积(PECVD),将氢稀释的硅烷(SiH4)和氧气(O2)作为腔室反应气体,在沟槽内部、重掺杂p型氮化镓层上填充二氧化硅(SiO2)层至与轻掺杂n型氮化镓漂移区顶部平齐;
(6)去除掩膜板,然后利用电子束蒸镀仪制备金属电极层。
8.根据权利要求7所述氮化镓基垂直型超级结肖特基二极管的制备方法,其特征在于,步骤(3)中,包括以下条件中的一项或多项:
i、沟槽表面损伤处理方法如下:将沟槽表面于温度为82-88℃、浓度为8wt%~25wt%的四甲基氢氧化铵(TMAH)水溶液中浸泡50~120分钟;或,将沟槽表面于食人鱼溶液中室温浸泡6-21分钟,所述食人鱼溶液由质量浓度为98-99%的浓硫酸和质量浓度为30%的过氧化氢按体积比7:3混合制备而成;
ii、混合气氛中,Cl2流速为20sccm,BCl3流速为5-15sccm,压强为0.5-0.7Pa;干法刻蚀过程中,施加偏压功率为30-75W,刻蚀时间为20-60分钟。
9.根据权利要求7所述氮化镓基垂直型超级结肖特基二极管的制备方法,其特征在于,步骤(4)中,包括以下条件中的一项或多项:
i、采用离子注入方式在沟槽侧壁,或侧壁和底面制备重掺杂p型氮化镓层;
采用离子注入方式在沟槽底面制备重掺杂p型氮化镓层的方法包括步骤:对沟槽垂直向下进行镁离子注入,从而在沟槽底面形成重掺杂p型氮化镓层,同时侧壁也会有一定的镁离子被注入;
采用离子注入方式在沟槽侧壁制备重掺杂p型氮化镓层的方法包括步骤:采用分步多次注入方式对沟槽侧壁进行镁离子注入;
ii、采用二次外延生长方式在沟槽侧壁和底面制备重掺杂p型氮化镓层的方法包括步骤:在沟槽底面及侧壁同质外延一层具有p型掺杂浓度的氮化镓层;
iii、在沟槽侧壁和底面制备重掺杂p型氮化镓层时,先进行沟槽底面重掺杂p型氮化镓层的制备,然后再进行沟槽侧壁重掺杂p型氮化镓层的制备。
10.根据权利要求7所述氮化镓基垂直型超级结肖特基二极管的制备方法,其特征在于,步骤(4)中,离子注入方式或二次外延生长完毕后,还进行退火工艺以激活镁离子;退火工艺为快速热退火处理(PIA),处理过程为在氮气氛围中进行快速热退火处理;退火处理的温度范围为400-500℃,优选450℃;退火时间为15-25分钟,优选20分钟;以提高p型氮化镓层内部的空穴激活率。
CN202210173476.XA 2022-02-24 2022-02-24 一种氮化镓基垂直型超级结肖特基二极管及其制备方法 Pending CN114639718A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210173476.XA CN114639718A (zh) 2022-02-24 2022-02-24 一种氮化镓基垂直型超级结肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210173476.XA CN114639718A (zh) 2022-02-24 2022-02-24 一种氮化镓基垂直型超级结肖特基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN114639718A true CN114639718A (zh) 2022-06-17

Family

ID=81948028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210173476.XA Pending CN114639718A (zh) 2022-02-24 2022-02-24 一种氮化镓基垂直型超级结肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN114639718A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722033A (zh) * 2023-08-11 2023-09-08 深圳天狼芯半导体有限公司 一种具有改进型p柱的超结肖特基二极管及制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722033A (zh) * 2023-08-11 2023-09-08 深圳天狼芯半导体有限公司 一种具有改进型p柱的超结肖特基二极管及制备方法

Similar Documents

Publication Publication Date Title
US7679104B2 (en) Vertical type semiconductor device and manufacturing method of the device
CN109390212A (zh) 氮化物半导体器件的形成工艺
CN102148157A (zh) 制作带有自对准场板的增强型hemt的方法
JP6428900B1 (ja) ダイオード素子およびダイオード素子の製造方法
CN110783413B (zh) 横向结构氧化镓的制备方法及横向结构氧化镓
CN112993032B (zh) 漏极阶梯场板结构射频hemt器件及其制备方法
CN113782587A (zh) 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
CN114639718A (zh) 一种氮化镓基垂直型超级结肖特基二极管及其制备方法
CN212182338U (zh) 半导体结构
CN112635556A (zh) 一种增强型hemt器件及其制备方法
CN116230750A (zh) 一种垂直阶梯场板高压GaN基二极管及其制作方法
CN115020499A (zh) 基于p型GaN结构的结型肖特基二极管及其制备方法
CN115172463A (zh) 一种具有垂直保护环结构的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法
CN115458596A (zh) 基于Fin-JFET栅结构HEMT及其制作方法
CN114220869B (zh) 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
CN115000183A (zh) 混合阵列终端功率器件及其制作方法
CN111640671B (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN219393401U (zh) 高集成度增强型GaN-HEMT
CN113270494B (zh) 双渐变沟道氮化镓基垂直结构射频器件及其制备方法
KR102719258B1 (ko) 산화니켈-산화갈륨 pn 이종접합 형성 방법 및 그 방법으로 제조된 쇼트키 다이오드
WO2022110007A1 (zh) 肖特基二极管及其制造方法
US20230163221A1 (en) Schottky barrier diode and method for manufacturing same
WO2022110006A1 (zh) 一种肖特基二极管
CN118382935A (zh) 控制氧化镍的载流子浓度的方法和由该方法制造的肖特基二极管
CN114937704A (zh) 分布式凹槽电极功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination