CN116387361A - SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 - Google Patents

SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 Download PDF

Info

Publication number
CN116387361A
CN116387361A CN202310206854.4A CN202310206854A CN116387361A CN 116387361 A CN116387361 A CN 116387361A CN 202310206854 A CN202310206854 A CN 202310206854A CN 116387361 A CN116387361 A CN 116387361A
Authority
CN
China
Prior art keywords
layer
reaction chamber
etched
epitaxial wafer
gallium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310206854.4A
Other languages
English (en)
Inventor
周弘
王晨璐
孙斯瀚
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202310206854.4A priority Critical patent/CN116387361A/zh
Publication of CN116387361A publication Critical patent/CN116387361A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种SiO2阻挡层Ga2O3垂直UMOS场效应晶体管及其制备方法，主要解决目前垂直型氧化镓场效应晶体管没有有效的源漏间电流阻挡结构和器件栅控能力不足的问题。其自下而上包括漏电极、氧化镓衬底层、氧化镓外延层、栅氧化层；外延层内部外围设有SiO2电流阻挡层，其中心设有U型凹槽和T型栅电极，其上方设有通过ALD生长的n型导电层，该n型导电层的上方设有源电极。本发明由于设有U型凹槽和T型栅电极，相对于现有结构，器件的栅控能力得到了有效提升，并能有效地遏制DIBL效应；同时由于外延层内部外围设置SiO2阻挡层，极大降低了器件源漏间漏电，提高了器件的击穿电压，可用于大功率集成电路的制备。

Description

SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
技术领域
本发明属于微电子技术领域，特别涉及一种UMOS晶体管，可用于制作高压电路变压器电路芯片、高速铁路输电系统和民用电动车充电模块。
技术背景
随着第四代超宽禁带半导体的发展，氧化镓材料逐渐成为新一代半导体材料的焦点。目前可制备的氧化镓材料有α、β、γ、δ和ε五种晶型，由于其他几种亚稳定相在进行高温工艺处理时会转化成β-Ga2O3，所以单斜的β-Ga2O3具有最好的热稳定性，目前大部分研究工作也都是围绕β-Ga2O3展开的。β-Ga2O3具有约为4.8eV的超大禁带宽度，这一特征使其电离率较低，从而击穿场强较高，理论计算极限约为8MV/cm，超过第一代半导体Si的20倍，第三代半导体SiC和GaN的1-2倍。此外，由于β-Ga2O3具有较高的电子迁移率、介电常数和临界电场强度，其Baliga优质达到4H-SiC的3倍、GaN的1.5倍。另外，β-Ga2O3材料的导通电阻理论值很低，因此对于相同击穿电压条件下的单极器件，其导通损耗比SiC、GaN器件低至少一个数量级，有利于提高功率器件的效率。所以氧化镓材料在功率器件的研究和制作方面具有巨大的潜力和发展前景。
氧化镓场效应晶体管主要有水平结构和垂直结构两类。由于工艺和结构更加成熟，在目前发布的文章中，氧化镓场效应晶体管还是以水平结构为主。对于水平结构场效应晶体管，如果想获得较大的饱和电流和较高的击穿电压，就必须增大沟道的尺寸，进而牺牲芯片面积，且在增大面积的同时又会由于体材料缺陷总数的增加带来新的可靠性问题。然而，由于氧化镓材料的价带过于平缓，和受主电离能过大，在氧化镓材料和器件的制备过程中很难实现P型掺杂，无法像传统垂直结构一样采用pn结来对源漏之间的漏电进行有效的阻隔。
为了充分发挥氧化镓材料在耐高压和大功率方面的优势，垂直结构的氧化镓场效应晶体管才是更好的选择，对于垂直结构器件，其反偏电场分布在整块体材料上，在增大电场承受区域的同时不仅可避免表面击穿带来的可靠性问题，而且可获得更高的击穿电压，并且由于其结构特点，可以很容易地获得较大的导通电流，并在不多牺牲芯片面积的情况下，通过提高漂移区的厚度来获得更高的击穿电压。
然而，由于氧化镓材料的价带过于平缓和受主电离能过大的影响，在氧化镓材料和器件的制备过程中很难实现P型掺杂，无法像传统垂直结构一样采用pn结来对源漏之间的漏电进行有效的阻隔。
目前垂直型氧化镓场效应晶体管有两种结构：
第一种为早期工作中被采用的非平面的多鳍型结构，如图1所示，该结构自下而上包括漏电极、氧化镓衬底层、氧化镓漂移层、鳍型沟道、氧化铝栅氧化层、二氧化硅隔离层、栅电极和源电极。该结构通过侧壁调制的方法来实现源漏之间的电学隔离并获得了不错的栅控能力，成功实现了垂直型氧化镓场效应晶体管的基本功能。但是鳍型结构的沟槽栅极氧化层的拐角处会受到强烈的场应力使器件的可靠性降低，击穿电压只有1000V，并且由于鳍型结构的工艺实现复杂、精度要求高使器件的生产过程十分困难。
第二种为具有全离子注入电流阻挡层结构的氧化镓场效应晶体管，如图2所示，该结构自下而上包括漏电极、锡重掺杂氧化镓衬底层、硅掺杂氧化镓漂移层、镁离子注入电流阻挡层、硅离子掺杂氧化镓沟道、源电极、氧化铝栅氧化层和栅电极，该结构通过引入平面栅结构降低了垂直型氧化镓场效应晶体管的生产难度，并且避免了器件拐角处强烈的场应力问题，但是由于该结构器件的制备过程中需要高温退火使注入离子激活，该高温会导致引入的电子陷阱中心离子发生扩散，使源漏之间产生非理想的漏电通道，从而产生较大的泄漏电流，其击穿电压也还无法超过300V，并且其栅控能力不错，器件性能十分不稳定。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种具有SiO2阻挡层的Ga2O3垂直UMOS场效应晶体管及其制备方法，以提高器件击穿电压，避免源漏之间由于热扩散产生的泄漏电流，提升晶体管漏极输出电流并提高器件的栅控能力。
为实现上述目的，本发明的技术方案如下：
1.一种具有SiO2阻挡层的Ga2O3垂直UMOS场效应晶体管，包括氧化镓衬底层1、氧化镓外延层2、栅氧化层3，栅氧化层3上方设有T型栅电极G，氧化镓衬底层1下表面为漏电极D，其特征在于：
所述外延层2，其内部外围设有SiO2电流阻挡层4，以实现有效的源漏间电学隔离，其中心设有U型栅凹槽5，以提高器件栅控能力并实现垂直导通沟道；其上方设有n型导电层6，以实现n型导电材料的再生长；
该n型导电层6的上方设有源电极S。
进一步，所述氧化镓衬底层1，采用厚度为500um-700um，浓度为1×1018-5×1018cm-3的N型高掺β-Ga2O3材料。
进一步，所述氧化镓外延层2，其采用厚度为3um-10um，浓度为1.5×1016-1×1017cm-3的N型低掺β-Ga2O3材料。
进一步，所述SiO2电流阻挡层4，其厚度为500nm-1000nm。
进一步，所述n型导电层6，其采用厚度为5nm-50nm，浓度为1×1017-5×1019cm-3的N型高掺杂GaN或SiC或In2O3宽禁带或超宽禁带n型导电材料。
进一步，所述U型栅凹槽5，其深度为1um-10um。
2.一种制备SiO2阻挡层Ga2O3垂直UMOS晶体管的方法，其特征在于，包括如下步骤：
1)清洗外延片，即将同质外延的氧化镓片子依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min，然后用氮气吹干；
2)在清洗后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE系统内，刻蚀掉外延片待刻蚀区域上的氧化镓并形成沟槽结构；
3)将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积系统ICP-CVD反应室内，设置反应室温度为80℃-90℃，在外延片表面淀积厚度为500nm-1000nm的SiO2，再将淀积后的片子放入剥离液中，通过剥离形成SiO2阻挡层；
4)通过原子层淀积ALD工艺，在氧化镓外延片表面淀积厚度为10nm-20nm的n型导电材料；
5)在淀积后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE系统内，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成第一欧姆接触区域；
6)在刻蚀后的外延片上进行光刻，形成待刻蚀区域，再将其放入ICP刻蚀系统内，刻蚀掉待刻蚀区域的氧化镓，形成U型栅凹槽；
7)通过原子层淀积ALD工艺，在刻蚀后的外延片表面淀积厚度为20nm-50nm的Al2O3；
8)在淀积后的外延片表面光刻源端电极通孔，利用反应离子刻蚀RIE系统刻蚀去掉电极通孔区域的Al2O3；
9)将刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam系统先在源端电极区域淀积Ti/Au，通过剥离形成源端电极，之后再在衬底表面淀积Ti/Au，形成漏端电极，并在N2环境中退火，形成第二欧姆接触区域；
10)在形成欧姆接触的外延片上表面通过光刻形成栅极区域，通过电子束蒸发E-Beam系统在栅极区域淀积Ni/Au，通过剥离形成第一层栅电极；
11)在形成第一层栅金属后的外延片表面通过光刻形成栅极区域，再通过电子束蒸发E-Beam系统在栅极区域淀积Au，通过剥离形成第二层栅电极，完成器件制作。
本发明与现有技术相比，具有如下优点：
1.本发明由于在外延层中心设有U型栅刻蚀和T型栅结构，相比于现有的平面栅工艺，提高了器件的栅控能力，避免了器件因沟道夹断不充分而带来了源漏间漏电问题，提高了器件的耐压能力和对信号的控制能力。
2.本发明由于在外延层上部设有SiO2高质量电流阻挡层结构，实现了源漏区域的电学隔离，同时由于SiO2介电常数很高，将会显著提高垂直结构氧化镓的场效应晶体管器件击穿电压。
3.本发明由于在外延层上部设有SiO2高质量电流阻挡层结构，相比现有的对离子注入区域注入Mg离子或N离子形成源漏之间电流阻挡层的技术，避免了在后续高温工艺会引起Mg离子或N离子的热扩散所产生较大的泄漏电流的问题。
4.本发明由于采用了原子层淀积ALD工艺淀积的n型导电材料材料形成欧姆接触，相对现有技术采用离子注入工艺产生欧姆接触，避免了离子注入对晶格的损伤，使得半导体缺陷密度降低，晶格完整度提高，进而提高器件的耐压能力。
5.本发明由于在淀积的SiO2电流阻挡层上通过原子层淀积ALD工艺淀积n型导电材料形成高掺杂欧姆区域，避免了SiO2阻挡层上再生长氧化镓材料工艺无法实现的问题。
附图说明
图1为现有多鳍型结构氧化镓场效应晶体管示意图。
图2为现有全离子注入电流阻挡层结构的氧化镓场效应晶体管结构示意图。
图3为本发明的SiO2阻挡层Ga2O3垂直UMOS晶体管结构示意图。
图4为本发明制备SiO2阻挡层Ga2O3垂直UMOS晶体管的实现流程示意图。
具体实施方式
以下结合附图对本发明的SiO2阻挡层Ga2O3垂直UMOS晶体管和制备过程做进一步详细描述。
参照图3，本发明的SiO2阻挡层Ga2O3垂直UMOS场效应晶体管，包括氧化镓衬底层1、氧化镓外延层2、栅氧化层3、SiO2电流阻挡层4、U型栅凹槽5、n型导电层6、T型栅电极G、漏电极D、源电极S，其中：
所述氧化镓衬底层1，采用厚度为500um-700um，浓度为1×1018-5×1018cm-3的N型高掺β-Ga2O3材料；
所述氧化镓外延层2，其采用厚度为3um-10um，浓度为1.5×1016-1×1017cm-3的N型低掺β-Ga2O3材料，其位于衬底层1之上；
所述栅氧化层3，采用厚度为20nm-50nm的Al2O3材料，其位于氧化镓外延层层2上方；
所述SiO2电流阻挡层4，位于刻蚀沟槽内部，其厚度为500nm-1000nm，
所述U型栅凹槽5，其深度为1um-10um，位于外延层上表面中心；
所述n型导电材料层6，位于SiO2层4上方，采用厚度为5nm-50nm，浓度为1×1017-5×1019cm-3的N型高掺杂GaN、SiC或In2O3材料；
所述栅电极G位于栅氧化层3的上部；
所述源电极S位于N型导电材料层6上部；
所述漏电极D位于N型高掺β-Ga2O3衬底层1的下部。
参照图4，本发明制备SiO2阻挡层Ga2O3垂直UMOS场效应晶体管的方法给出如下三种实施例：
实施例1：制作N型β-Ga2O3衬底层厚度为500um、掺杂为1×1018cm-3，N型β-Ga2O3漂移层厚度为3um、掺杂为1.5×1016cm-3,SiO2厚度为500nm，U型沟槽深度为3um、宽度为2um，n型导电材料为In2O3、厚度为5nm、掺杂为1×1017cm-3、栅氧化层厚度为20nm的SiO2阻挡层Ga2O3垂直UMOS场效应晶体管。
步骤1：清洗β-Ga2O3外延片，如图4(a)。
清洗外延片，即将同质外延的氧化镓片子依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min，然后用氮气吹干。
步骤2：沟槽结构刻蚀，如图4(b)。
在清洗后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE系统内，可是深度为510nm，刻蚀掉外延片待刻蚀区域上的氧化镓并形成沟槽结构。
反应离子刻蚀RIE系统工艺条件是：
反应室压强：1850mtorr
反应室气体：SF6、CHF3、He
反应室气体流速比例：SF6:CHF3:He＝5.5sccm:32sccm:150sccm
RF射频源：150W。
步骤3：淀积SiO2，如图4(c)。
将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积系统ICP-CVD反应室内，在外延片表面淀积厚度为500nm的SiO2，再将淀积后的片子放入剥离液中，通过剥离形成SiO2阻挡层。
所述化学气相淀积系统ICP-CVD工艺条件是：
反应室温度：80℃
反应室压力：500Pa
反应室气体流速：250sccm。
步骤4：制作n型导电材料层，如图4(d)。
通过原子层淀积ALD工艺，在氧化镓外延片表面淀积厚度为5nm的n型导电材料In2O3；在淀积后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE系统内，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成欧姆接触区域材料；
原子层淀积ALD工艺条件是：
反应室温度：200℃
反应室压力：800Pa
反应室气体：高纯氮气
反应室气体流速：：250sccm
反应离子刻蚀RIE系统工艺条件是：
反应室压强：1850mtorr
反应室气体：SF6、CHF3、He
反应室气体流速比例：SF6:CHF3:He＝5.5sccm:32sccm:150sccm
RF射频源：150W。
步骤5：U型凹槽刻蚀，如图4(e)。
将刻蚀后的外延片表面进行光刻，形成U型凹槽刻蚀区域，利用反应离子刻蚀RIE系统刻蚀去掉待刻蚀区域的氧化镓，刻蚀深度为3um，凹槽宽度为2um。
反应离子刻蚀RIE系统工艺条件是
反应室压强：1850mtorr
反应室气体：SF6、CHF3、He
反应室气体流速比例：SF6:CHF3:He＝5.5sccm:32sccm:150sccm
RF射频源：150W。
步骤6：生长栅介质，如图4(f)。
通过原子层淀积ALD工艺，在氧化镓外延片表面淀积厚度为20nm的Al2O3的栅介质。
原子层淀积ALD工艺条件是：
反应室温度：200℃
反应室压力：800Pa
反应室气体：高纯氮气
反应室气体流速：300sccm
Al2O3生长速率：0.5nm/min
Al2O3生长时间：40min。
步骤7：光刻形成待蒸发源极金属区域，如图4(g)-(h)。
在Al2O3表面光刻源端电极通孔，如图4(g)；
利用反应离子刻蚀RIE系统刻蚀去掉电极通孔区域的Al2O3，如图4(h)。
反应离子刻蚀RIE系统工艺条件是：
反应室压强：10mTorr
反应室气体：BCl3、Ar
反应室气体流速比例：BCl3:Ar＝20sccm:10sccm
刻蚀功率：200W。
步骤8：制作源漏欧姆电极，如图4(i)。
将刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam系统先在源端电极区域淀积厚度为60nm/120nm的Ti/Au；再将电子束蒸发完成后的片子放入剥离液中，通过剥离形成源端电极；接着，在衬底表面淀积厚度为60nm/120nm的Ti/Au，形成漏端电极，并在N2环境中，设置退火炉内温度为475℃，退火一分钟，形成欧姆接触，如图4(i)；之后，在Al2O3表面进行光刻，形成待蒸发栅金属区域。
步骤9：制作栅电极，如图4(j)。
通过电子束蒸发E-Beam系统在待蒸发栅金属区域淀积厚度为1um/2um的Ni/Au，将电子束蒸发完成后的片子放入剥离液中，通过剥离形成第一层栅电极；随后，再次进行光刻，形成第二层待蒸栅金属区域，通过电子束蒸发E-Beam系统在待蒸发栅金属区域淀积厚度为100nm的Au，将电子束蒸发完成后的片子放入剥离液中，通过剥离形成第二层栅电极，完成器件制作。
实施例2：制作N型β-Ga2O3衬底层厚度为600um、掺杂为2.5×1018cm-3，N型β-Ga2O3漂移层厚度为7um、掺杂为5×1016cm-3,SiO2厚度为750nm，U型沟槽深度为7.5um、宽度为6um，n型导电材料为In2O3、厚度为25nm、掺杂5×1018cm-3、栅氧化层厚度为35nm的SiO2阻挡层Ga2O3垂直UMOS场效应晶体管。
步骤A：清洗β-Ga2O3外延片。
本步骤的具体实现与实施例1的步骤1相同。
步骤B：沟槽结构刻蚀。
在清洗后的外延片上进行光刻，形成待刻蚀区域；
再将光刻后的片子放入反应离子刻蚀RIE系统内，设置反应室压强为1850mtorr，反应室气体为SF6、CHF3、He，反应室气体流速比例为SF6:CHF3:He＝5.5sccm:32sccm:150sccm，RF射频源功率为175W的工艺条件，对其进行深度为810nm的刻蚀，以刻蚀掉外延片待刻蚀区域上的氧化镓，形成沟槽结构。
步骤C：淀积SiO2。
将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积系统ICP-CVD反应室内，设置反应室温度为85℃，反应室压力为550Pa，反应室气体流速为300sccm的工艺条件，在其外延片表面淀积厚度为750nm的SiO2，
再将淀积后的片子放入剥离液中，通过剥离形成SiO2阻挡层。
步骤D：制作n型导电材料层。
采用原子层淀积ALD方法，设置反应室温度为210℃，反应室压力为850Pa，反应室气体为高纯氮气，反应室气体流速为300sccm的工艺条件，在氧化镓外延片表面淀积厚度为25nm的n型导电材料In2O3；
在淀积后的外延片上进行光刻，形成待刻蚀区域；
再将光刻后的片子放入反应离子刻蚀RIE系统内，设置反应室压强为1500mtorr，反应室气体为SF6、CHF3、He，反应室气体流速比例为SF6:CHF3:He＝5.5sccm:32sccm:150sccm，RF射频源功率为175W的工艺条件，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成欧姆接触区域。
步骤E：U型凹槽刻蚀。
将刻蚀后的外延片表面进行光刻，形成U型凹槽刻蚀区域，设置反应室压强为1850mtorr，反应室气体流速比例为SF6:CHF3:He＝5.5sccm:32sccm:150sccm，反应室气体为SF6、CHF3、He，RF射频源为225W的工艺条件利用反应离子刻蚀RIE系统刻蚀去掉待刻蚀区域的氧化镓，形成深度为7.5um，宽度为6um的凹槽。
步骤F：生长栅介质。
通过原子层淀积ALD工艺，设置反应室温度为210℃，反应室压力为800Pa，反应室气体为高纯氮气，反应室气体流速为300sccm，Al2O3生长速率为0.5nm/min，Al2O3生长时间为70min的工艺条件，在氧化镓外延片表面淀积厚度为35nm的Al2O3的栅介质。
步骤G：光刻形成待蒸发源极金属区域。
在Al2O3表面光刻源端电极通孔，设置反应室压强为20mTorr，反应室气体为BCl3、Ar，反应室气体流速比例为BCl3:Ar＝20sccm:10sccm，刻蚀功率为300W的工艺条件，206利用反应离子刻蚀RIE系统刻蚀去掉电极通孔区域的Al2O3。
步骤H：制作源漏欧姆电极。
将刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam系统先在源端电极区域淀积厚度为70nm/130nm的Ti/Au；
再将电子束蒸发完成后的片子放入剥离液中，通过剥离形成源端电极；接着，在衬底表面淀积厚度为70nm/130nm的Ti/Au，形成漏端电极，并在N2环境中，设置退火炉内温度为475℃，退火一分钟，形成欧姆接触；
之后，在Al2O3表面进行光刻，形成待蒸发栅金属区域。
步骤I：制作栅电极。
通过电子束蒸发E-Beam系统在待蒸发栅金属区域淀积厚度为2.5um/5um的Ni/Au，将电子束蒸发完成后的片子放入剥离液中，通过剥离形成第一层栅电极；
随后，进行再次光刻，形成第二层待蒸栅金属区域，通过电子束蒸发E-Beam系统在待蒸发栅金属区域淀积厚度为120nm的Au；
最后将电子束蒸发完成后的片子放入剥离液中，通过剥离形成第二层栅电极，完成器件制作。
实施例3：制作N型β-Ga2O3衬底层厚度为700um、掺杂为5×1018cm-3，N型β-Ga2O3漂移层厚度为10um、掺杂为1×1017cm-3,SiO2厚度为1000nm，U型沟槽深度为12um、宽度为10um，n型导电材料为In2O3、厚度为50nm、掺杂5×1019cm-3、栅氧化层厚度为35nm的SiO2阻挡层Ga2O3垂直UMOS场效应晶体管。
步骤一：清洗β-Ga2O3外延片。
本步骤的具体实现与实施例1的步骤1相同。
步骤二：沟槽结构刻蚀。
在清洗后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE系统内，在反应室压强为1850mtorr，反应室气体为SF6、CHF3、He，反应室气体流速比例为SF6:CHF3:He＝5.5sccm:32sccm:150sccm，RF射频源功率为300W的工艺条件下，进行深度为1010nm的刻蚀，以刻蚀掉外延片待刻蚀区域上的氧化镓，形成沟槽结构。
步骤三：淀积SiO2。
3.1)将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积系统ICP-CVD反应室内，在反应室温度为90℃，反应室压力为550Pa，反应室气体流速为350sccm的工艺条件下，在外延片表面淀积厚度为1000nm的SiO2，
3.2)将淀积后的片子放入剥离液中，通过剥离形成SiO2阻挡层。
步骤四：制作n型导电材料层。
4.1)采用原子层淀积ALD方法，在反应室温度为220℃，反应室压力为900Pa，反应室气体为高纯氮气，反应室气体流速为350sccm的工艺条件下，在氧化镓外延片表面淀积厚度为50nm的n型导电材料In2O3；
4.2)在淀积后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE系统内，在反应室压强为1500mtorr，反应室气体为SF6、CHF3、He，反应室气体流速比例为SF6:CHF3:He＝5.5sccm:32sccm:150sccm，RF射频源功率为300W的工艺条件下，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成欧姆接触区域。
步骤五：U型凹槽刻蚀。
5.1)将刻蚀后的外延片表面进行光刻，形成U型凹槽刻蚀区域；
5.2)在反应室压强为1850mtorr，反应室气体为SF6、CHF3、He，RF，射频源为300W，反应室气体流速比例为SF6:CHF3:He＝5.5sccm:32sccm:150sccm的工艺条件下，利用反应离子刻蚀RIE系统刻蚀去掉待刻蚀区域的氧化镓，形成深度为12um，宽度为10um的凹槽。
步骤六：生长栅介质。
通过原子层淀积ALD工艺，在反应室温度为220℃，反应室压力为900Pa，反应室气体为高纯氮气，反应室气体流速为350sccm，Al2O3生长速率为0.5nm/min，Al2O3生长时间为100min的工艺条件下，在氧化镓外延片表面淀积厚度为35nm的Al2O3的栅介质。
步骤七：光刻形成待蒸发源极金属区域。
7.1)在Al2O3表面进行一次光刻，形成源端电极通孔；
7.2)利用反应离子刻蚀RIE系统刻蚀去掉电极通孔区域的Al2O3。
步骤八：制作源漏欧姆电极。
8.1)对刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam系统在源端电极区域淀积厚度为80nm/140nm的Ti/Au；
8.2)将电子束蒸发完成后的片子放入剥离液中，通过剥离形成源端电极；
8.3)在衬底表面淀积厚度为80nm/140nm的Ti/Au，形成漏端电极，并在N2环境中，设置退火炉内温度为475℃，退火一分钟，形成欧姆接触；
8.4)在Al2O3表面进行二次光刻，形成待蒸发栅金属区域。
步骤九：制作栅电极。
9.1)通过电子束蒸发E-Beam系统在待蒸发栅金属区域淀积厚度为8um的Au；
9.2)将电子束蒸发完成后的片子放入剥离液中，通过剥离形成第一层栅电极；
9.3)在Al2O3表面进行三次光刻，形成第二层待蒸栅金属区域，
9.4)通过电子束蒸发E-Beam系统在待蒸发栅金属区域淀积厚度为140nm的Au，并将电子束蒸发完成后的片子放入剥离液中，通过剥离形成第二层栅电极，完成器件制作。
以上仅是本发明的三种实施例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明的原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (14)

1.一种SiO2阻挡层Ga2O3垂直UMOS场效应晶体管，包括氧化镓衬底层(1)、氧化镓外延层(2)、栅氧化层(3)，栅氧化层(3)上方设有T型栅电极(G)，氧化镓衬底层(1)下表面为漏电极(D)，其特征在于：
所述外延层(2)，其内部外围设有SiO2电流阻挡层(4)，以实现有效的源漏间电学隔离，其中心设有U型栅凹槽(5)，以提高器件栅控能力并实现垂直导通沟道；其上方设有n型导电层(6)，以实现n型导电材料的再生长；
该n型导电层(6)的上方设有源电极(S)。
2.根据权利要求1所述的晶体管，其特征在于：所述氧化镓衬底层(1)，采用厚度为500um-700um，浓度为1×1018-5×1018cm-3的N型高掺β-Ga2O3材料。
3.根据权利要求1所述的晶体管，其特征在于：所述氧化镓外延层(2)，其采用厚度为3um-10um，浓度为1.5×1016-1×1017cm-3的N型低掺β-Ga2O3材料。
4.根据权利要求1所述的晶体管，其特征在于：所述SiO2电流阻挡层(4)，其厚度为500nm-1000nm。
5.根据权利要求1所述的晶体管，其特征在于：所述n型导电层(6)，其采用厚度为5nm-50nm，浓度为1×1017-5×1019cm-3的N型高掺杂GaN或SiC或In2O3宽禁带或超宽禁带n型导电材料。
6.根据权利要求1所述的晶体管，其特征在于：所述U型栅凹槽(5)，其深度为1um-10um。
7.一种制备SiO2阻挡层Ga2O3垂直UMOS晶体管的方法，其特征在于，包括如下步骤：
1)清洗外延片，即将同质外延的氧化镓片子依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min-10min，然后用氮气吹干；
2)在清洗后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE系统内，刻蚀掉外延片待刻蚀区域上的氧化镓并形成沟槽结构；
3)将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积系统ICP-CVD反应室内，设置反应室温度为80℃-90℃，在外延片表面淀积厚度为500nm-1000nm的SiO2，再将淀积后的片子放入剥离液中，通过剥离形成SiO2阻挡层；
4)通过原子层淀积ALD工艺，在氧化镓外延片表面淀积厚度为10nm-20nm的n型导电材料；
5)在淀积后的外延片上进行光刻，形成待刻蚀区域，再将其放入反应离子刻蚀RIE系统内，刻蚀掉外延片待刻蚀区域上的n型导电材料，形成第一欧姆接触区域；
6)在刻蚀后的外延片上进行光刻，形成待刻蚀区域，再将其放入RIE刻蚀系统内，刻蚀掉待刻蚀区域的氧化镓，形成U型栅凹槽；
7)通过原子层淀积ALD工艺，在刻蚀后的外延片表面淀积厚度为20nm-50nm的Al2O3；
8)在淀积后的外延片表面光刻源端电极通孔，利用反应离子刻蚀RIE系统刻蚀去掉电极通孔区域的Al2O3；
9)将刻蚀完成的外延片再次光刻形成源端电极区域，通过电子束蒸发E-Beam系统先在源端电极区域淀积Ti/Au，通过剥离形成源端电极；再在衬底表面淀积Ti/Au，形成漏端电极，并在N2环境中退火，形成第二欧姆接触；
10)在形成第二欧姆接触的外延片上表面通过光刻形成栅极区域，通过电子束蒸发E-Beam系统在栅极区域淀积Ni/Au，通过剥离形成第一层栅电极；
11)在形成第一层栅金属后的外延片表面通过光刻形成栅极区域，再通过电子束蒸发E-Beam系统在栅极区域淀积Au，通过剥离形成第二层栅电极，完成器件制作。
8.根据权利要求7所述的方法，其中步骤2)中采用反应离子刻蚀RIE工艺刻蚀，其工艺条件如下：
反应室压强：1850mtorr
反应室气体：SF6、CHF3、He
反应室气体流速比例：SF6:CHF3:He＝5.5sccm:32sccm:150sccm
RF射频源：150-300W。
9.根据权利要求7所述的方法，其中步骤4)中的采用原子层淀积ALD工艺淀积n型材料，其工艺条件如下：
反应室温度：200℃-220℃
反应室压力：800-900Pa
反应室气体：高纯氮气
反应室气体流速：250-350sccm。
10.根据权利要求7所述的方法，其中步骤4)中淀积的n型导电材料，采用GaN、SiC、In2O3中的任意一种。
11.根据权利要求7所述的方法，其中步骤6)中采用反应离子刻蚀RIE系统刻蚀凹槽结构，工艺条件如下：
反应室压强：1850mtorr
反应室气体：SF6、CHF3、He
反应室气体流速比例：SF6:CHF3:He＝5.5sccm:32sccm:150sccm
RF射频源：150-300W。
凹槽深度为1um-10um。
12.根据权利要求7所述的方法，其中步骤7)中的采用原子层淀积ALD工艺淀积Al2O3型材料，其工艺条件如下：
反应室温度：200℃-220℃；
反应室压力：800-900Pa；
反应室气体：高纯氮气；
反应室气体流速：250-350sccm；
Al2O3生长速率：0.5nm/min；
Al2O3生长时间：40min-100min。
13.根据权利要求7所述的方法，其中步骤8)中采用反应离子刻蚀RIE工艺刻蚀Al2O3，其工艺条件如下：
反应室压强：10-30mTorr
反应室气体：BCl3、Ar
反应室气体流速比例：BCl3:Ar＝20sccm:10sccm
刻蚀功率：200-400W。
14.根据权利要求7所述的方法，其中
所述步骤9)中淀积Ti/Au，其厚度为60nm/120nm-80nm/140nm；
所述步骤10)中淀积Ni/Au，其厚度为1um/2um-4um/8um。
所述步骤11)中淀积Au，其厚度为100nm-140nm。
CN202310206854.4A 2023-03-06 2023-03-06 SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 Pending CN116387361A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310206854.4A CN116387361A (zh) 2023-03-06 2023-03-06 SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310206854.4A CN116387361A (zh) 2023-03-06 2023-03-06 SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN116387361A true CN116387361A (zh) 2023-07-04

Family

ID=86960598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310206854.4A Pending CN116387361A (zh) 2023-03-06 2023-03-06 SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116387361A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012836A (zh) * 2023-10-07 2023-11-07 深圳市港祥辉电子有限公司 一种纵向氧化镓mosfet器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012836A (zh) * 2023-10-07 2023-11-07 深圳市港祥辉电子有限公司 一种纵向氧化镓mosfet器件及其制备方法

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
KR101439805B1 (ko) 반도체 장치의 제조 방법
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN101252088A (zh) 一种新型增强型A1GaN/GaN HEMT器件的实现方法
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN113571584A (zh) 一种SiC MOSFET器件及其制备方法
CN110648914A (zh) 一种提升氮化镓晶体管击穿电压的方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN114927559A (zh) 一种新型碳化硅基超结沟槽型mosfet及制备方法
CN112133756A (zh) 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN113782587A (zh) 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN112038409A (zh) 双异质结增强型金属氧化物场效应晶体管及制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN111682064A (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件
CN113871454A (zh) 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination