CN110797391B - 肖特基二极管的制备方法 - Google Patents
肖特基二极管的制备方法 Download PDFInfo
- Publication number
- CN110797391B CN110797391B CN201911013284.7A CN201911013284A CN110797391B CN 110797391 B CN110797391 B CN 110797391B CN 201911013284 A CN201911013284 A CN 201911013284A CN 110797391 B CN110797391 B CN 110797391B
- Authority
- CN
- China
- Prior art keywords
- area
- nitrogen ion
- mask layer
- metal layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 144
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 127
- -1 nitrogen ion Chemical class 0.000 claims abstract description 110
- 229910052751 metal Inorganic materials 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 81
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 38
- 238000004381 surface treatment Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 11
- 150000001875 compounds Chemical class 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims abstract description 8
- 238000011268 retreatment Methods 0.000 claims description 32
- 238000012545 processing Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 12
- 238000012958 reprocessing Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体领域，特别涉及一种肖特基二极管的制备方法。该方法包括：在衬底上外延n型氧化镓层；在所述n型氧化镓层上制备第一掩膜层；其中，所述第一掩膜层位于待制备的氮离子处理区以外所对应的区域；对器件正面进行等离子体表面处理，形成氮离子处理区；其中，处理气体为氮气或含氮元素的化合物；去除所述第一掩膜层；制备正面阳极金属层和背面阴极金属层；其中，所述阳极金属层的左右边缘位于所述氮离子处理区所对应的区域内，且所述阳极金属层下方对应的区域包含所述氮离子处理区以外所对应的区域。上述方法可以优化阳极结处电场，提高器件的耐高压特性并兼顾导通特性。
Description
技术领域
本发明涉及半导体领域，特别涉及一种肖特基二极管的制备方法。
背景技术
随着半导体器件应用在越来越多的技术领域，传统硅基等窄禁带半导体二极管遭遇到了诸多挑战，其中击穿电压难以满足要求日益增长的需求，成为影响进一步提升器件性能的关键因素之一。氧化镓(Ga2O3)与以SiC、GaN为代表的第三代半导体材料相比较，具有更宽的禁带宽度，击穿场强相当于Si的20倍以上，SiC和GaN的2倍以上，从理论上说，在制造相同耐压的二极管器件时，器件的导通电阻可降为SiC的1/10、GaN的1/3，Ga2O3材料的巴利伽优值是SiC的18倍、GaN材料的4倍以上，因此Ga2O3是一种性能优异的适于功率器件和高压开关器件制备的宽禁带半导体材料。
宽禁带氧化镓肖特基二极管具有高击穿、低导通电阻等优势，科研人员通过提高Ga2O3晶体材料质量、优化掺杂工艺等方法，不断提高肖特基二极管的器件性能，然而目前已有的肖特基二极管，其击穿电压和导通特性还远低于材料预期值。
发明内容
有鉴于此，本发明实施例提供了一种肖特基二极管的制备方法，以提高现有的肖特基二极管的击穿电压和导通特性。
本发明实施例提供了一种肖特基二极管的制备方法，包括：
在衬底上外延n型氧化镓层；
在所述n型氧化镓层上制备第一掩膜层；其中，所述第一掩膜层位于待制备的氮离子处理区以外所对应的区域；
对器件正面进行等离子体表面处理，形成氮离子处理区；其中，处理气体为氮气或含氮元素的化合物；
去除所述第一掩膜层；
制备正面阳极金属层和背面阴极金属层；其中，所述阳极金属层的左右边缘位于所述氮离子处理区所对应的区域内，且所述阳极金属层下方对应的区域包含所述氮离子处理区以外所对应的区域。
可选的，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度。
可选的，所述在所述n型氧化镓层上制备第一掩膜层，包括：
在所述n型氧化镓层上淀积掩膜层；
通过光刻和湿法腐蚀将待制备的氮离子处理区对应的掩膜层去除，形成第一掩膜层。
可选的，所述第一掩膜层包括SiO2、Si3N4、Al2O3、HfO2和MgO中的任意一种。
可选的，所述氮离子处理区包括：与所述阳极金属层所对应区域不重叠的第一处理区、与所述阳极金属层所对应区域部分重叠的第二处理区和位于所述阳极金属层所对应区域内的第三处理区。
可选的，在所述对器件正面进行等离子体表面处理，形成氮离子处理区之后，所述方法还包括再处理步骤：
去除第四处理区域对应的第一掩膜层；
对器件正面进行等离子体表面再处理，形成氮离子再处理区；其中，所述第四处理区域对应的氮离子再处理区的浓度和所述氮离子处理区所在区域对应的氮离子再处理区的浓度不同，和/或，所述第四处理区域对应的氮离子再处理区的深度和所述氮离子处理区所在区域对应的氮离子再处理区的深度不同。
可选的，在所述对器件正面进行等离子体表面处理，形成氮离子处理区之后，所述方法还包括多个所述再处理步骤。
可选的，所述第一掩膜层所在区域为连续区域时，所述第四处理区域为所述第一掩膜层的左侧边缘开始至第一预设位置对应的区域和从所述第一掩膜层的右侧边缘开始至第二预设位置对应的区域，其中，所述第一预设位置位于所述第二预设位置的左侧；
所述第一掩膜层所在区域为不连续的至少三个区域时，所述第四处理区域为最外侧的两个区域。
可选的，所述去除所述第一掩膜层，包括：
将形成氮离子处理区域的器件投入预设溶液中，直至将所述第一长掩膜层去除，其中，所述预设溶液为所述第一掩膜层的腐蚀液。
可选的，所述制备正面阳极金属层包括：
在去除所述第一掩膜层后，淀积绝缘介质层；
通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层；
制备具有场板结构的正面阳极金属层；其中，所述预设阳极区域的左边缘和右边缘分别位于所述氮离子处理区中不连续的两个区域内。
本发明实施例在制备肖特基二极管时，使用氮气或含氮元素的化合物气体对器件的漂移层进行等离子体表面处理，形成氮离子处理区；其中，在n型氧化镓层上制备第一掩膜层可以在漂移区的特定位置形成氮离子处理区。去除第一掩膜层后在器件正面制备阳极金属层，使阳极金属层的左右边缘位于所述氮离子处理区所对应的区域内，且所述阳极金属层下方对应的区域包含所述氮离子处理区以外所对应的区域，从而在阳极金属层下方漂移区引入横向浓度变化，可以降低有效漂移区浓度，优化阳极结处电场，进而改善器件的击穿特性和导通特性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的肖特基二极管的制备方法流程示意图；
图2是本发明实施例提供的在衬底上外延n型氧化镓层后的剖面结构示意图；
图3是本发明实施例提供的在n型氧化镓层上制备第一掩膜层后的剖面结构示意图；
图4是本发明实施例提供的对器件正面进行等离子体表面处理形成氮离子处理区后的剖面结构示意图；
图5是本发明实施例提供的去除第一掩膜层后的剖面结构示意图；
图6是本发明实施例提供的制备正面阳极金属层和背面阴极金属层后的剖面结构示意图；
图7～10是本发明实施例提供的制备包括第一、第二和第三处理区的氮离子处理区时的肖特基二极管对应的剖面结构示意图；
图11～13是本发明实施例提供的当第一掩膜层所在区域为连续区域时进行再处理步骤形成肖特基二极管对应的剖面结构示意图；
图14～17是本发明实施例提供的当第一掩膜层所在区域为不连续的至少三个区域时进行再处理步骤形成肖特基二极管对应的剖面结构示意图；
图18是本发明实施例提供的在n型氧化镓层上淀积掩膜层后的剖面结构示意图；
图19是本发明实施例提供的淀积绝缘介质层后的剖面结构示意图；
图20是本发明实施例提供的去除预设阳极区域的绝缘介质层后的剖面结构示意图；
图21是本发明实施例提供的制备具有场板结构的正面阳极金属层后和制备背面阴极金属后的剖面结构示意图；
图22是本发明实施例提供的与图10对应的具有场板结构的正面阳极金属层的肖特基二极管的剖面结构示意图；
图23是本发明实施例提供的与图13对应的具有场板结构的正面阳极金属层的肖特基二极管的剖面结构示意图；
图24是本发明实施例提供的与图17对应的具有场板结构的正面阳极金属层的肖特基二极管的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下对照附图并结合实施例，对本发明做进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1是本发明实施例提供的肖特基二极管的制备方法流程示意图，参示图1，该肖特基二极管的制备方法可以包括：
步骤S101，在衬底上外延n型氧化镓层。
本发明实施例中，参示图2，衬底201可以为N型重掺杂的氧化镓衬底。n型氧化镓层202可以通过掺杂Si或Sn实现，所述n型氧化镓层202的厚度根据实际需求进行设定。
步骤S102，在所述n型氧化镓层上制备第一掩膜层；其中，所述第一掩膜层位于待制备的氮离子处理区以外所对应的区域。
本发明实施例中，参示图3，为了在后续步骤中在特定的区域形成氮离子处理区，可以先在待制备的氮离子处理区以外所对应的区域制备第一掩膜层204。
步骤S103，对器件正面进行等离子体表面处理，形成氮离子处理区；其中，处理气体为氮气或含氮元素的化合物。
本发明实施例中，参示图4，对器件正面进行等离子体表面处理，由于第一掩膜层204的遮挡，存在第一掩膜层204的区域对应的漂移区不会存在氮离子处理区205，而在第一掩膜层的对应区域以外的漂移区形成氮离子处理区205；其中，处理气体为氮气或含氮元素的化合物。
步骤S104，去除所述第一掩膜层。
本发明实施例中，参示图5，去除第一掩膜层形成如图5所示的器件结构。
步骤S105，制备正面阳极金属层和背面阴极金属层；其中，所述阳极金属层的左右边缘位于所述氮离子处理区所对应的区域内，且所述阳极金属层下方对应的区域包含所述氮离子处理区以外所对应的区域。
本发明实施例中，参示图6，去除第一掩膜层后在器件正面制备阳极金属层206，使阳极金属层206的左右边缘位于所述氮离子处理区205所对应的区域内，且所述阳极金属层206下方对应的区域包含所述氮离子处理区205以外所对应的区域。经过等离子体表面处理的氮离子处理区205相比较未进行等离子处理的漂移区存在浓度差异，在特定的位置形成氮离子处理区205，并且控制阳极金属层206和所述氮离子处理区205的相对位置，可以使阳极金属层206下方漂移区具有横向浓度变化。
本发明实施例在制备肖特基二极管时，使用氮气或含氮元素的化合物气体对器件的漂移层进行等离子体表面处理，形成氮离子处理区；在n型氧化镓层上制备第一掩膜层，由于第一掩膜层的遮挡作用，可以在漂移区的特定位置形成氮离子处理区。去除第一掩膜层后在器件正面制备阳极金属层，在器件背面制备阴极金属；其中，使阳极金属层的左右边缘位于所述氮离子处理区所对应的区域内，且所述阳极金属层下方对应的区域包含所述氮离子处理区以外所对应的区域，从而在阳极金属层下方漂移区引入横向浓度变化，可以降低有效漂移区浓度，优化阳极结处电场，改善肖特基二极管的击穿特性和导通特性。
一些实施例中，参示图2，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度。
本发明实施例中，衬底为n型氧化镓衬底。在n型氧化镓衬底201上外延n型氧化镓层202，其中，n型氧化镓层202的掺杂浓度小于n型氧化镓衬底201的掺杂浓度，更有利于实现耐高压。
一些实施例中，参示图2、图7～10，所述氮离子处理区可以包括：与所述阳极金属层所对应区域不重叠的第一处理区、与所述阳极金属层所对应区域部分重叠的第二处理区和位于所述阳极金属层所对应区域内的第三处理区。
本发明实施例中，可以通过等离子表面处理在漂移层形成多个氮离子处理区，从而引入更多的浓度变化，进一步提高器件的击穿特性。基于如图2所示的器件结构，在n型氧化镓层202上制备第一掩膜层204，形成如图7所示的器件结构。参示图8，对器件正面进行等离子体表面处理，形成氮离子处理区205；其中，结合参示图9和图10，氮离子处理区205可以包括：与阳极金属层206所对应区域不重叠的第一处理区2051、与阳极金属层206所对应区域部分重叠的第二处理区2052和位于阳极金属层206所对应区域内的第三处理区2053。在形成氮离子处理区后，去除第一掩膜层204形成如图9所示的器件结构，之后在如图9所示的器件结构上制备正面阳极金属层206和背面阴极金属层207形成如图10所示的器件结构。图7～10提供的结构仅仅是示意性的，所述第一处理区、第二处理区和第三处理区可以包括更多个不连续的氮离子处理区，例如，第一处理区2051可以包括3个或3个以上不连续的氮离子处理区，其中，第一处理区2051不与所述阳极金属层206对应区域重叠。第二处理区和第三处理区同理，在此不再赘述。在本发明实施例中，在阳极下方的漂移区中引入了更多的横向浓度变化，进一步提升了器件的耐高压特性。
一些实施例中，在所述对器件正面进行等离子体表面处理，形成氮离子处理区之后，所述方法还包括再处理步骤：去除第四处理区域对应的第一掩膜层；对器件正面进行等离子体表面再处理，形成氮离子再处理区；其中，所述第四处理区域对应的氮离子再处理区的浓度和所述氮离子处理区所在区域对应的氮离子再处理区的浓度不同，和/或，所述第四处理区域对应的氮离子再处理区的深度和所述氮离子处理区所在区域对应的氮离子再处理区的深度不同。
一些实施例中，所述第一掩膜层所在区域为连续区域时，所述第四处理区域为所述第一掩膜层的左侧边缘开始至第一预设位置对应的区域和从所述第一掩膜层的右侧边缘开始至第二预设位置对应的区域，其中，所述第一预设位置位于所述第二预设位置的左侧；所述第一掩膜层所在区域为不连续的至少三个区域时，所述第四处理区域为最外侧的两个区域。
本发明实施例中，再处理步骤是为了形成多个浓度不同和/或多个深度不同的氮离子处理区，以提高器件的击穿特性和导通特性。在对形成氮离子再处理区的器件进行再处理步骤时，第四处理区域根据第一掩膜层的形态可以分为两种情况，下文结合图示进行举例说明。
当所述第一掩膜层所在区域为连续区域时，参示图4和图11～13，所述第一掩膜层204为连续的一个整体，此时需要去除的第四处理区域所对应的第一掩膜层为图11中虚线框标识的部分。参示图12，去除第四处理区域的所述第一掩膜层204后，对器件正面进行等离子体表面再处理，形成氮离子再处理区2050；其中，所述第四处理区域对应的氮离子再处理区2054的浓度和所述氮离子处理区所在区域对应的氮离子再处理区2055的浓度不同，和/或，所述第四处理区域对应的氮离子再处理区2054的深度和所述氮离子处理区所在区域对应的氮离子再处理区2055的深度不同。参示图13，形成氮离子再处理区后，去除残留的第一掩膜层204并制备正面阳极金属层206和背面阴极金属层207形成如图13所示的肖特基二极管。
当所述第一掩膜层所在区域为不连续的至少三个区域时，参示图14～17。如图14所示，所述第一掩膜层204为不连续的三个独立部分，在进行等离子表面处理后，形成如图15所示的氮离子处理区205，之后进行再处理步骤。此时去除第四处理区域所对应的第一掩膜层204后进行等离子体表面再处理，形成氮离子再处理区2050，如图16所示；其中，所述第四处理区域对应的氮离子再处理区2054的浓度和所述氮离子处理区所在区域对应的氮离子再处理区2055的浓度不同，和/或，所述第四处理区域对应的氮离子再处理区2054的深度和所述氮离子处理区所在区域对应的氮离子再处理区2055的深度不同。参示图17，形成氮离子再处理区后，去除残留的第一掩膜层204并制备正面阳极金属层206和背面阴极金属层207形成如图17所示的肖特基二极管。
一些实施例中，在所述对器件正面进行等离子体表面处理，形成氮离子处理区之后，所述方法还包括多个所述再处理步骤。
本发明实施例中，在对器件正面进行等离子体表面处理，形成氮离子处理区之后，还可以进行多次再处理步骤，进行所述再处理步骤的方法同上文所述。其中，在每次进行再处理步骤时，可以改变ICP等设备的处理功率和处理时间，进行多种功率和多种时间的等离子体表面处理。
经过多次再处理步骤可以形成更多个浓度和/或深度不同的氮离子处理区，从而进一步提高器件的击穿特性和导通特性。
一些实施例中，所述在所述n型氧化镓层上制备第一掩膜层，可以包括：在所述n型氧化镓层上淀积掩膜层；通过光刻和湿法腐蚀将待制备的氮离子处理区对应的掩膜层去除，形成第一掩膜层。
本发明实施例中，参示图18，可以先在n型氧化镓层202上沉淀掩膜层203，再通过光刻和湿法腐蚀将待制备的氮离子处理区对应的掩膜层203去除，待制备的氮离子处理区以外所对应的区域形成第一掩膜层。实际上第一掩膜层的形成位置和形态均根据待制备的氮离子处理区的位置进行制备，最终形成的第一掩膜层可以是一个连续的整体，也可以由多个不连续的部分组成，例如图3、图7和图14中的第一掩膜层204的形态。
一些实施例中，所述第一掩膜层可以包括SiO2、Si3N4、Al2O3、HfO2和MgO中的任意一种。
一些实施例中，所述去除所述第一掩膜层，可以包括：将形成氮离子处理区域的器件投入预设溶液中，直至将所述第一掩膜层去除，其中，所述预设溶液为所述第一掩膜层的腐蚀液。
一些实施例中，所述制备正面阳极金属层可以包括：在去除所述第一掩膜层后，淀积绝缘介质层；通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层；制备具有场板结构的正面阳极金属层；其中，所述预设阳极区域的左边缘和右边缘分别位于所述氮离子处理区中不连续的两个区域内。
本发明实施例中，在去除第一掩膜层后，淀积绝缘介质层，再通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层；其中，预设阳极区域为具有场板结构的正面阳极金属层与漂移层的接触部分，并且预设阳极区域的左边缘和右边缘分别位于所述氮离子处理区中不连续的两个区域内，用于使阳极下方漂移区引入横向浓度变化，从而优化阳极结处电场，提高击穿电压，同时兼顾导通电阻。若预设阳极区域的左右边缘位于同一个氮离子处理区内或者位于同一个未经等离子处理的区域内，则形成的具有场板结构的阳极下方不存在漂移区浓度变化，则不具有上述有益效果。同时，制备具有场板结构的正面阳极金属层相比于没有场板结构的阳极金属层，具有更优的耐高压特性和导通特性。
一些实施例中，可以在如图5所示的器件结构上形成具有场板结构的阳极金属层并制备背面阴极金属，其步骤对应的结构示意图如图19～21所示。
本发明实施例中，参示图19～21，去除所述第一掩膜层后，淀积绝缘介质层208，通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层208，制备具有场板结构的正面阳极金属层206；其中，为了确保阳极金属层206下方对应的漂移区具有浓度变化，所述预设阳极区域的左边缘和右边缘分别位于氮离子处理区205中不连续的两个区域内。制备具有场板结构的阳极金属层206并制备背面阴极金属层207形成如图21所述的肖特基二极管。实际操作中，制备背面阴极金属207可以在去除第一掩膜层后的任意一步。
一些实施例中，如图10、图13和图17所示的肖特基二极管结构中，阳极金属层206均可以为具有场板结构的阳极金属层，其制备步骤与上文记载的相同，在此不再赘述，其各自对应的场板结构如图22、图23和图24所示。
本发明实施例提供的制备肖特基二极管的制备方法，使用氮气或含氮元素的化合物气体对器件的漂移层进行等离子体表面处理，形成氮离子处理区；其中，在n型氧化镓层上制备第一掩膜层可以在漂移区的特定位置形成氮离子处理区。去除第一掩膜层后在器件正面制备阳极金属层，使阳极金属层的左右边缘位于所述氮离子处理区所对应的区域内，且所述阳极金属层下方对应的区域包含所述氮离子处理区以外所对应的区域，从而在阳极金属层下方漂移区引入横向浓度变化，可以降低有效漂移区浓度，优化阳极结处电场，进而改善器件的击穿特性和导通特性。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (8)
1.一种肖特基二极管的制备方法，其特征在于，包括：
在衬底上外延n型氧化镓层；
在所述n型氧化镓层上制备第一掩膜层；其中，所述第一掩膜层位于待制备的氮离子处理区以外所对应的区域；
对器件正面进行等离子体表面处理，形成氮离子处理区；其中，处理气体为氮气或含氮元素的化合物；
去除所述第一掩膜层；
制备正面阳极金属层和背面阴极金属层；其中，所述阳极金属层的左右边缘位于所述氮离子处理区所对应的区域内，且所述阳极金属层下方对应的区域包含所述氮离子处理区以外所对应的区域；
在所述对器件正面进行等离子体表面处理，形成氮离子处理区之后，所述方法还包括再处理步骤：
去除第四处理区域对应的第一掩膜层；
对器件正面进行等离子体表面再处理，形成氮离子再处理区；其中，所述第四处理区域对应的氮离子再处理区的浓度和所述氮离子处理区所在区域对应的氮离子再处理区的浓度不同，和/或，所述第四处理区域对应的氮离子再处理区的深度和所述氮离子处理区所在区域对应的氮离子再处理区的深度不同；
所述第一掩膜层所在区域为连续区域时，所述第四处理区域为所述第一掩膜层的左侧边缘开始至第一预设位置对应的区域和从所述第一掩膜层的右侧边缘开始至第二预设位置对应的区域，其中，所述第一预设位置位于所述第二预设位置的左侧；
所述第一掩膜层所在区域为不连续的至少三个区域时，所述第四处理区域为最外侧的两个区域。
2.如权利要求1所述的肖特基二极管的制备方法，其特征在于，
所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度。
3.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述在所述n型氧化镓层上制备第一掩膜层，包括：
在所述n型氧化镓层上淀积掩膜层；
通过光刻和湿法腐蚀将待制备的氮离子处理区对应的掩膜层去除，形成第一掩膜层。
4.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述第一掩膜层包括SiO2、Si3N4、Al2O3、HfO2和MgO中的任意一种。
5.如权利要求1所述的肖特基二极管的制备方法，其特征在于，
所述氮离子处理区包括：与所述阳极金属层所对应区域不重叠的第一处理区、与所述阳极金属层所对应区域部分重叠的第二处理区和位于所述阳极金属层所对应区域内的第三处理区。
6.如权利要求1所述的肖特基二极管的制备方法，其特征在于，在所述对器件正面进行等离子体表面处理，形成氮离子处理区之后，所述方法还包括多个所述再处理步骤。
7.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述去除所述第一掩膜层，包括：
将形成氮离子处理区域的器件投入预设溶液中，直至将所述第一掩膜层去除，其中，所述预设溶液为所述第一掩膜层的腐蚀液。
8.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述制备正面阳极金属层包括：
在去除所述第一掩膜层后，淀积绝缘介质层；
通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层；
制备具有场板结构的正面阳极金属层；其中，所述预设阳极区域的左边缘和右边缘分别位于所述氮离子处理区中不连续的两个区域内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911013284.7A CN110797391B (zh) | 2019-10-23 | 2019-10-23 | 肖特基二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911013284.7A CN110797391B (zh) | 2019-10-23 | 2019-10-23 | 肖特基二极管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110797391A CN110797391A (zh) | 2020-02-14 |
| CN110797391B true CN110797391B (zh) | 2023-07-18 |
Family
ID=69441049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911013284.7A Active CN110797391B (zh) | 2019-10-23 | 2019-10-23 | 肖特基二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110797391B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113964183A (zh) * | 2021-09-13 | 2022-01-21 | 西安电子科技大学 | 一种氟等离子体注入终端氧化镓功率二极管及其制备方法 |
| CN114551608A (zh) * | 2022-03-09 | 2022-05-27 | 浙江理工大学 | 一种等离子处理氧化镓基日盲紫外探测器及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN106876484A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压氧化镓肖特基二极管及其制作方法 |
| CN109473345A (zh) * | 2018-11-21 | 2019-03-15 | 中国电子科技集团公司第十三研究所 | 一种碳化硅器件的离子注入方法 |
| CN109524298A (zh) * | 2018-11-21 | 2019-03-26 | 中国电子科技集团公司第十三研究所 | 碳化硅器件非合金欧姆接触的制作方法及碳化硅器件 |
| CN110265486A (zh) * | 2019-06-20 | 2019-09-20 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8772144B2 (en) * | 2011-11-11 | 2014-07-08 | Alpha And Omega Semiconductor Incorporated | Vertical gallium nitride Schottky diode |
-
2019
- 2019-10-23 CN CN201911013284.7A patent/CN110797391B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN103346169A (zh) * | 2013-07-24 | 2013-10-09 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| CN106876484A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压氧化镓肖特基二极管及其制作方法 |
| CN109473345A (zh) * | 2018-11-21 | 2019-03-15 | 中国电子科技集团公司第十三研究所 | 一种碳化硅器件的离子注入方法 |
| CN109524298A (zh) * | 2018-11-21 | 2019-03-26 | 中国电子科技集团公司第十三研究所 | 碳化硅器件非合金欧姆接触的制作方法及碳化硅器件 |
| CN110265486A (zh) * | 2019-06-20 | 2019-09-20 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110797391A (zh) | 2020-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| WO2013096054A1 (en) | Method and system for junction termination in gallium nitride materials using conductivity modulation | |
| CN111129163B (zh) | 肖特基二极管及其制备方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN110797391B (zh) | 肖特基二极管的制备方法 | |
| CN113782587A (zh) | 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN112018176A (zh) | 一种半导体器件及其制造方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN114361121B (zh) | 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法 | |
| CN105609551A (zh) | 立体多槽栅增强型hemt器件及其制备方法 | |
| CN116110935A (zh) | 一种沟槽型碳化硅器件及其制备方法 | |
| CN115172463A (zh) | 一种具有垂直保护环结构的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法 | |
| CN106601792A (zh) | 一种氮化镓高电子迁移率晶体管及其制备方法 | |
| KR20220125032A (ko) | Hemt 소자 및 이의 제조 방법 | |
| CN112885890A (zh) | 一种提高耗尽型氮化镓hemt功率器件击穿电压的结构及其制备方法 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 | |
| CN112736130A (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
| CN116344612B (zh) | 垂直功率器件及其制作方法 | |
| CN221596458U (zh) | 一种增强型GaN HEMT器件 | |
| CN116417520B (zh) | 一种氧化镓场效应晶体管及其制备方法 | |
| EP3958295A1 (en) | Semiconductor device, fabrication method, and electronic device | |
| CN113990918B (zh) | 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| CN114203800B (zh) | 一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法 | |
| CN116469762A (zh) | 超级结二极管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |