CN114203800B - 一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法 - Google Patents
一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN114203800B CN114203800B CN202111509416.2A CN202111509416A CN114203800B CN 114203800 B CN114203800 B CN 114203800B CN 202111509416 A CN202111509416 A CN 202111509416A CN 114203800 B CN114203800 B CN 114203800B
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- gradient
- conductivity type
- pgan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 423
- 230000004888 barrier function Effects 0.000 claims description 64
- 229910002704 AlGaN Inorganic materials 0.000 claims description 52
- 238000002161 passivation Methods 0.000 claims description 44
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 42
- 230000000903 blocking effect Effects 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 28
- 230000012010 growth Effects 0.000 claims description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 8
- 239000002243 precursor Substances 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000006911 nucleation Effects 0.000 claims description 3
- 238000010899 nucleation Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 2
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 229910002601 GaN Inorganic materials 0.000 description 164
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000000203 mixture Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 230000000779 depleting effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种基于HK‑PGaN梯度超结的新型垂直GaN‑HEMT器件及其制备方法，涉及半导体技术领域，该器件包括自下而上依次排布的Si衬底、AlN/GaN超晶格层、N+‑GaN基底层、N‑GaN层、P‑GaN电流阻挡层等结构，本发明将超结进行梯度掺杂并和高K介质的间隔排布能更有效的实现了调制电场，相对于传统的超结结构，这种渐变梯度的掺杂超结能在不牺牲击穿电压的情况下降低导通电阻，高K介质引入P‑GaN梯度柱有效的提升了器件的击穿电压，栅下的高K混合介质能更好的发挥器件的栅控能力，有效增加饱和电流并降低了导通电阻以及更有效的高温传导，该制备方法中的工艺步骤使用的均是目前比较成熟的技术，能够减少器件制造工艺过程中的损伤，提高器件的可靠性。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及该种器件的制备方法。
背景技术
HEMT是一种异质结场效应晶体管，根据半导体物理特性，异质结接触的两种半导体由于禁带宽度的不同，电子会从宽禁带的半导体流向窄禁带的半导体中，从而在半导体截面的窄禁带半导体一侧形成量子阱。限制于量子阱中的自由电子在垂直异质结接触面方向移动，故称这个量子阱为二维电子气。由于沟道中的自由移动电子远离宽禁带半导体中的杂质的库伦散射，故载流子能获得很高的电子迁移率。GaN异质结HEMT由于具有禁带宽度大，电子饱和速度高和击穿场强大等优点，非常适合于高频、大功率与高温应用。在高温器件以及大功率微波器件方面已显示出得天独厚的优势。
目前市场上流行的氮化镓异质结HEMT是平面型结构。通过在蓝宝石衬底上依次生长GaN层、AlGaN层，形成平面型的二维电子气。在器件的正面上刻蚀出源极、漏极和栅极。垂直型氮化镓基HEMT器件中P埋层和超结等结构的引入，提高了垂直器件电学性能。为了发挥氮化镓异质结HEMT的优势，需要将氮化镓异质结HEMT和其他元器件集成在一起。但是在很多情况下，平面型氮化镓异质结HEMT由于结构上的原因不是很容易就能达到要求，而且现有技术中器件击穿电压和导通电阻之间的矛盾较难解决，因此如何进一步提升功率器件性能，是当前学者关注的焦点。本文提出的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件在新结构的作用下在改善击穿特性的同时，优化了器件的输出特性，并提升了器件的可靠性。
发明内容
本发明的目的在于针对现有技术的缺陷和不足，提供一种垂直结构的氮化镓异质结HEMT及其制备方法，其解决了平面氮化镓异质结HEMT由于结构上的原因而不能和其他元件一起集成的问题，其将HEMT的源极和栅极设计在器件的正面，漏极设计在器件的背面，通过特殊的结构设计在提高击穿电压的同时保持较低的导通电阻和频率特性，提高饱和电流以及更有效的高温传导，器件可靠性高。且本发明通过对制备方法的优化，降低了工业难度，减少了器件制造工艺过程中的损伤，能够提高器件的可靠性，满足实际应用的要求。从而更有效地解决了将氮化镓异质结HEMT和其他元件一起集成的问题。
该垂直HEMT器件在栅介质层选用Al2O3，ZrO2，HfO2三种层叠结构的高K介质搭配能更有效的提升器件的耐击穿电压，极大的减小栅极泄漏电流从而增大输出饱和电流强度。并且采用凹槽栅的结构使得栅极更加靠近2DEG，更充分发挥了器件的栅控能力，减小了泄漏电流。采用中间插入P-AlGaN势垒层在提高器件击穿电压的同时可以改善直流特性与频率特性，增强器件的输出功率密度与功率附加效率。在N-AlGaN势垒层与钝护层之间设置非掺杂的InxGa1-xN形成偶极子层，沿着与N-AlGaN势垒层的界面形成负电荷。因此，通过部分耗尽通道层中的2DEG，偶极子层可以调制沿通道的电场分布，从而大大提高了击穿电压。另一方面，该器件中通过对P-GaN超结进行梯度掺杂同时采用HfO2高K介质的间隔分布形成HK-PGaN柱，并且合理设置三层长度不同的CBL-P-GaN电流阻挡层对N-GaN沟道层下方出现的电势尖峰进行针对调制，更有效的实现了电场的调制，使得耐压迅速提升，外加电压能更准确的降落在沟道上，进而使得正常工作时的饱和电流更大，相对于传统的超结结构，这种渐变梯度的掺杂超结能在不牺牲击穿电压的情况下降低导通电阻同时减小导通电流向两侧P-GaN柱中的发散损失。
为了达到上述目的，本发明至少提供如下技术方案：
一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其结构自下而上分别设置为Si衬底层、AlN/GaN超晶格层、在器件背面的欧姆金属漏电极与互联线、重掺杂的N+-GaN基底层、N型掺杂的N-GaN层、设置于N+-GaN基底中间和两边缘的P-GaN电流阻挡层，沿N+-GaN基底表面边缘设置的P-GaN与高K介质间隔排布的HK-PGaN柱，设置于N+-GaN基底表面中间区域的N-GaN梯度柱，其掺杂浓度自远离GaN基底的方向依次递减，设置于所述HK-PGaN柱表面的不同长度的P-GaN电流阻挡层，依次设置于所述P-GaN电流阻挡层和所述N-GaN梯度柱表面的N-GaN沟道层，AlN插入层和N-AlGaN势垒层，沿N-AlGaN势垒层上表面中心位置依次生长P-AlGaN势垒层，i-GaN帽层，沿N-AlGaN势垒层两侧边缘位置生长的钝化层，并于其中设置未掺杂的InxGa1-xN偶极子层，在帽层上方依次生长Al2O3，ZrO2，HfO2梯度高K栅介质和P-GaN帽层，欧姆接触生长同在器件正面相互隔开的界面呈现“┌┬┐”型的栅极和源极。
上述器件的详细结构如下：包括第一导电类型的N+-GaN基底层，其包括第一表面及与该第一表面相对的第二表面，其第一表面上方生长第一导电类型N-GaN并刻蚀沟槽；包括在(111)晶向Si衬底上生长的AlN/GaN超晶格层；在所述第一导电类型的N+-GaN基底上表面的N-GaN层刻蚀有上下贯通的GaN沟槽，在沟槽内进行以下步骤；
设置于该第一表面的P型HK-PGaN梯度层叠超结结构，其中每个梯度层叠超结结构的上表面和下表面分别依次设置两个和一个长度不等的第二型P-GaN电流阻挡层，也即三个不同长度的CBL-P-GaN电流阻挡层；
第一导电类型N-GaN梯度柱设置于三个P型HK-PGaN柱之间，其掺杂浓度自远离所述N+-GaN基底的方向依次递减，厚度与所述P型HK-PGaN柱相等；
第一、第二源极，分别设置于所述P型GaN电流阻挡层的部分表面；
第一导电类型的N-GaN沟道层；设置于部分所述P-GaN电流阻挡层和所述第一导电类型的N-GaN柱的表面，位于所述源极区域之间；
AlN插入层，设置于所述N-GaN沟道层表面；
第一导电类型的N-AlGaN势垒层，设置于所述AlN插入层表面；
第二导电类型的P-AlGaN势垒层，设置于所述第一导电类型的N-AlGaN势垒层表面；
GaN帽层，设置于所述第二导电类型的P-AlGaN势垒层表面；
钝化层，设置于所述N-AlGaN势垒层表面以及源极外表面和栅金属两侧，包括第一钝化层和第二钝化层，第二钝化层设置于所述第一钝化层外侧表面，其中第一钝化层、第二钝化层分别隔离所述源极区域和所述GaN帽层，第一钝化层中设置有渐变组分的InxGa1-xN偶极子层，所述InxGa1-xN偶极子层与所述第一型N-AlGaN势垒层接触；
高K层叠介质层：Al2O3介质，ZrO2介质，HfO2介质依次设置于钝化层与GaN帽层之间的凹槽内；
P-GaN帽柱设置于HfO2介质表面；
栅电极，设置于所述P-GaN帽柱的表面，其两侧端面分别与所述第一、第二钝化层接触；其中所述栅极下方的P-GaN帽柱的厚度小于其侧方所述钝化层的厚度；
漏极，设置于所述第一导电类型的N+-GaN基底的第二表面。
进一步地，栅极的截面呈“┌┬┐”型。
进一步地，InxGa1-xN偶极子层中的In组分小于所述N-AlGaN势垒层中的Al组分。
进一步地，InxGa1-xN偶极子层中的In组分优选0.1。
进一步地，InxGa1-xN偶极子层的厚度小于所述钝化层的厚度。
进一步地，N-GaN梯度柱包含奇数个掺杂浓度沿远离所述第一导电类型的N+-GaN基底的方向依次递减的N-GaN柱。
进一步地，N-GaN梯度柱包含5个掺杂浓度沿远离所述GaN基底的方向依次递减的N型GaN柱。
进一步地，N-GaN梯度柱中，第三个所述N-GaN柱的掺杂浓度与所述HK-PGaN梯度层叠超结相同。
进一步地，第一导电类型的N-GaN梯度柱和所述第二导电类型的HK-PGaN梯度层叠超结构成至少五层不同掺杂浓度的PN结。
进一步地，第二导电类型的HK-PGaN梯度层叠超结的掺杂浓度沿远离所述第一导电类型的N+-GaN基底的方向依次减小，所述第一导电类型的N-GaN梯度柱的掺杂浓度沿远离所述GaN基底的方向依次增大。
进一步地，三个不同长度的CBL-P-GaN电流阻挡层的厚度为0.9μm～1.3μm。
进一步地，N-GaN沟道层呈T型，其中，位于所述CBL-P-GaN电流阻挡层402之间的沟道层厚度为1.0μm～1.6μm，位于所述源极之间的沟道层厚度为100nm～150nm；所述N-AlGaN势垒层的厚度为25nm～35nm，其Al组分为13％～24％。
进一步地，在所述N-GaN沟道层上方依次选择磁控溅射或PEALD原子层淀积的方法生长一层极薄的5nm厚的AlN插入层，再生长20-25nm厚的N-AlGaN势垒层和10-15nm厚的P-AlGaN势垒层，并覆盖15nm厚的i-GaN帽层；
进一步地，在GaN帽层上淀积一层Al金属，利用ZrO2前驱体在Al表面经过紫外线辐照等方法热氧化生成ZrO2介质层，并将下表面的Al金属氧化成Al2O3，再用PEALD的方法在ZrO2介质表面沉积一层HfO2介质，并控制每个介质薄层在15nm附近；
进一步地，钝化层优选氮化硅。
本发明还提供一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法，包括以下步骤：
(1)在(111)晶向的Si单晶表面外延生长AlN/GaN超晶格，在所述生长基板表面形成AlN成核层，形成AlxGaN/GaN缓冲层；其中x＝0％-100％，在上述缓冲层上形成AlxGaN/GaN超晶格层，其中x＝0％-100％；多次重复所述形成超晶格层的步骤，每层铝的加入量不同，且平均铝含量逐层递减，形成的超晶格层为10-50层，单层超晶格层的厚度为1nm～10nm，最后在所述超晶格层表面形成第一导电类型的N+-GaN基底；
(2)在第一导电类型的N+-GaN基底表面依次外延生长P-GaN和一层HfO2高K介质构成第二导电类型的HK-PGaN梯度层叠超结，刻蚀该第二导电类型HK-PGaN梯度层叠超结形成沟槽，在该沟槽之外的第二导电类型HK-PGaN梯度层叠超结表面沉积第一掩膜层，外延生长第一导电类型的N+-GaN柱填充该沟槽，去除该第一掩膜层，形成第二导电类型的HK-PGaN梯度层叠超结、第一导电类型的N+-GaN柱和第二导电类型的HK-PGaN梯度层叠超结的PN结结构；
(3)重复上述步骤至少四次，其中调整所述P-GaN层的掺杂浓度，形成至少五层不同掺杂浓度的PN结；
(4)在所述第二导电类型的HK-PGaN梯度层叠超结上表面外延生长两层不同长度的第二导电类型的CBL-P-GaN电流阻挡层，下表面外延生长第二导电类型的CBL-P-GaN电流阻挡层，刻蚀所述上表面CBL-P-GaN电流阻挡层暴露所述第一导电类型的N-GaN柱的表面；
(5)在所述CBL-P-GaN电流阻挡层表面沉积第二掩膜层，在所述第一导电类型的N-GaN柱的表面外延生长第一导电类型的N-GaN层，与所述CBL-P-GaN电流阻挡层平齐；
(6)去除所述第二掩膜层，在所述CBL-P-GaN电流阻挡层表面形成源极窗口，沉积源极金属层，形成源极；
(7)在所述源极表面沉积第三掩膜层暴露所述第一导电类型的N-GaN层和部分所述CBL-P-GaN电流阻挡层；
(8)在所述第一导电类型的N-GaN层和所述部分CBL-P-GaN电流阻挡层表面依次外延生长第一导电类型的N-GaN层、第一导电类型的N-AlGaN势垒层和第二导电类型的P-AlGaN势垒层以及GaN帽层；在AlN插入层，第一导电类型的N-GaN层和第一导电类型的N-AlGaN势垒层之间用磁控溅射方式淀积一层极薄的AlN插入层；
(9)刻蚀所述第二导电类型的P-AlGaN势垒层和GaN帽层，在所述源极和预定栅极区域的端面之间形成凹槽暴露所述N-AlGaN势垒层的表面；
(10)在所述凹槽内的边缘区域以及凹槽外的源极和GaN帽层区域沉积第四掩膜层，暴露该凹槽的中心区域；
(11)在该凹槽的中心区域外延生长InxGa1-xN偶极子层；
(12)去除所述凹槽外的第四掩膜层，在所述源极区域沉积第五掩膜层；
(13)沉积钝化层，包裹所述InxGa1-xN偶极子层，之后刻蚀GaN帽层区域的钝化层至GaN帽层表面露出；
(14)在GaN帽层区域上表面淀积一层Al金属，引入ZrO2前驱体并通过紫外线辐照的方式生成高K的ZrO2介质层，同时底部Al金属被氧化成Al2O3介质，再用磁控溅射的方式在ZrO2介质层表面沉积高K的HfO2介质层。
(15)在所述凹槽内的全部区域以及凹槽外的源极和高K栅介质层上表面沉积第五掩膜层，暴露该凹槽的中心区域；
(16)在该凹槽的底部外延生长P-GaN帽层；
(17)刻蚀该P-GaN帽层并留下两个P-GaN帽柱并去除所述凹槽外的第五掩膜层；
(18)在预定栅金属位置沉积欧姆接触金属形成栅极；
(19)在所述N-GaN基底背面光刻形成漏极区，在该漏极区沉积欧姆接触的金属形成漏极。
本发明有益效果为：
本发明的HEMT器件中在AlGaN势垒层上设置非掺杂的InxGa1-xN形成偶极子层，并且该偶极子层位于栅电极和漏电极之间的钝化层中，偶极子层沿着与AlGaN势垒层的界面形成负电荷。因此，通过部分耗尽通道层中的2DEG，偶极子层可以调制沿通道的电场分布，从而大大提高了击穿电压，并与三层高K栅介质层叠排布的埋栅结构搭配进一步提升器件的栅控能力，进而增大输出饱和电流。另一方面，该器件中通过对超结进行梯度掺杂更有效的实现了调制电场，相对于传统的超结结构，这种渐变梯度的掺杂超结能在不牺牲击穿电压的情况下降低导通电阻。
本方案在提高击穿电压的同时保持较低的导通电阻和频率特性，并提高饱和电流以及更有效的高温传导，器件可靠性高。且本发明通过对制备方法的优化，降低了工业难度，减少了器件制造工艺过程中的损伤，能够提高器件的可靠性，满足实际应用的要求。
附图说明
图1是在第一导电类型N+-GaN上表面生长的三个HK-PGaN梯度层叠超结和N-GaN浓度梯度柱结构。
图2是在(111)晶向Si衬底上外延生长的AlN/GaN超晶格结构的示意图。
图3是在Si衬底上外延生长20层超晶格的过程的示意图。
图4是在超晶格的上表面外延生长第一导电类型的重掺杂N+-GaN基底的示意图。
图5是在第一导电类型的重掺杂N+-GaN基底的上表面外延生长N-GaN层的示意图。
图6是将N-GaN层刻蚀沟槽并外延生长第一层CBL-P-GaN电流阻挡层的示意图。
图7是在第一CBL-P-GaN电流阻挡层上表面外延生长HK-PGaN梯度层叠超结，并于其表面刻蚀高K介质区生长第二，第三CBL-P-GaN电流阻挡层，并在其内部刻蚀沟槽以继续外延生长N-GaN梯度柱的示意图。
图8是在N-GaN梯度柱和HK-PGaN梯度层叠超结和第二，第三CBL-P-GaN电流阻挡层之间的部分外延生长N-GaN沟道层，并刻蚀特定区域的示意图。
图9是在沟道层特定开槽区域的第二电流阻挡层上表面淀积金属生长源极的示意图。
图10是在N-GaN沟道层上表面依次生长AlN插入层，N-AlGaN势垒层，P-AlGaN势垒层和i-GaN帽层的示意图。
图11是在i-GaN帽层和P-AlGaN势垒层靠近源极金属区特定区域刻槽，然后在整个器件结构的上表面外延生长Si3N4介质层，并在GaN帽层上方刻蚀掉部分钝化层的示意图。
图12是在钝化层刻蚀区域生长层叠排布的三层高K栅介质的示意图。
图13是在高K介质HfO2介质区刻蚀掉一部分介质后外延生长P-GaN帽层，并二次刻蚀帽层留下两个P-GaN柱，并淀积金属生成特定样式的栅极的示意图。
图14是在钝化层特定区域刻蚀出沟槽后淀积生长InxGa1-xN偶极子层并二次生长Si3N4介质覆盖的示意图。
图15是在整个器件上方外延生长SiO2绝缘介质，在器件正面引出源极和栅极金属的金属互联并引出源极和漏极的金属互联线的示意图。
具体实施方式
下面将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例，均属于本发明保护的范围。
下面来对本发明做进一步详细的说明。参照图15，本发明的一实施例提供一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，属于垂直型结构，该器件整体左右对称。
该器件包括(111)晶向的Si单晶衬底1，衬底表面外延生长20层，每层厚度为5nm的，Al组分含量沿远离AlN层远离方向从55％下降至15％的等梯度变化的AlN/GaN超晶格2，在形成超晶格层的过程中对其工艺生长温度为1150°。第一导电类型的N+-GaN基底3，具有第一表面和与该第一表面相对的第二表面。该实施例中，第一导电类型为N型，第二导电类型为P型。梯度层叠超结设置于N+-GaN基底的第一表面，其中梯度层叠超结包括在平行于该第一表面的第一方向中依次交替排列设置的第二导电类型的HK-PGaN梯度层叠超结和第一导电类型的N-GaN梯度柱。N-GaN梯度柱中，所述掺杂浓度沿远离所述基底的方向依次减小，HK-PGaN梯度层叠超结中，所述掺杂浓度沿远离所述基底的方向依次增大，第三个N-GaN柱503的掺杂浓度等于所述第三个HK-PGaN梯度层叠超结中的第三个P-GaN柱408。第一导电类型的GaN梯度柱和第二导电类型的HK-PGaN梯度层叠超结的厚度分别为8μm～12μm，分别由至少5层的GaN柱组成。该实施例中，如图1，第二导电类型的HK-PGaN梯度层叠超结的掺杂浓度由P-GaN柱404至412逐渐增大，第一导电类型的N-GaN梯度柱的掺杂浓度由N-GaN柱505至501逐渐减小。其中同一层的P-GaN柱的掺杂浓度相同，同一层的N-GaN柱的掺杂浓度相同。
第二导电类型的CBL-P-GaN电流阻挡层402、403设置于第二导电类型的HK-PGaN梯度层叠超结404的上表面。第二导电类型的CBL-P-GaN电流阻挡层412置于第二导电类型的HK-PGaN梯度层叠超结404的下表面。CBL-P-GaN电流阻挡层厚度为0.9μm～1.3μm。402长度为2～3μm，403长度为1.5～1.8μm，413长度为3～3.5μm。
第二导电类型的源极区域10设置于第二导电类型的CBL-P-GaN电流阻挡层402的表面，与部分CBL-P-GaN电流阻挡层402的上表面接触。第一导电类型的N-GaN沟道层60和61的截面呈T型，由上下两部分构成，上部分N-GaN沟道层设置于部分CBL-P-GaN电流阻挡层402的表面，位于源极区域10之间，其厚度为100nm～150nm。下部分N-GaN沟道层设置于第一导电类型的N-GaN柱的表面，位于CBL-P-GaN电流阻挡层402、403之间，其厚度与电流阻挡层相同。
第一导电类型的N-AlGaN势垒层80、81，设置于AlN插入层70、71的上表面，位于源极区域10之间，其厚度为25nm～35nm，其中Al组分为13％～24％。掺杂浓度5×1016cm-3。
第二导电类型的P-AlGaN势垒层20、21，设置于第一导电类型的N-AlGaN势垒层80、81的上表面，位于源极区域10之间，其厚度为15nm～20nm，其中Al组分为10％～15％。掺杂浓度1×1017cm-3。
第一钝化层1311，第二钝化层131、132、133和i-GaN帽层190、191依次排列设置于N-AlGaN势垒层表面和P-AlGaN势垒层表面。i-GaN帽层190、191的厚度为100nm～150nm。第一钝化层1311和第二钝化层131、132、133隔离源极区域10和i-GaN帽层190、191与P-AlGaN势垒层20、21，同时隔离源极区域10和栅介质151、152，并充当源场板提高器件击穿耐压。
第二钝化层131、132、133优选SiN。其中，第一钝化层1311中设置有InxGa1-xN偶极子层91、92、93、94，InxGa1-xN偶极子层与N-AlGaN势垒层80、81接触。InxGa1-xN偶极子层91、92和93、94中的In组分小于N-AlGaN势垒层中的Al组分，此时，偶极子层与势垒层界面处产生负电荷，通过部分耗尽通道层中的2DEG，偶极子层可以调制沿通道的电场分布，从而大大提高了击穿电压。在一优选实施例中，InxGa1-xN偶极子层的In组分为0.15，N-AlGaN势垒层中的Al组分为0.18，其形状为矩形。在其它实施例中，偶极子层的个数、宽度与厚度可根据具体器件的要求进行参数调整，其形状并不局限于矩形。
栅电极171设置于高K介质HfO2层161、162的表面，其两侧端面与钝化层接触。漏极11设置于N+-GaN基底3的第二表面。
基于该器件结构，接下来提供该垂直型超结HEMT器件的制备方法，包括以下步骤：
(1)在(111)晶向Si衬底表面上生长AlN成核层，再形成AlxGaN/GaN缓冲层；其中x＝45％，再形成AlxGaN/GaN超晶格层，其中x＝0％-100％，二十次重复形成超晶格层的步骤，共形成二十层超晶格层，每层铝的加入量不同，具体的，第一层中平均铝的含量55％，形成厚度为300nm的超晶格层；第二层中平均铝的含量53％，形成厚度为300nm的超晶格层；第三层中平均铝的含量51％，形成厚度为300nm的超晶格层,，依次类推，直至最后一层平均铝的含量15％，形成厚度为300nm的超晶格层，总计生长6μm的超晶格层，生长过程中温度控制在1150°。
(2)以TEGa、TMAl和NH3为Ga源、Al源和N源，高纯H2为载气，生长压力为40托，温度设定在980°，制备N+-GaN层。
(3)选用金属有机物化学气相沉积(MOCVD)工艺，调整掺杂类型为Mg元素掺杂的P型介质，在设定生长温度为920℃，压强为40Torr，H2流量为5000sccm，NH3流量为5000sccm，Ga源流量为220sccm的情况下，在N+-GaN层上淀积厚度为1μm的CBL-P-GaN电流阻挡层413。并选用ICP刻蚀工艺刻蚀N-GaN柱区域的电流阻挡层，形成20μm宽度和1μm厚度的沟槽。
(4)继续使用MOCVD工艺，设定生长温度为920℃，压强设定为40Torr，H2流量为5000sccm，NH3流量为5000sccm，Ga源流量为220sccm，在所述N+-GaN衬底上淀积厚度为1μm的P型GaN柱。再通过磁控溅射设备，选取纯度4n的Hf靶材做材料，选取工作载气Ar2的流量为80sccm，且Ar2/O2比设定在5:8，工作气压设定为0.8Pa，在衬底温度为220°，设定溅射功率为175W，溅射时间26min的条件下均匀的淀积1μm高K介质层HfO2，形成HK-PGaN梯度层叠超结的一个单元。
(5)接着，使用氯基电感耦合等离子体(ICP)刻蚀工艺刻蚀上述HK-PGaN梯度层叠超结，上刻蚀出宽度为20μm，厚度为2μm的两个沟槽。ICP系统的线圈功率和压板功率分别设置为50W和15W。
(6)在上述沟槽两侧沉积掩膜层遮盖沟槽两侧的HK-PGaN梯度层叠超结，掩膜层例如选用SiO2，使用基于GaN的选择性区域生长技术(SAG)，调整掺杂类型，设定生长温度为940℃，压强为40Torr，H2流量为5000sccm，NH3流量为5000sccm，Ga源流量为220sccm，在该沟槽内外延生长一个厚度为2μm的N-GaN柱，以填充沟槽。之后去除二氧化硅掩膜层。
(7)步骤4至6重复4次，累计生长5层PN结，且HK-PGaN梯度层叠超结中P-GaN浓度自上向下依次减小构成梯度排列，N型GaN柱中浓度自上向下依次增大构成N-GaN梯度柱。HK-PGaN梯度层叠超结与N-GaN梯度柱沿平行于N+-GaN基底表面的方向形成交替排列单元。
(8)继续使用MOCVD工艺，调整掺杂类型，设定生长温度为920℃，压强为40Torr，H2流量为5000sccm，NH3流量为5000sccm，Ga源流量为220sccm，在HK-PGaN梯度层叠超结上一次淀积厚度为1μm的两个CBL-P-GaN电流阻挡层402和403。并选用ICP刻蚀工艺刻蚀N-GaN柱区域的电流阻挡层，形成20μm宽度和1μm厚度的沟槽。
(9)在上述沟槽两侧沉积掩膜层，掩膜层例如选用二氧化硅。掩膜层遮盖沟槽两侧的CBL-P-GaN电流阻挡层。继续使用MOCVD工艺，调整掺杂类型，生长工艺参数保持不变，在沟槽中外延生长约1μm厚度的N-GaN沟道层。之后去除二氧化硅掩膜层。
(10)通过旋涂光刻胶、软烘、曝光以及显影工艺，在电流阻挡层的部分表面形成源极窗口区域，接着选用电子束蒸发法，设定真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率为淀积Ti/Al/Ni/Au欧姆接触复合金属层，使得源极在器件的两端，优选地，每层金属的厚度分别为0.05μm/0.15μm/0.75μm/0.75μm。将蒸发完欧姆接触复合金属的外延片在丙酮溶液中浸泡20min，然后进行超声清洗，再用超纯水冲洗和氮气吹干，实现金属剥离。随后，在氮气气氛中，加热温度为850℃下进行30s的欧姆接触退火，形成源极。
(11)在源极区域的表面沉积掩膜层，掩膜层例如选用二氧化硅。继续使用MOCVD外延工艺，调整掺杂类型，设定生长温度为920℃，压强为40Torr，H2流量为5000sccm，NH3流量为5000sccm，Ga源流量为220sccm，外延生长100nm厚度的N型GaN沟道层。
(12)接着设定生长温度为950℃，压强为40Torr，NH3流量为1500sccm，Al源流量为8sccm，H2流量为2500sccm，在N-GaN沟道层上生长厚度为5nm的AlN插入层；接着生长温度为1070℃，压强为40Torr，NH3流量为1500sccm，Ga源流量为90sccm，Al源流量为8sccm，H2流量为2500sccm，在AlN插入层上生长厚度为25nm的N-Al0.15Ga0.85N势垒层。相同条件下更改掺杂类型继续外延生长15nm厚度的P-Al0.15Ga0.85N势垒层；继续调整生长温度为920℃，压强为40Torr，H2流量为5000sccm，NH3流量为5000sccm，Ga源流量为220sccm，在N-Al0.15Ga0.85N层上生长厚度为200nm的P型GaN帽层。
(13)刻蚀P-Al0.15Ga0.85N势垒层和GaN帽层，在源极和预定栅极区域的端面之间形成宽度为2μm和厚度为200nm的凹槽，该凹槽暴露N-Al0.15Ga0.85N势垒层的表面。
(14)在凹槽内靠近该凹槽边缘的区域以及该凹槽外的GaN帽层和源极区域沉积掩膜层，例如是SiN。暴露该凹槽的中心区域。该实施例中，暴露的该中心区域为矩形。接着在该凹槽的中心区域外延生长厚度为20nm的In0.1Ga0.9N偶极子层，生长工艺条件为：生长温度1090℃，压强为50Torr，NH3流量为1800sccm，In源流量为85sccm，H2流量为2500sccm。在偶极子层InxGa1-xN生长过程中，偶极子层的个数，宽度与厚度可根据具体器件的要求进行参数调整，且形状并不局限于矩形。继续去除该凹槽之外的氮化硅掩膜层。
(15)在源极区域沉积掩膜层，例如选用二氧化硅。在300℃下通过等离子体增强化学气相沉积法(PECVD)沉积225nm的SiN作为钝化层。接着选用高温ICP蚀刻掩模，将GaN帽层表面的钝化层刻蚀掉。
(16)通过磁控溅射或电子束蒸镀，在帽层薄膜表面沉积一层2nm厚的铝金属薄膜；在凹槽的Al金属薄膜表面直接通过喷墨打印技术沉积ZrO2前驱体，然后通过加热和深紫外线照射方法，使得ZrO2前驱体分解氧化，形成2～5nm厚的ZrO2绝缘层，同时在深紫外线照射情况下，ZrO2前驱体将氧化下层的铝金属薄膜，最终形成Al2O3层和ZrO2层叠加而成的多层高K栅绝缘层；然后再用纯度4n的Hf靶材做材料，选取工作载气Ar2的流量为80sccm，且Ar2/O2比设定在5:8，工作气压设定为0.8Pa，在衬底温度为220°，设定溅射功率为175W，溅射时间26min的条件下均匀的淀积5nm高K介质层，最后形成三层高K层叠介质。
(17)在凹槽内部和介质层上方以及源极区域沉积掩膜层，例如选用二氧化硅，继续使用MOCVD工艺，调整掺杂类型为P型，设定生长温度为920℃，压强为40Torr，H2流量为5000sccm，NH3流量为5000sccm，Ga源流量为220sccm，外延生长一层5nm厚的P-GaN帽层。
(18)刻蚀P-GaN帽层特定区域留下两个P-GaN帽柱，通过旋涂光刻胶、软烘、曝光以及显影，形成栅极窗口，随后利用电子束蒸发法淀积Ti/Al/Ni/Au复合欧姆接触金属层，其中设定腔体真空度小于1.8×10-3Pa，输入功率范围为200～1000W，蒸发速率为2～4A°/s，金属层的淀积厚度Ti/Al/Ni/Au分别为0.003μm/0.01μm/0.005μm/0.005μm。将蒸发完欧姆接触金属的外延片在丙酮溶液中浸泡20min，然后进行超声清洗，再用超纯水冲洗和氮气吹干，最终获得栅极。并在整个器件的上方利用MOCVD方法生长一层SiO2绝缘介质层。
(19)倒转此外延片，在N+-GaN基底的背面光刻出漏区域，刻蚀出漏窗口，随后利用电子束蒸发法淀积Ti/Al/Ni/Au复合金属层，金属层的厚度依次为0.03μm/0.1μm/0.05μm/0.05μm，并通过剥离、退火后形成漏极。
(20)最后对已经成源、漏、栅极的外延片表面进行光刻，获得加厚电极图形170，并采用电子束蒸发对电极进行加厚，再将源极金属做互联线101，漏极金属做互联线11，完成器件制造。
由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。
Claims (10)
1.一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其特征在于，包括第一导电类型的N+-GaN基底层，其包括第一表面及与该第一表面相对的第二表面，其第一表面上方生长第一型N-GaN31并刻蚀沟槽；包括在(111)晶向Si衬底上生长的AlN/GaN超晶格层；在所述第一导电类型的N+-GaN基底上表面的N-GaN层刻蚀有上下贯通的GaN沟槽，在沟槽内进行以下步骤；
设置于该第一表面的P型HK-PGaN梯度层叠超结结构，其中每个梯度层叠超结结构的上表面和下表面分别依次设置两个和一个长度不等的第二型P-GaN电流阻挡层；
第一型N-GaN梯度柱设置于三个P型HK-PGaN柱之间，其掺杂浓度自远离所述N+-GaN基底的方向依次递减，其厚度与所述P型HK-PGaN柱相等；
第一、第二源极，分别设置于所述P型GaN电流阻挡层的部分表面；
第一导电类型的N-GaN沟道层；设置于部分所述P-GaN电流阻挡层和所述第一导电类型的N-GaN柱的表面，位于所述源极区域之间；
AlN插入层，设置于所述N-GaN沟道层表面；
第一导电类型的N-AlGaN势垒层，设置于所述AlN插入层表面；
第二导电类型的P-AlGaN势垒层，设置于所述第一导电类型的N-AlGaN势垒层表面；
GaN帽层，设置于所述第二导电类型的P-AlGaN势垒层表面；
钝化层，设置于所述N-AlGaN势垒层表面以及源极外表面和栅金属两侧，包括第一钝化层和第二钝化层，第二钝化层设置于所述第一钝化层外侧表面，其中第一钝化层、第二钝化层分别隔离所述源极区域和所述GaN帽层，第一钝化层中设置有渐变组分的InxGa1-xN偶极子层，所述InxGa1-xN偶极子层与所述第一型N-AlGaN势垒层接触；
高K层叠介质层：Al2O3介质、ZrO2介质、HfO2介质依次设置于钝化层与GaN帽层之间的凹槽内；
P-GaN帽柱设置于HfO2介质表面；
栅电极，设置于所述P-GaN帽柱的表面，采用三层高K栅介质半包围并被上表面SiO2绝缘层覆盖的槽栅结构，其中所述栅极下方的P-GaN帽柱的厚度小于其侧方所述钝化层的厚度；
漏极，设置于所述第一导电类型的N+-GaN基底的第二表面。
2.根据权利要求1所述的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其特征在于，栅极的截面呈“┌┬┐”型。
3.根据权利要求1所述的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其特征在于，InxGa1-xN偶极子层中的In组分小于所述N-AlGaN势垒层中的Al组分，InxGa1-xN偶极子层中的Al组分小于0.2，InxGa1-xN偶极子层的厚度小于所述钝化层的厚度。
4.根据权利要求1所述的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其特征在于，N-GaN梯度柱包含奇数个掺杂浓度沿远离所述第一导电类型的N+-GaN基底的方向依次递减的N-GaN柱。
5.根据权利要求1所述的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其特征在于，第一导电类型的N-GaN梯度柱和所述第二导电类型的HK-PGaN梯度层叠超结构成至少五层不同掺杂浓度的PN结。
6.根据权利要求1所述的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其特征在于，第二导电类型的HK-PGaN梯度层叠超结的掺杂浓度沿远离所述第一导电类型的N+-GaN基底的方向依次减小，所述第一导电类型的N-GaN梯度柱的掺杂浓度沿远离所述GaN基底的方向依次增大。
7.根据权利要求1所述的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其特征在于，在所述N-GaN沟道层上方依次选择磁控溅射或PEALD原子层淀积的方法生长一层极薄的5nm厚的AlN插入层，再生长20-25nm厚的N-AlGaN势垒层和10-15nm厚的P-AlGaN势垒层，并覆盖15nm厚的i-GaN帽层。
8.根据权利要求1所述的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其特征在于，在GaN帽层上淀积一层Al金属，利用ZrO2前驱体在Al表面经过紫外线辐照等方法热氧化生成ZrO2介质层，并将下表面的Al金属氧化成Al2O3，再用PEALD的方法在ZrO2介质表面沉积一层HfO2介质，并控制每个栅介质薄层在15nm附近。
9.根据权利要求1所述的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件，其特征在于，钝化层采用氮化硅。
10.根据权利要求1所述的一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件的制备方法，其特征在于，包括以下步骤：
(1)在(111)晶向的Si单晶表面外延生长AlN/GaN超晶格，在所述生长基板表面形成AlN成核层，形成AlxGaN/GaN缓冲层；其中x＝0％-100％，在上述缓冲层上形成AlxGaN/GaN超晶格层，其中x＝0％-100％；多次重复所述形成超晶格层的步骤，每层铝的加入量不同，且平均铝含量逐层递减，形成的超晶格层为10-50层，单层超晶格层的厚度为1nm～10nm，最后在所述超晶格层表面形成第一导电类型的N+-GaN基底；
(2)在第一导电类型的N+-GaN基底表面依次外延生长P-GaN和一层HfO2高K介质构成第二导电类型的HK-PGaN梯度层叠超结，刻蚀该第二导电类型HK-PGaN梯度层叠超结形成沟槽，在该沟槽之外的第二导电类型HK-PGaN梯度层叠超结表面沉积第一掩膜层，外延生长第一导电类型的N+-GaN柱填充该沟槽，去除该第一掩膜层，形成第二导电类型的HK-PGaN梯度层叠超结、第一导电类型的N+-GaN柱和第二导电类型的HK-PGaN梯度层叠超结的PN结结构；
(3)重复上述步骤至少四次，其中调整所述P-GaN层的掺杂浓度，形成至少五层不同掺杂浓度的PN结；
(4)在所述第二导电类型的HK-PGaN梯度层叠超结上表面外延生长两层不同长度的第二导电类型的CBL-P-GaN电流阻挡层，下表面外延生长第二导电类型的CBL-P-GaN电流阻挡层，刻蚀所述上表面CBL-P-GaN电流阻挡层暴露所述第一导电类型的N-GaN柱的表面；
(5)在所述CBL-P-GaN电流阻挡层表面沉积第二掩膜层，在所述第一导电类型的N-GaN柱的表面外延生长第一导电类型的N-GaN层，与所述CBL-P-GaN电流阻挡层平齐；
(6)去除所述第二掩膜层，在所述CBL-P-GaN电流阻挡层表面形成源极窗口，沉积源极金属层，形成源极；
(7)在所述源极表面沉积第三掩膜层暴露所述第一导电类型的N-GaN层和部分所述CBL-P-GaN电流阻挡层；
(8)在所述第一导电类型的N-GaN层和所述部分CBL-P-GaN电流阻挡层表面依次外延生长第一导电类型的N-GaN层、第一导电类型的N-AlGaN势垒层和第二导电类型的P-AlGaN势垒层以及GaN帽层；在AlN插入层，第一导电类型的N-GaN层和第一导电类型的N-AlGaN势垒层之间用磁控溅射方式淀积一层极薄的AlN插入层；
(9)刻蚀所述第二导电类型的P-AlGaN势垒层和GaN帽层，在所述源极和预定栅极区域的端面之间形成凹槽暴露所述N-AlGaN势垒层的表面；
(10)在所述凹槽内的边缘区域以及凹槽外的源极和GaN帽层区域沉积第四掩膜层，暴露该凹槽的中心区域；
(11)在该凹槽的中心区域外延生长InxGa1-xN偶极子层；
(12)去除所述凹槽外的第四掩膜层，在所述源极区域沉积第五掩膜层；
(13)沉积钝化层，包裹所述InxGa1-xN偶极子层，之后刻蚀GaN帽层区域的钝化层至GaN帽层表面露出；
(14)在GaN帽层区域上表面淀积一层Al金属，引入ZrO2前驱体并通过紫外线辐照的方式生成高K的ZrO2介质层，同时底部Al金属被氧化成Al2O3介质，再用磁控溅射的方式在ZrO2介质层表面沉积高K的HfO2介质层。
(15)在所述凹槽内的全部区域以及凹槽外的源极和高K介质层上表面沉积第五掩膜层，暴露该凹槽的中心区域；
(16)在该凹槽的底部外延生长P-GaN帽层；
(17)刻蚀该P-GaN帽层并留下两个P-GaN帽柱并去除所述凹槽外的第五掩膜层；
(18)在预定栅金属位置沉积欧姆接触金属形成栅极；
(19)在所述N-GaN基底背面光刻形成漏极区，在该漏极区沉积欧姆接触的金属形成漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111509416.2A CN114203800B (zh) | 2021-12-10 | 2021-12-10 | 一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111509416.2A CN114203800B (zh) | 2021-12-10 | 2021-12-10 | 一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114203800A CN114203800A (zh) | 2022-03-18 |
| CN114203800B true CN114203800B (zh) | 2024-04-09 |
Family
ID=80652349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111509416.2A Active CN114203800B (zh) | 2021-12-10 | 2021-12-10 | 一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114203800B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614887A (zh) * | 2020-12-18 | 2021-04-06 | 华南师范大学 | 增强型AlGaN-GaN垂直超结HEMT及其制备方法 |
| CN112635544A (zh) * | 2020-12-18 | 2021-04-09 | 华南师范大学 | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107093628B (zh) * | 2017-04-07 | 2019-12-06 | 电子科技大学 | 一种极化掺杂增强型hemt器件 |
-
2021
- 2021-12-10 CN CN202111509416.2A patent/CN114203800B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614887A (zh) * | 2020-12-18 | 2021-04-06 | 华南师范大学 | 增强型AlGaN-GaN垂直超结HEMT及其制备方法 |
| CN112635544A (zh) * | 2020-12-18 | 2021-04-09 | 华南师范大学 | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| GaN基梯度掺杂超结电流孔径垂直电子晶体管结构设计;李金鹏;周科宏;黄义;;半导体技术;20200529(06);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114203800A (zh) | 2022-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| WO2009110254A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| JP2013149732A (ja) | へテロ接合電界効果型トランジスタおよびその製造方法 | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| CN114361121B (zh) | 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法 | |
| CN111682064B (zh) | 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN113192836A (zh) | 射频半导体器件的制备方法及其结构 | |
| CN114203800B (zh) | 一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法 | |
| CN114725214A (zh) | 一种多层钝化凹槽栅mis-hemt器件及其制备方法 | |
| CN111613669B (zh) | 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法 | |
| CN109346522B (zh) | 一种半导体结构及其形成方法 | |
| CN111613671A (zh) | 一种对称结构的GaN基MIS-HEMT器件及其制备方法 | |
| JP2006173241A (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR101678874B1 (ko) | 반도체 소자 제조방법 | |
| CN116344612B (zh) | 垂直功率器件及其制作方法 | |
| CN113113478B (zh) | 基于欧姆再生长的GaN基射频功率器件及其制备方法 | |
| CN117133806B (zh) | 一种天然超结GaN HEMT器件及其制备方法 | |
| CN113270494B (zh) | 双渐变沟道氮化镓基垂直结构射频器件及其制备方法 | |
| US20230106052A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 241000 building 7, science and Technology Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant after: Wuhu Research Institute of Xidian University Address before: No. 8, Wen Jin Xi Road, Yijiang District, Wuhu, Anhui Province Applicant before: Wuhu Research Institute of Xidian University |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |