CN111613669B - 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法 - Google Patents

具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN111613669B
CN111613669B CN202010489650.2A CN202010489650A CN111613669B CN 111613669 B CN111613669 B CN 111613669B CN 202010489650 A CN202010489650 A CN 202010489650A CN 111613669 B CN111613669 B CN 111613669B
Authority
CN
China
Prior art keywords
layer
buffer layer
algan
electrode
stress buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010489650.2A
Other languages
English (en)
Other versions
CN111613669A (zh
Inventor
郭志友
马建铖
夏晓宇
张淼
夏凡
谭秀洋
李渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN202010489650.2A priority Critical patent/CN111613669B/zh
Publication of CN111613669A publication Critical patent/CN111613669A/zh
Application granted granted Critical
Publication of CN111613669B publication Critical patent/CN111613669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法,该高电子迁移率晶体管包括依次层叠于衬底上的应力缓冲层、n‑AlGaN缓冲层、AlGaN势垒层,以及位于势垒层上的源电极、漏电极和栅电极,栅电极位于所述源电极和漏电极之间,n‑AlGaN缓冲层中设置有多层量子阱,且该多层量子阱位于源电极至栅电极下方区域,该多层量子阱的设置使得器件的漏电极上施加高压后,过剩载流子激增,该多层量子阱限制过剩载流子移动,保持过剩载流子在势阱内并进行复合,降低了泄露电流向下传导,从而提高了器件的击穿电压,提升了常关型HEMT器件的性能。

Description

具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法
技术领域
本发明涉及微电子技术领域,具体涉及一种具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法。
背景技术
随着现代武器装备和航空航天、通信技术、核能等其他领域的发展,新型电器对半导体器件的性能提出了更高的要求。作为第三代宽禁带半导体材料的典型代表,GaN基材料具有禁带宽度大、电子饱和漂移速度高、击穿场强高和导热性能好等特点。近年来,AlGaN/GaN高电子迁移率晶体管(HEMT)因其高二维电子气(2DEG)浓度、高电子饱和速度及高击穿电场等优越特性在学术界和工业界受到广泛关注,被认为是电力电子领域的理想应用器件。
在传统AlGaN/GaN异质结中,GaN沟道和AlGaN势垒层之间存在巨大的晶格失配现象,AlGaN势垒层始终处于张应变状态。处于张应变状态的AlGaN势垒层,在HEMT器件工作时会产生逆压电效应,在其内部形成晶体缺陷。这些缺陷严重影响器件的工作性能和可靠性。解决AlGaN势垒层应变引起的器件可靠性问题、功率密度与电流密度之间的矛盾和较低的击穿电压是改进GaN HEMT器件性能的主要难题。GaN的禁带宽度仅为AlN的禁带宽度的二分之一,其击穿电压是AlN的击穿电压的四分之一,同时,AlN的饱和电子漂移速度几乎与GaN相同,因此用GaN与AlN合金AlGaN取代传统的GaN作为沟道是解决击穿电压与电流密度的有效手段之一。而现有的AlGaN/GaN HEMT器件承受高压时,栅漏电极间沟道中的电子气未被电场耗尽,导致在栅极靠近漏极段形成了沟道中电场集中的区域,形成电场峰值,峰值随漏极电压增加时迅速变大,使得器件发生击穿,进而影响AlGaN/GaN器件的击穿电压。
综上,如何实现AlGaN器件中电场分布更均匀,更大程度的提高器件的击穿电压是本领域亟待解决的问题。
发明内容
针对现有技术中的缺陷,本发明的首要目的在于提供一种具有高击穿电压的AlGaN高电子迁移率晶体管,该HEMTs器件中在n-AlxGa1-xN缓冲层中增加Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱结构,并对该多层量子阱结构的位置进行了特殊的设计,使得该器件在承受高压时能够调节器件内部电场的分布并由此提升器件的击穿电压。
基于上述目的,本发明至少提供如下技术方案:
具有高击穿电压的AlGaN高电子迁移率晶体管,其包括,依次层叠于衬底表面的应力缓冲层、n-AlxGa1-xN缓冲层、AlyGa1-yN势垒层,以及位于所述势垒层上的源电极、漏电极和栅电极,栅电极位于所述源电极和漏电极之间,0<x<0.5,0<y<0.5,x≠y;还包括,至少三个凹槽结构,自所述衬底的背面延伸至所述n-AlxGa1-xN缓冲层中,且相邻凹槽结构之间沿电极的长度方向上具有一定的间隔,所述凹槽结构在宽度方向上自所述源电极下方延伸至所述栅电极下方;Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱,位于所述n-AlxGa1-xN缓冲层中的凹槽结构底部;绝缘区,沿所述凹槽结构分布,自所述凹槽结构底部的Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱表面延伸至所述衬底的背面。
所述Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱由5个周期的Al0.6Ga0.4N/Al0.7Ga0.3N量子阱层和垒层构成。
所述阱层的单层厚度为3nm,所述垒层的单层厚度为8nm。
所述AlyGa1-yN势垒层的厚度为20-40nm,所述n-AlxGa1-xN缓冲层的厚度为2-4μm。
所述AlyGa1-yN势垒层为Al0.1Ga0.9N,所述n-AlxGa1-xN缓冲层为n-Al0.4Ga0.6N。
所述应力缓冲层为AlN、GaN、AlGaN中的至少一种,所述应力缓冲层厚度为100nm至3μm。
所述应力缓冲层为三层Al元素含量依次下降的Al0.7Ga0.3N层、Al0.4Ga0.6N层以及Al0.2Ga0.8N层构成,其中Al0.7Ga0.3N层邻近衬底,其厚度分别为150nm、200nm和250nm。
具有高击穿电压的AlGaN高电子迁移率晶体管的制备方法,其包括以下步骤:
选用硅衬底并进行退火处理;
在所述衬底表面外延生长应力缓冲层;
在所述应力缓冲层上依次外延生长N型掺杂AlxGa1-xN缓冲层和AlyGa1-yN势垒层,0<x<0.5,0<y<0.5,x≠y;
采用ICP刻蚀工艺,以SF6和O2气体等离子体从所述硅衬底背面的预定区域刻蚀至所述应力缓冲层,以在所述硅衬底中形成至少三个预定凹槽结构;
沿着所述预定凹槽结构,以ICP刻蚀所述应力缓冲层至所述N型掺杂AlxGa1-xN缓冲层中一定深度,形成贯穿硅衬底和应力缓冲层的凹槽结构,且该凹槽结构延伸至AlxGa1-xN缓冲层中一定深度;
在所述凹槽结构底部的AlxGa1-xN缓冲层上生长Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱结构;
采用等离子体增强化学气相沉积法在所述凹槽结构中的Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱表面沉积SiO2绝缘材料;
形成源电极、漏电极以及栅电极;
其中,相邻凹槽结构之间沿电极的长度方向上具有一定的间隔,所述凹槽结构在宽度方向上自所述源电极下方延伸至所述栅电极下方。
所述应力缓冲层的生长步骤中,采用金属有机化学气相沉积法在所述硅衬底上外延生长Al元素摩尔含量依次下降的Al0.7Ga0.3N层、Al0.4Ga0.6N层以及Al0.2Ga0.8N层,其厚度分别为150nm、200nm和250nm。
所述ICP刻蚀工艺中,SF6和O2气体总流量为50sccm,SF6和O2气体流量比为4:1,ICP功率为300-800W;
刻蚀所述应力缓冲层至所述N型掺杂AlxGa1-xN缓冲层中一定深度的步骤中,通入Cl2,Ar,BCl3气体的混合等离子体,Cl2,Ar,BCl3气体的流量分别为4sccm、4sccm、22sccm。
与现有技术相比,本发明至少具有如下有益效果:
本发明基于AlGaN HEMT,提供了一种具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法,该器件的n-AlxGa1-xN缓冲层中设置有Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱,且该多层量子阱位于源电极至栅电极的下方区域,由于该Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱的设置使得该器件的漏电极上施加高压后,过剩载流子激增,该多层量子阱限制过剩载流子移动,保持过剩载流子在势阱内并进行复合,降低了泄露电流向下传导,从而提高了器件的击穿电压,提升了常关型HEMT器件的性能,尤其是对击穿电压的提高和泄露电流的降低十分显著。本发明器件结构简易,制作工艺上具有可重复性和高可靠性,在确保器件关断的情况下,提高了器件的击穿电压,降低了其泄漏电流,满足了GaN HEMT器件在高压开关、高频环境、数字电路等领域的应用要求。
附图说明
图1是本发明实施例的HEMT器件结构的正视图。
图2是本发明实施例HEMT器件结构的左视图。
图3是本发明实施例HEMT器件结构的右视图。
具体实施方式
接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例,均属于本发明保护的范围。
下面来对本发明做进一步详细的说明。本发明提供一种具有高击穿电压的AlGaN高电子迁移率晶体管,如图1-3所示,该晶体管包括依次层叠于衬底1表面的应力缓冲层2、n-AlxGa1-xN缓冲层3、AlyGa1-yN势垒层5,以及位于势垒层上的源电极6、栅电极7和漏电极8,栅电极7位于所述源电极6和漏电极8之间,且栅电极7靠近源电极6,其中0<x<0.5,0<y<0.5,x≠y。在一具体实施方式中,x=0.4,y=0.1。
该晶体管还包括至少三个凹槽结构,以及位于凹槽结构中的Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱4和绝缘区9。在一具体实施方式中,凹槽结构的数量优选4个。
由于n-AlxGa1-xN缓冲层3中Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱4的作用,当在漏极上施加高压后,过剩载流子激增。Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱4限制过剩载流子的移动,保持过剩载流子在势阱内并进行复合,降低了泄露电流向下传导,从而提高器件击穿电压,提升了器件性能。
如图2所示,凹槽结构自衬底1的背面延伸至n-AlxGa1-xN缓冲层3中一定深度,且相邻凹槽结构之间沿电极的长度方向上具有一定的间隔,凹槽结构在宽度方向上自源电极6下方延伸至栅电极7下方。此处电极的长度方向是指源电极6在图2中从左至右或者从右至左的方向。宽度方向是指多层量子阱在图1中从左至右或者从右至左的方向,图1中n-AlxGa1-xN缓冲层3中的虚线框即表示Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱。在一具体实施方式中,凹槽结构沿电极的长度方向上等间隔排布。
如图2所示,凹槽结构的底部填充Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱4,绝缘区9自多层量子阱4的表面填满凹槽结构。Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱由5个周期的Al0.6Ga0.4N/Al0.7Ga0.3N量子阱层和垒层构成,阱层的单层厚度为3nm,垒层的单层厚度为8nm。。
应力缓冲层2为AlN、GaN、AlGaN中的至少一种,应力缓冲层2的厚度为100nm至3μm。在一具体实施方式中,应力缓冲层2优选由三层不同Al组分的Al0.7Ga0.3N、Al0.4Ga0.6N以及Al0.2Ga0.8N构成,其中Al0.7Ga0.3N层邻近衬底,其厚度分别为150nm、200nm和250nm。
n-AlxGa1-xN缓冲层3的厚度为2-4μm。在一具体实施方式中,n-AlxGa1-xN缓冲层3的厚度为2μm,x=0.4。AlyGa1-yN势垒层5的厚度为20-40nm,0<y<0.5。在一具体实施方式中,y=0.1。
衬底1可选硅、蓝宝石或碳化硅,但不限于此范围,若有更优性能可采用。
绝缘区9的材料优选SiO2,但不限于此范围。
源电极6和漏电极8的材料包括但不限于Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金,其他能够实现欧姆接触的各种金属或合金均可作为源电极和漏电极材料。栅电极7的材料包括但不限于Ni/Au合金、Pd/Au合金,其他能够实现高击穿电压的各种金属或合金均可作为栅电极材料。
接下来将介绍具有高击穿电压的AlGaN高电子迁移率晶体管的制备方法,该制备方法包括以下步骤。
步骤1、选用硅衬底并进行退火处理。
该实施例中选用硅衬底,并对硅衬底进行退火处理。退火处理的温度为1050摄氏度,时间为15分钟。后续材料外延生长中反应气体采用三甲基镓(TMGa)、三甲基铝(TMAl)、硅烷、Cp2-Mg和氨气。
步骤2、在所述衬底上外延生长应力缓冲层。
该实施例中应力缓冲层选用AlGaN材料,利用金属有机化学气相沉积法在硅衬底上外延生长Al组分渐变的AlaGa1-aN应力缓冲层。该应力缓冲层共包含三层,其Al元素摩尔含量依次下降,a分别取值为0.7、0.6以及0.5,单层应力缓冲层的厚度h依次增加,h分别为150nm、200nm和250nm。
步骤3、在所述应力缓冲层上依次外延生长N型掺杂AlxGa1-xN缓冲层和AlyGa1-yN势垒层,0<x<0.5,0<y<0.5,x≠y。
采用金属有机化学气相沉积法技术,生长温度为1050℃至1150摄氏度,反应压强为7000Pa,氢气流量为5900sccm,氨气流量为4900sccm,TMAl流量为10sccm,TMGa流量为40sccm的工艺条件下,在应力缓冲层上外延厚度为2μm的N型掺杂的AlxGa1-XN缓冲层,并在生长过程中通入硅烷以达到n型掺杂的目的,该实施例中,x=0.4。
继续采用金属有机化学气相沉积法技术,生长温度为1050℃至1150摄氏度,反应压强为7000Pa,氢气流量为5900sccm,氨气流量为4900sccm,TMAl流量为10sccm,TMGa流量为40sccm的工艺条件下,在N型掺杂的AlxGa1-xN上外延厚度为30nm的AlyGa1-yN势垒层,其中y=0.1。
步骤4、采用ICP刻蚀工艺,以SF6和O2气体等离子体从硅衬底背面的预定区域刻蚀至应力缓冲层,以在硅衬底中形成至少三个预定凹槽结构。
该步骤中,选用ICP刻蚀工艺对硅衬底背面的预定区域进行刻蚀。SF6和O2总流量为50sccm,SF6和O2气体流量比控制为4:1,ICP功率为300-800W,反应室内压力固定为0.665Pa。
形成的预定凹槽结构在相邻凹槽结构之间沿电极的长度方向上具有一定的间隔,凹槽结构在宽度方向上自源电极下方延伸至栅电极下方。该步骤中,刻蚀形成四个预定凹槽结构,四个预定凹槽结构沿电极的长度方向上等间隔排布,如图2所示。
步骤5、沿着上一步形成的预定凹槽结构,以ICP刻蚀应力缓冲层至N型掺杂AlxGa1-xN缓冲层中一定深度,形成贯穿硅衬底和应力缓冲层的凹槽结构,且该凹槽结构延伸至AlxGa1-xN缓冲层中一定深度。
该步骤中沿预定凹槽结构的刻蚀方向,对应力缓冲层AlGaN以及N型掺杂AlGaN进行刻蚀。通入Cl2,Ar,BCl3气体的混合等离子体,Cl2,Ar,BCl3的流量分别为4sccm、4sccm、22sccm,ICP功率为300-400W,反应室内压力固定为0.65Pa。
步骤6、在凹槽结构底部的AlxGa1-xN缓冲层上生长Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱结构。
在凹槽结构底部的缓冲层上生长Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱。生长温度在1100~1200℃。反应压强为7000Pa,NH3流量为1000mL/min,对于Al0.6Ga0.4N阱层,TMAl的流量保持在160mL/min,TMGa流量为50mL/min,生长Al0.7Ga0.3N垒层时,TMAl的流量保持在200mL/min,TMGa流量为47mL/min。
步骤7、采用等离子体增强化学气相沉积法在凹槽结构中的Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱表面沉积SiO2绝缘材料。
在凹槽结构中多层量子阱结构的表面沉积SiO2绝缘材料填充凹槽结构。利用等离子体增强化学气相沉积法(PECVD),通入SiH4、N2O气体,流量分别为30sccm、25sccm,反应室内压力固定为1Pa,沉积时间15min。
步骤8、形成源电极、漏电极以及栅电极;
此时外延片已经生长完毕,接着对外延片进行化学处理。首先用硫酸和双氧水溶液以3:1的比例在水浴90℃条件下浸泡10分钟,把留在外延片上的氧化物去除掉,然后用去离子水冲洗干净,并用氨气吹干,最后利用热板在105℃条件下烘烤5分钟,把上面剩余的水去除掉。
利用反应耦合等离子体刻蚀工艺完成器件的台面隔离,再通过甩正胶、软烘、曝光以及显影,刻蚀出源极、漏极欧姆接触区域。
在源极和漏极区域蒸镀上Ti/Al/Ti/Au合金作为源极和漏极的欧姆接触金属,并通过欧姆合金退火形成欧姆接触,形成源电极和漏电极。
在栅极区域上蒸镀Ni/Au合金作为栅极金属,形成栅电极。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.具有高击穿电压的AlGaN高电子迁移率晶体管,其包括,依次层叠于衬底表面的应力缓冲层、n-AlxGa1-xN缓冲层、AlyGa1-yN势垒层,以及位于所述势垒层上的源电极、漏电极和栅电极,栅电极位于所述源电极和漏电极之间,0<x<0.5,0<y<0.5,x≠y;其特征在于,还包括,
至少三个凹槽结构,自所述衬底的背面延伸至所述n-AlxGa1-xN缓冲层中,且相邻凹槽结构之间沿电极的长度方向上具有一定的间隔,所述凹槽结构在宽度方向上自所述源电极下方延伸至所述栅电极下方;
Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱,位于所述n-AlxGa1-xN缓冲层中的凹槽结构底部;
绝缘区,沿所述凹槽结构分布,自所述凹槽结构底部的Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱表面延伸至所述衬底的背面。
2.根据权利要求1的所述AlGaN高电子迁移率晶体管,其特征在于,所述Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱由5个周期的Al0.6Ga0.4N/Al0.7Ga0.3N量子阱层和垒层构成。
3.根据权利要求2的所述AlGaN高电子迁移率晶体管,其特征在于,所述阱层的单层厚度为3nm,所述垒层的单层厚度为8nm。
4.根据权利要求1-3之一的所述AlGaN高电子迁移率晶体管,其特征在于,所述AlyGa1-yN势垒层的厚度为20-40nm,所述n-AlxGa1-xN缓冲层的厚度为2-4μm。
5.根据权利要求4的所述AlGaN高电子迁移率晶体管,其特征在于,所述AlyGa1-yN势垒层为Al0.1Ga0.9N,所述n-AlxGa1-xN缓冲层为n-Al0.4Ga0.6N。
6.根据权利要求4的所述AlGaN高电子迁移率晶体管,其特征在于,所述应力缓冲层为AlN、GaN、AlGaN中的至少一种,所述应力缓冲层厚度为100nm至3μm。
7.根据权利要求6的所述AlGaN高电子迁移率晶体管,其特征在于,所述应力缓冲层为三层Al元素含量依次下降的Al0.7Ga0.3N层、Al0.4Ga0.6N层以及Al0.2Ga0.8N层构成,其中Al0.7Ga0.3N层邻近衬底,其厚度分别为150nm、200nm和250nm。
8.具有高击穿电压的AlGaN高电子迁移率晶体管的制备方法,其特征在于,其包括以下步骤:
选用硅衬底并进行退火处理;
在所述衬底表面外延生长应力缓冲层;
在所述应力缓冲层上依次外延生长N型掺杂AlxGa1-xN缓冲层和AlyGa1-yN势垒层,0<x<0.5,0<y<0.5,x≠y;
采用ICP刻蚀工艺,以SF6和O2气体等离子体从所述硅衬底背面的预定区域刻蚀至所述应力缓冲层,以在所述硅衬底中形成至少三个预定凹槽结构;
沿着所述预定凹槽结构,以ICP刻蚀所述应力缓冲层至所述N型掺杂AlxGa1-xN缓冲层中一定深度,形成贯穿硅衬底和应力缓冲层的凹槽结构,且该凹槽结构延伸至AlxGa1-xN缓冲层中一定深度;
在所述凹槽结构底部的AlxGa1-xN缓冲层上生长Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱结构;
采用等离子体增强化学气相沉积法在所述凹槽结构中的Al0.6Ga0.4N/Al0.7Ga0.3N多层量子阱表面沉积SiO2绝缘材料;
形成源电极、漏电极以及栅电极;
其中,相邻凹槽结构之间沿电极的长度方向上具有一定的间隔,所述凹槽结构在宽度方向上自所述源电极下方延伸至所述栅电极下方。
9.根据权利要求8的所述制备方法,其特征在于,所述应力缓冲层的生长步骤中,采用金属有机化学气相沉积法在所述硅衬底上外延生长Al元素摩尔含量依次下降的Al0.7Ga0.3N层、Al0.4Ga0.6N层以及Al0.2Ga0.8N层,其厚度分别为150nm、200nm和250nm。
10.根据权利要求9的所述制备方法,其特征在于,所述ICP刻蚀工艺中,SF6和O2气体总流量为50sccm,SF6和O2气体流量比为4:1,ICP功率为300-800W;
刻蚀所述应力缓冲层至所述N型掺杂AlxGa1-xN缓冲层中一定深度的步骤中,通入Cl2,Ar,BCl3气体的混合等离子体,Cl2,Ar,BCl3气体的流量分别为4sccm、4sccm、22sccm。
CN202010489650.2A 2020-06-02 2020-06-02 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法 Active CN111613669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010489650.2A CN111613669B (zh) 2020-06-02 2020-06-02 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010489650.2A CN111613669B (zh) 2020-06-02 2020-06-02 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111613669A CN111613669A (zh) 2020-09-01
CN111613669B true CN111613669B (zh) 2022-05-31

Family

ID=72198764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010489650.2A Active CN111613669B (zh) 2020-06-02 2020-06-02 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111613669B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394284B (zh) * 2021-06-25 2023-04-14 电子科技大学 具有复合层结构的高压mis-hemt器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250910A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 半導体装置
CN103594507A (zh) * 2012-08-13 2014-02-19 英飞凌科技奥地利有限公司 高击穿电压iii族氮化物器件
CN207269025U (zh) * 2017-03-31 2018-04-24 成都海威华芯科技有限公司 一种新型mHEMT器件
CN108231882A (zh) * 2018-03-02 2018-06-29 华南理工大学 具有背场板结构的hemt器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016185715A1 (ja) * 2015-05-19 2016-11-24 パナソニックIpマネジメント株式会社 半導体装置
JP6759885B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250910A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 半導体装置
CN103594507A (zh) * 2012-08-13 2014-02-19 英飞凌科技奥地利有限公司 高击穿电压iii族氮化物器件
CN207269025U (zh) * 2017-03-31 2018-04-24 成都海威华芯科技有限公司 一种新型mHEMT器件
CN108231882A (zh) * 2018-03-02 2018-06-29 华南理工大学 具有背场板结构的hemt器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
氮化衬底对MOCVD生长GaN的影响;李述体 等;《华南师范大学学报 (自然科学版 )》;20070831(第3期);第69-73页正文部分 *

Also Published As

Publication number Publication date
CN111613669A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
CN208861993U (zh) 常关型高电子迁移率晶体管
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
JP5064824B2 (ja) 半導体素子
JP5566670B2 (ja) GaN系電界効果トランジスタ
JP5533661B2 (ja) 化合物半導体装置及びその製造方法
JP5495257B2 (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JPWO2008105077A1 (ja) 化合物半導体装置とその製造方法
CN102569378A (zh) 化合物半导体器件及其制造方法
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
CN112736131B (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
CN104638010A (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
CN106876443A (zh) 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
TW201901750A (zh) 半導體裝置之製造方法及半導體裝置
CN111613669B (zh) 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
JP5593673B2 (ja) 半導体装置及びその製造方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
WO2019095924A1 (zh) 一种利用极化掺杂制备增强型GaN基晶体管的方法
CN112736137B (zh) 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
CN114203800B (zh) 一种基于HK-PGaN梯度超结的新型垂直GaN-HEMT器件及其制备方法
CN113517335B (zh) 一种可调节的复合凹槽栅e-hemt器件及制备方法
WO2023181749A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant