CN108281491B - 一种具有台阶结构的碳化硅功率器件及其制备方法 - Google Patents
一种具有台阶结构的碳化硅功率器件及其制备方法 Download PDFInfo
- Publication number
- CN108281491B CN108281491B CN201711461770.6A CN201711461770A CN108281491B CN 108281491 B CN108281491 B CN 108281491B CN 201711461770 A CN201711461770 A CN 201711461770A CN 108281491 B CN108281491 B CN 108281491B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- type
- sic epitaxial
- contact electrode
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 132
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 126
- 238000002360 preparation method Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 229910018572 CuAlO2 Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 claims description 2
- 229910052593 corundum Inorganic materials 0.000 claims description 2
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 claims description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000004888 barrier function Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- -1 SnO and Cu Chemical class 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有台阶结构的碳化硅功率器件及其制作方法，所述碳化硅功率器件由下至上包括欧姆接触电极、N+SiC衬底层、N‑SiC外延层及肖特基接触电极，还包括间隔排列的若干P型结终端；所述肖特基接触电极设于所述N‑SiC外延层的中央，所述P型结终端为封闭环结构并依次绕设于所述肖特基接触电极外围；所述N‑SiC外延层上表面的边缘低于中央形成环形台阶，所述P型结终端分布于所述N‑SiC外延层环形台阶的高低两个台阶面上并与N‑SiC外延层形成PN异质结。本发明可改善SiC功率器件结边缘电场集中现象，获得高击穿电压的碳化硅器件。
Description
技术领域
本发明涉及半导体器件，特别是涉及一种具有台阶结构的碳化硅功率器件及其制备方法。
背景技术
基于宽禁带半导体材料(如碳化硅(SiC)，氮化镓(GaN))的功率器件可以提供更大的击穿电压和功率密度，有望被广泛应用于下一代电力转换中。在SiC功率器件中，由于结的不连续性，电力线往往集中在结的边缘，造成结边缘处高电场的存在。高场的存在将导致结边缘的提早击穿，极大地限制了器件的反向击穿电压。于是在SiC功率器件的设计及制作中，往往会采用各式的结终端技术来缓解边缘电场集中效应，提高器件的击穿电压。常见的结终端技术包括保护环、终端结扩展以及场版结构等。其中，保护环、终端结扩展技术由于不依赖于高质量的介质材料，广为实际器件制作所采用。SiC功率器件一般基于N型SiC衬底和作为漂移区的弱N型外延层。相应的，采用P型SiC作为结终端以形成耗尽区来分散结边缘电场。
目前，该P型SiC区域的制作可以通过外延生长和离子注入的方式。其中，外延生长是在N型SiC层上直接整面生长P型SiC，由于P型SiC生长温度往往较高(>1500℃)，在生长过程中不可避免有一些P型杂质(如Al)扩散到弱N型SiC中，对N型SiC表面形成自掺杂，甚至将该区域转化成P型，导致N型SiC表面掺杂特性改变，进而影响到低器件开启电压的获得；针对SiC的P型离子注入往往需要先进的设备如高温离子注入机和超高温退火炉来完成，且具有复杂的制程工艺，成本高，这制约了其产业化发展。
发明内容
本发明的目的在于克服现有技术之不足，提供一种具有台阶结构的碳化硅功率器件及其制备方法。
本发明解决其技术问题所采用的技术方案是：
一种具有台阶结构的碳化硅功率器件，所述碳化硅功率器件由下至上包括欧姆接触电极、N+SiC衬底层、N-SiC外延层及肖特基接触电极，还包括间隔排列的若干P型结终端；所述肖特基接触电极设于所述N-SiC外延层的中央，所述P型结终端为封闭环结构并依次绕设于所述肖特基接触电极外围；所述N-SiC外延层上表面的边缘低于中央形成环形台阶，所述P型结终端分布于所述N-SiC外延层环形台阶的高低两个台阶面上并与N-SiC外延层形成PN异质结。
可选的，所述台阶结构的高度落差为0.5～2μm。
可选的，所述P型结终端由P型氧化物形成。
可选的，所述P型氧化物是P型NiO，SnO、Cu2O、CuAlO2、CuInO2、CuGaO2，SuCu2O2、CuScO2中的至少一种。
可选的，所述N-SiC外延层和肖特基接触电极之间还设有若干P型结构，所述P型结构为条形且平行间隔排列，所述P型结构与所述P型结终端由相同材料形成。
可选的，所述N-SiC外延层和肖特基接触电极之间还设有P型层，所述P型层隔离所述N-SiC外延层和肖特基接触电极，所述P型层与所述P型结终端由相同材料形成。
可选的，所述-SiC外延层环形台阶的高低两个台阶面上分别设有沟槽，所述P型结终端一一对应的形成于沟槽之内。
可选的，还包括一钝化层，所述钝化层设置于所述N-SiC外延层之上并覆盖所述肖特基接触电极之外的区域以及所述P型结终端。
可选的，所述钝化层是SiNx、SiO2、Al2O3、AlN的一种或其组合，其中x大于0小于1。
一种上述具有台阶结构的碳化硅功率器件的制备方法包括以下步骤：
(1)提供一碳化硅外延结构，包括层叠的N+SiC衬底层及N-SiC外延层；
(2)于N-SiC外延层上沉积金属掩膜，形成台阶面的图形化刻蚀窗口，然后通过干法
蚀刻形成环形台阶，并剥离金属掩膜；
(3)于N-SiC外延层表面沉积P型半导体薄膜，通过干法蚀刻定义所述P型半导体薄
膜以形成P型结终端；
(4)于碳化硅外延结构两侧分别制作肖特基接触电极和欧姆接触电极。
可选的，步骤(3)中，所述P型半导体薄膜为P型氧化物薄膜，通过磁控溅射形成，磁控溅射具体条件为：本底真空低于7.0×10-4Pa，溅射气体为氩气和氧气的混合气体且氩气和氧气的气流比为4～6:1，生长压强为0.5～2Pa，溅射功率为30～80W，衬底温度为室温。
可选的，步骤(3)中，所述干法蚀刻使用Cl2和Ar混合气体刻蚀，射频功率500～900W，刻蚀压强为4～6mTorr。
可选的，步骤(2)中，还包括于所述N-SiC外延层上形成沟槽的步骤，具体为：使用正性光刻胶在N-SiC外延层表面制作图形化介质掩膜，采用干法刻蚀刻蚀出沟槽，去掉图形化介质掩膜；其中干法刻蚀条件为：射频RF1功率800～1000W，射频RF2功率100～300W，气体SF6流量为30～50sccm，O2为5～15sccm，刻蚀压强为4～6mTorr。
可选的，所述肖特基接触电极通过蒸镀50～150nm的Ti层形成；所述欧姆接触电极通过蒸镀20～30nm Ti/50～150nm Ni复合层形成。
本发明的有益效果是：
1.N-SiC外延层形成有环形台阶，并在环形台阶的高低两个台阶面上形成封闭环结构的P型结终端，可充分利用SiC外延层的厚度，改善SiC功率器件结边缘电场集中现象，获得高击穿电压的碳化硅器件。
2.P型结终端由P型金属氧化物通过磁控溅射形成，沉积温度低，降低了对复杂高温工艺的需求，避免对N-SiC外延层的不良影响且降低了制作成本。
3.适用于肖特基势垒二极管(SBD)、结势垒肖特基二极管(JBS)以及PN结二极管等，其中后两者于肖特基接触电极和N-SiC外延层之间的P型掺杂区亦可以与结终端结构同时形成，简化了制程，适用性广。
附图说明
图1为本发明实施例1的结构示意图；
图2为图1的俯视图(未显示钝化层)；
图3为本发明实施例2的结构示意图；
图4为本发明实施例3的结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。此外，图中所示的元件及结构的个数，均仅为示例，并不以此对数目进行限制，实际可依照设计需求进行调整。
实施例1
参考图1和图2，一种碳化硅肖特基势垒二极管(SBD)100，包括欧姆接触电极110、N+SiC衬底层120、N-SiC外延层130、肖特基接触电极140、P型结终端150及钝化层160，欧姆接触电极110、N+SiC衬底层120和N-SiC外延层130由下至上依次层叠，肖特基接触电极140和P型结终端150设于N-SiC外延层130上表面上，其中肖特基接触电极140位于中央，P型结终端150为封闭环结构并依次绕设于肖特基接触电极140外围，P型结终端150与N-SiC外延层130形成PN异质结，钝化层160覆盖裸露的N-SiC外延层130和P型结终端150。
所述N-SiC外延层130上表面的边缘低于中央形成环形台阶131，环形台阶131上下两个台阶面的高度落差为1μm。所述P型结终端150分布于所述环形台阶131的高低两个台阶面上。P型结终端150由P型NiO形成，钝化层160由SiO2形成，肖特基接触电极140由100nm Ti金属层形成并与N-SiC外延层130形成肖特基接触，欧姆接触电极110由25nm Ti/100nm Ni复合金属层形成并与N+SiC衬底层120形成欧姆接触。
NiO为本征P型半导体，可在常温下形成于SiC上，不会渗透到N-SiC外延层130中，对N-SiC外延层130的掺杂特质不产生影响，从而保持了其特性，得到的器件综合性能好。P型结终端150封闭环的设置可以有效地避免高电场过于集中于SiC主结而导致的器件过早击穿。在高压关断状态下，耗尽区在主结产生并向周围扩展。耗尽区在沿着SiC表面横向的扩展一旦接触到P型结终端150区域，该P型结终端150就会感应到一个电势。封闭环上的电势可以有效的帮助耗尽区的进一步扩展，避免由于耗尽区域较小造成的电场集中。进一步，该些封闭环的尺寸包括厚度、宽度和间距需要根据实际的器件的耐压等级而定。例如，针对600～1200V耐压规格器件，N-SiC外延层130的厚度在4～12μm,对应P型结终端150封闭环的厚度可以在200～800nm，宽度可以在0.5～10μm，间距可以在1～10μm。
通过环形台阶131的设置，P型结终端150分布于高低两个台阶面上，通过台面终端和P-型场限环相结合的方式，调节器件终端的电场分布，降低器件边缘的电场峰值，减弱终端电场集中效应以达到提高器件耐压的效果。
本实施例的制作方法，其步骤如下：
1)提供SiC外延结构，包括层叠的N+SiC衬底层120和N-SiC外延层130；
2)在N-SiC外延层130上镀一层金属掩膜Ni，形成台阶面的图形化刻蚀窗口，然后通过ICP或RIE刻蚀形成环形台阶131，最后通过化学方法去除N-SiC外延层130上剩余的金属掩膜；
3)利用磁控溅射方法在N-SiC外延层130表面沉积一层P型NiO薄膜，具体制备条件为：本底真空低于7.0×10-4Pa，溅射气体为氩气和氧气的混合气体，氩气和氧气的气流比为5:1，生长压强为1Pa，溅射功率为50W，衬底温度为室温；
4)使用正性光刻胶在P型NiO薄膜表面制作图形化介质掩膜，采用干法刻蚀刻蚀出P型氧化物图形(即形成若干封闭环)，去掉图形化介质掩膜，得到P型结终端150，其中干法刻蚀ICP制程条件：使用Cl2和Ar混合气体刻蚀，射频功率700W，刻蚀压强5mTorr；
5)采用介质沉积机台PECVD在N-SiC外延层130上表面沉积一层SiO2钝化层160包络结终端，沉积条件：衬底温度300℃，功率40W，通入N2、N2O、SiH4、Ar气体，沉积一定时间；
6)在N+SiC衬底层120表面(器件背面)使用电子束蒸镀Ti 25nm/Ni 100nm金属层，蒸镀完金属层后在快速退火炉中退火处理以形成欧姆接触电极110；
7)使用正性光刻胶在钝化层160表面制作图形化介质掩膜，采用干法刻蚀去掉中央区域的钝化层160形成沉积窗口，干法刻蚀制程条件:射频RF1功率300W，射频RF2功率20W，蚀刻气体CF4流量100sccm，刻蚀压强10mTorr，刻蚀完成后去胶，清洗干净；使用负性光刻胶在钝化层160表面制作图形化光阻掩膜，在沉积窗口使用电子束蒸镀100nm Ti制备肖特基接触电极140并去除掩膜。
实施例2
参考图3，一种碳化硅结势垒肖特基二极管(JBS)200，包括欧姆接触电极210、N+SiC衬底层220、N-SiC外延层230、肖特基接触电极240、P型结终端250、钝化层260及P型结构270。欧姆接触电极210、N+SiC衬底层220和N-SiC外延层230由下至上依次层叠，肖特基接触电极240、P型结终端250及P型结构270设于N-SiC外延层230上表面上，其中肖特基接触电极240位于中央，P型结终端250为封闭环结构并依次绕设于肖特基接触电极240外围，同样，N-SiC外延层230表面边缘设有环形台阶231，P型结终端250分布于环形台阶231的高低两个台阶面上并与N-SiC外延层230形成PN异质结。P型结构270设于N-SiC外延层230和肖特基接触电极240之间，钝化层160覆盖裸露的N-SiC外延层230和P型结终端250。
P型结构270为条形且平行间隔排列以形成结势垒，具体，P型结构270与N-SiC外延层230之间形成若干分立排布的PN结，相邻P型结构270之间裸露的N-SiC外延层230与肖特基接触电极240接触形成肖特基结，在反向阻断状态下利用相邻PN结的耗尽区夹断效应，获得与PN二极管类似的阻断特性；在正向导通状态下，低势垒高度的肖特基结开启电流，从而获得与肖特基二极管类似的导通特性。P型结构270与P型结终端250采用相同材料并可于同一制程中形成。
所述N-SiC外延层230环形台阶231的高低两个台阶面上分别设有沟槽232，所述P型结终端250和P型结构270一一对应的形成于沟槽232之内。利用凹槽的深度，PN结由SiC表面转移到内部，可在不牺牲正向导通压降的情况下有效降低反向漏电流。
相对于实施例1，本实施例的制作方法，在沉积P型NiO薄膜之前，还包括蚀刻N-SiC外延层230上表面以形成沟槽232的步骤。具体，使用正性光刻胶在N-SiC外延层230表面制作图形化介质掩膜，采用干法刻蚀(如ICP或RIE)刻蚀出相应的沟槽232，去掉图形化介质掩膜；ICP(感应耦合等离子体)干法刻蚀制程条件：射频RF1功率900W，射频RF2功率200W，SF6流量40sccm，O2流量10sccm，刻蚀压强5mTorr。然后再于沟槽232内相应形成P型结终端250和P型结构270。
实施例3
参考图4，一种碳化硅功率器件是碳化硅PN结二极管300，包括欧姆接触电极310、N+SiC衬底层320、N-SiC外延层330、肖特基接触电极340、P型结终端350、钝化层360及P型层370。其与实施例2的差别在于，P型层370为整层的结构，设置于肖特基接触电极340和N-SiC外延层330之间并隔离肖特基接触电极340和N-SiC外延层330，P型层370与N-SiC外延层330之间形成PN结。同样，N-SiC外延层330上设有环形台阶331和沟槽332，P型结终端350和P型层370一一对应的形成于沟槽332之内，且P型结终端350分布于环形台阶331的高低两个台阶面上。P型层370与P型结终端350采用相同材料并可于同一制程中形成。
其制作方法参考实施例2。需要说明的是，实施例1至3中，只需改变步骤4)的图形化介质掩膜的形状，即可实现单独制作P型结终端及P型结终端与P型结构或P型层的同步制作。
此外，P型结终端、P型结构、P型层亦可以采用其他P型金属氧化物，例如使用SnO、Cu2O、CuAlO2、CuInO2、CuGaO2，SuCu2O2、CuScO2等。
上述实施例仅用来进一步说明本发明的一种具有台阶结构的碳化硅功率器件及其制备方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (13)
1.一种具有台阶结构的碳化硅功率器件，所述碳化硅功率器件由下至上包括欧姆接触电极、N+SiC衬底层、N-SiC外延层及肖特基接触电极，其特征在于：还包括间隔排列的若干P型结终端，所述P型结终端由P型氧化物形成；所述肖特基接触电极设于所述N-SiC外延层的中央，所述P型结终端为封闭环结构并依次绕设于所述肖特基接触电极外围；所述N-SiC外延层上表面的边缘低于中央形成环形台阶，所述P型结终端分布于所述N-SiC外延层环形台阶的高低两个台阶面上并与N-SiC外延层形成PN异质结。
2.根据权利要求1所述的具有台阶结构的碳化硅功率器件，其特征在于：所述台阶结构的高度落差为0.5～2μm。
3.根据权利要求1所述的具有台阶结构的碳化硅功率器件，其特征在于：所述P型氧化物是P型NiO，SnO、Cu2O、CuAlO2、CuInO2、CuGaO2，SuCu2O2、CuScO2中的至少一种。
4.根据权利要求1所述的具有台阶结构的碳化硅功率器件，其特征在于：所述N-SiC外延层和肖特基接触电极之间还设有若干P型结构，所述P型结构为条形且平行间隔排列，所述P型结构与所述P型结终端由相同材料形成。
5.根据权利要求1所述的具有台阶结构的碳化硅功率器件，其特征在于：所述N-SiC外延层和肖特基接触电极之间还设有P型层，所述P型层隔离所述N-SiC外延层和肖特基接触电极，所述P型层与所述P型结终端由相同材料形成。
6.根据权利要求4或5所述的具有台阶结构的碳化硅功率器件，其特征在于：所述-SiC外延层环形台阶的高低两个台阶面上分别设有沟槽，所述P型结终端一一对应的形成于沟槽之内。
7.根据权利要求1所述的具有台阶结构的碳化硅功率器件，其特征在于：还包括一钝化层，所述钝化层设置于所述N-SiC外延层之上并覆盖所述肖特基接触电极之外的区域以及所述P型结终端。
8.根据权利要求7所述的具有台阶结构的碳化硅功率器件，其特征在于：所述钝化层是SiNx、SiO2、Al2O3、AlN的一种或其组合，其中x大于0小于1。
9.一种如权利要求1～8任一项所述的具有台阶结构的碳化硅功率器件的制备方法，其特征在于包括以下步骤：
(1)提供一碳化硅外延结构，包括层叠的N+SiC衬底层及N-SiC外延层；
(2)于N-SiC外延层上沉积金属掩膜，形成台阶面的图形化刻蚀窗口，然后通过干法蚀刻形成环形台阶，并剥离金属掩膜；
(3)于N-SiC外延层表面沉积P型氧化物薄膜，通过干法蚀刻定义所述P型氧化物薄膜以形成P型结终端；
(4)于碳化硅外延结构两侧分别制作肖特基接触电极和欧姆接触电极。
10.根据权利要求9所述的制备方法，其特征在于：步骤(3)中，所述P型氧化物薄膜通过磁控溅射形成，磁控溅射具体条件为：本底真空低于7.0×10-4Pa，溅射气体为氩气和氧气的混合气体且氩气和氧气的气流比为4～6:1，生长压强为0.5～2Pa，溅射功率为30～80W，衬底温度为室温。
11.根据权利要求10所述的制备方法，其特征在于：步骤(3)中，所述干法蚀刻使用Cl2和Ar混合气体刻蚀，射频功率500～900W，刻蚀压强为4～6mTorr。
12.根据权利要求11所述的制备方法，其特征在于：步骤(2)中，还包括于所述N-SiC外延层上形成沟槽的步骤，具体为：使用正性光刻胶在N-SiC外延层表面制作图形化介质掩膜，采用干法刻蚀刻蚀出沟槽，去掉图形化介质掩膜；其中干法刻蚀条件为：射频RF1功率800～1000W，射频RF2功率100～300W，气体SF6流量为30～50sccm，O2为5～15sccm，刻蚀压强为4～6mTorr。
13.根据权利要求11所述的制备方法，其特征在于：所述肖特基接触电极通过蒸镀50～150nm的Ti层形成；所述欧姆接触电极通过蒸镀20～30nm Ti/50～150nm Ni复合层形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711461770.6A CN108281491B (zh) | 2017-12-28 | 2017-12-28 | 一种具有台阶结构的碳化硅功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711461770.6A CN108281491B (zh) | 2017-12-28 | 2017-12-28 | 一种具有台阶结构的碳化硅功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108281491A CN108281491A (zh) | 2018-07-13 |
| CN108281491B true CN108281491B (zh) | 2021-04-16 |
Family
ID=62802543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711461770.6A Active CN108281491B (zh) | 2017-12-28 | 2017-12-28 | 一种具有台阶结构的碳化硅功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108281491B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109004023A (zh) * | 2018-08-13 | 2018-12-14 | 济南晶恒电子有限责任公司 | 一种低成本碳化硅肖特基二极管芯片及其制备方法 |
| CN109461654A (zh) * | 2018-09-12 | 2019-03-12 | 秦皇岛京河科学技术研究院有限公司 | 一种无注入型终结端结构的SiC肖特基二极管及其制备方法 |
| CN109801958B (zh) * | 2019-01-21 | 2020-09-15 | 厦门市三安集成电路有限公司 | 一种碳化硅沟槽肖特基二极管器件及其制备方法 |
| CN111668326B (zh) * | 2020-06-22 | 2022-07-29 | 三立智能电气有限公司 | 一种基于CuAlO2/SiC紫外光电二极管及制备方法 |
| CN112820643B (zh) * | 2020-12-28 | 2022-11-08 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd的制备方法及结构 |
| CN113517356B (zh) * | 2021-05-21 | 2023-08-04 | 浙江芯科半导体有限公司 | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 |
| CN113517355B (zh) * | 2021-05-21 | 2023-07-21 | 浙江芯科半导体有限公司 | 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法 |
| CN113555448B (zh) * | 2021-06-09 | 2023-06-09 | 浙江芯科半导体有限公司 | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 |
| CN113809072B (zh) * | 2021-07-26 | 2024-04-02 | 浙江芯国半导体有限公司 | 一种包含肖特基二极管的电路及相关应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201185190Y (zh) * | 2008-04-21 | 2009-01-21 | 苏州硅能半导体科技股份有限公司 | 提高半导体功率器件静电保护性能的结终端保护结构 |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| CN104025302A (zh) * | 2011-09-11 | 2014-09-03 | 科锐 | 采用用于结势垒阵列的元件的凹处的肖特基二极管 |
| US10535551B2 (en) * | 2014-09-03 | 2020-01-14 | Globalfoundries Inc. | Lateral PiN diodes and schottky diodes |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117739B2 (en) * | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
-
2017
- 2017-12-28 CN CN201711461770.6A patent/CN108281491B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201185190Y (zh) * | 2008-04-21 | 2009-01-21 | 苏州硅能半导体科技股份有限公司 | 提高半导体功率器件静电保护性能的结终端保护结构 |
| CN104025302A (zh) * | 2011-09-11 | 2014-09-03 | 科锐 | 采用用于结势垒阵列的元件的凹处的肖特基二极管 |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| US10535551B2 (en) * | 2014-09-03 | 2020-01-14 | Globalfoundries Inc. | Lateral PiN diodes and schottky diodes |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108281491A (zh) | 2018-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| US20190140046A1 (en) | Silicon carbide power device employing heterojunction terminal and manufacturing method thereof | |
| US11222985B2 (en) | Power semiconductor device | |
| JP6104575B2 (ja) | 半導体装置 | |
| US20130140584A1 (en) | Semiconductor device | |
| US7183575B2 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
| CN104465748B (zh) | 一种GaN基增强型HEMT器件及其制备方法 | |
| US20090224354A1 (en) | Junction barrier schottky diode with submicron channels | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN104091835A (zh) | 一种氮化镓异质结肖特基二极管及其制备方法 | |
| CN108711578A (zh) | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 | |
| CN112018176A (zh) | 一种半导体器件及其制造方法 | |
| CN102779858B (zh) | 一种功率二极管器件及其制备方法 | |
| CN108682625A (zh) | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN112038412B (zh) | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 | |
| CN113782587A (zh) | 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| CN108649075A (zh) | 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
| CN103441152A (zh) | 沟槽型mos势垒肖特基二极管及制作方法 | |
| CN104321880A (zh) | 电流孔径二极管及其制作方法 | |
| CN114566550B (zh) | 一种垂直氮化镓肖特基二极管及其制备方法 | |
| CN113555448B (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN115458596A (zh) | 基于Fin-JFET栅结构HEMT及其制作方法 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN113659013A (zh) | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220712 Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province Patentee after: Hunan San'an Semiconductor Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000 Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |
|
| TR01 | Transfer of patent right |