CN108682625A - 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 - Google Patents

基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 Download PDF

Info

Publication number
CN108682625A
CN108682625A CN201810494815.8A CN201810494815A CN108682625A CN 108682625 A CN108682625 A CN 108682625A CN 201810494815 A CN201810494815 A CN 201810494815A CN 108682625 A CN108682625 A CN 108682625A
Authority
CN
China
Prior art keywords
type gan
layer
schottky
gan cap
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810494815.8A
Other languages
English (en)
Inventor
郑雪峰
白丹丹
王士辉
吉鹏
李纲
董帅
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810494815.8A priority Critical patent/CN108682625A/zh
Publication of CN108682625A publication Critical patent/CN108682625A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581Deposition of Schottky electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,包括:衬底层,所述衬底层上的缓冲层,所述缓冲层上的沟道层,所述沟道层上的势垒层,所述势垒层两端的阴极和复合阳极,与所述复合阳极相连且位于所述势垒层上的P型GaN帽层,与所述复合阳极相连且位于所述P型GaN帽层上的基极,覆盖在所述势垒层、所述P型GaN帽层、所述基极、所述复合阳极、所述阴极上的钝化层,其中,所述阴极为阴极欧姆接触,所述复合阳极包括阳极欧姆接触和阳极肖特基接触。本发明实施例引入P型GaN帽层和基极,并采用复合阳极,制备出具有低正向开启电压、高反向击穿电压的GaN基肖特基势垒二极管。

Description

基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管
技术领域
本发明属于半导体领域,具体涉及一种基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管。
背景技术
随着微电子技术的发展,传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。进一步减少芯片面积、提高工作频率、降低导通电阻、提高击穿电压等性能成为了国内外研究的焦点。而以氮化镓(GaN)为代表的宽禁带半导体材料近年来在制备高性能功率器件方面脱颖而出,应用潜力巨大。GaN基肖特基势垒二极管是替代Si基肖特基势垒二极管的理想器件。然而,目前GaN基肖特基势垒二极管器件从理论到工艺技术都存在很多不足,其性能远未达到应有的水平。因此,GaN基肖特基势垒二极管器件还有很大的开发潜力。
为了充分利用GaN材料的高临界击穿电场等优异特性,现有技术提出了以下两种方法来提高GaN基肖特基势垒二极管器件的耐压特性。场板技术是一种传统的用来改善器件耐压的常用终端技术。GaN基肖特基势垒二极管中场板的基本结构是通过淀积、光刻以及刻蚀的方法,在肖特基金属电极外围制备一层介质薄膜,将肖特基电极适当延伸到介质的上方,从而在电极外围形成一圈金属-绝缘层-半导体结构。场板结构通过改变阳极(肖特基电极)边缘耗尽层边界的弯曲程度,从而改变耗尽层中的电场分布,降低峰值电场强度,来提高器件的击穿电压。然而场板的引入会使器件寄生电容增大,影响器件的高频和开关特性。保护环结构也是目前GaN基肖特基势垒二极管(特别是垂直结构的器件)中普遍采用的结构之一。这种工艺首先采用局部氧化的办法,在肖特基接触的边缘形成一层氧化层,然后在此基础上扩散或者离子注入形成一层P型保护环结构。保护环结构可有效调制器件表面电场,使器件横向电场分布更加均匀,从而提高器件的击穿电压。但是保护环结构的实现依赖于在半导体材料中进行精确可控的局部掺杂,一般要通过热扩散或者离子注入技术来实现。对于GaN材料,P型杂质(如Mg)在GaN中的扩散系数非常低,以致无法用热扩散的方法实现准确的局部掺杂;而离子注入技术尚未成熟,其导致的晶格损伤很难用退火的方法来消除。
综上所述,在传统的GaN基肖特基势垒二极管中,肖特基接触势垒会影响器件的正向开启电压及反向耐压,且很难同时满足二者实现较高的性能指标,这使得器件在设计及工作时,正向损耗及耐压能力之间存在折衷。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,包括:衬底层,所述衬底层上的缓冲层,所述缓冲层上的沟道层,所述沟道层上的势垒层,所述势垒层两端的阴极和复合阳极,与所述复合阳极相连且位于所述势垒层上的P型GaN帽层,与所述复合阳极相连且位于所述P型GaN帽层上的基极,覆盖在所述势垒层、所述P型GaN帽层、所述基极、所述复合阳极、所述阴极上的钝化层,其中,所述阴极为阴极欧姆接触,所述复合阳极包括阳极欧姆接触和阳极肖特基接触。
在本发明的一个实施例中,所述P型GaN帽层的长度不超过所述阴极欧姆接触与所述复合阳极之间距离的一半。
在本发明的一个实施例中,所述P型GaN帽层的掺杂浓度为1×1016cm-3~1×1018cm-3
在本发明的一个实施例中,所述基极的长度不超过所述P型GaN帽层的长度。
在本发明的一个实施例中,所述阳极肖特基接触为凹槽结构。
在本发明的一个实施例中,所述衬底层包括蓝宝石、Si、SiC、AlN、GaN、AlGaN中的一种或多种。
在本发明的一个实施例中,所述缓冲层、所述沟道层、所述势垒层均包括GaN、AlN、AlGaN、InGaN、InAlN中的一种或多种。
在本发明的一个实施例中,所述钝化层包括SiNx、Al2O3、AlN、Y2O3、La2O3、Ta2O5、TiO2、HfO2、ZrO2中的一种或多种。
在本发明的一个实施例中,所述阴极欧姆接触和所述阳极欧姆接触的电极材料均为金属合金材料。
在本发明的一个实施例中,所述阳极肖特基接触电极材料为功函数范围为4.6eV-6eV的金属合金材料。
与现有技术相比,本发明的有益效果:
1.本发明的GaN基肖特基势垒二极管在高压功率电路中拥有优秀的瞬态特性,可以实现高速开关,并降低反向泄露电流;
2.本发明采用的半导体材料GaN具有禁带宽度大、临界击穿电场高、电子饱和漂移速度高且化学性能稳定、耐温高、抗辐射等优点,制备出的器件性能高;
3.本发明的P型GaN帽层的制备方法有多种,易于获得P型GaN帽层;
4.通过引入P型GaN帽层和基极,P型GaN帽层与沟道处2DEG形成RESURF效应,降低阳极边缘高峰电场并横向扩展器件耗尽区;同时,在P型GaN帽层右侧末端和基极末端分别引入一个新的电场尖峰,使得器件表面电场分布更加均匀,从而提高器件的击穿电压;
5.本发明的P型GaN帽层的长度不超过阴极欧姆接触与复合阳极之间距离的一半,能在提高击穿电压的同时保证大的正向电流密度,符合功率器件的要求;
6.本发明的阳极欧姆接触与阳极肖特基接触组成复合阳极结构,复合阳极结构将场控二维电子气(two dimensional electron gas,2DEG)沟道开关原理引入GaN基肖特基势垒二极管中,代替传统GaN基肖特基势垒二极管利用肖特基来控制开关的导通机制,使得开启电压得以降低;
7.本发明的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管的制备工艺与传统工艺兼容,为GaN功率集成技术奠定了良好基础。
附图说明
图1为本发明实施例提供的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管的结构示意图;
图2a-图2j为本发明实施例提供的基于场板和P型GaN帽层的RESURFGaN基肖特基势垒二极管制备方法示意图;
图3为本发明实施例提供的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管及传统GaN基肖特基势垒二极管击穿时的电场分布与电压值对比图;
图4为本发明实施例提供的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管及传统GaN基肖特基势垒二极管的转移特性对比图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种P型GaN帽层的RESURFGaN基肖特基势垒二极管,包括:衬底层201,所述衬底层201上的缓冲层202,所述缓冲层202上的沟道层203,所述沟道层203上的势垒层204,所述势垒层204两端的阴极和复合阳极,与所述复合阳极相连且位于所述势垒层204上的P型GaN帽层206,与所述复合阳极相连且位于所述P型GaN帽层206上的基极211,覆盖在所述势垒层204、所述P型GaN帽层206、所述基极211、所述复合阳极、所述阴极上的钝化层212,其中,所述阴极为阴极欧姆接触207,所述复合阳极包括阳极欧姆接触208和阳极肖特基接触210。
本发明的P型GaN帽层和势垒层形成PN结,势垒层和沟道层的异质结界面处存在二维电子气。由于PN结具有耗尽作用,降低了沟道的二维电子气浓度,使沟道二维电子气的浓度分布由均匀分布变为从阳极电极边缘到阴极的阶梯分布;同时,P型GaN帽层调制了器件的电场分布,产生了一个新的电场尖峰,降低了阳极边缘的高电场峰,使器件的表面电场分布更加均匀,击穿电压得以提高。
具体的,当关态下向阴极施加较高的正向电压时,在P型GaN帽层靠近阴极的区域与势垒层之间形成反偏的PN结,进而形成空间电荷区;势垒层上表面产生正的空间电荷,正的空间电荷会吸引电场,在P型GaN帽层靠近阴极一侧形成一个新的电场峰,降低了阳极边缘的高电场峰,使器件的表面电场分布更加均匀,击穿电压得以提高。
本发明的P型GaN帽层和势垒层异质结界面处的负极化电荷引入了二维空穴气(two dimensional hole gas,2DHG),基极与P型GaN帽层形成欧姆接触。基极通过改变阳极肖特基接触边缘耗尽层边界的弯曲程度,从而改变耗尽层中的电场分布,降低峰值电场强度,引入一个新的电场峰值,使器件表面电场分布更加均匀,提高器件的击穿电压。
具体的,器件在关断期间,二维空穴气和二维电子气分别通过基极和阴极放电,基极和阴极之间的漂移区在低的阴极电压下耗尽;当向阴极施加正向电压时,基极末端产生一个新的电场尖峰,使器件表面电场分布更加均匀,提高器件的击穿电压。
在一个具体实施例中,所述P型GaN帽层206的长度不超过所述阴极欧姆接触207与所述复合阳极之间距离的一半。
本发明的P型GaN帽层的长度不超过阴极欧姆接触与复合阳极之间距离的一半,能在提高击穿电压的同时保证大的正向电流密度,符合功率器件的要求。
在一个具体实施例中,所述P型GaN帽层206的掺杂浓度为1×1016cm-3~1×1018cm-3
在一个具体实施例中,所述基极211的长度不超过所述P型GaN帽层206的长度。
在一个具体实施例中,所述阳极肖特基接触210为凹槽结构209。
具体的,器件在自然状态(阳极不加偏压)下,阳极处由于势垒层的刻蚀,耗尽了下方沟道内的二维电子气,使二极管呈现天然的关断状态。当阳极的偏压增大时,凹槽阳极下的沟道内电子重新聚集起来,若阳极偏压大于沟道开启电压,则二极管的沟道完全开启,电子就可从阴极欧姆接触流向阳极欧姆接触,实现二极管的低损耗开启。
在一个具体实施例中,所述衬底层201包括蓝宝石、Si、SiC、AlN、GaN、AlGaN中的一种或多种。
在一个具体实施例中,所述缓冲层202、所述沟道层203、所述势垒层204均包括GaN、AlN、AlGaN、InGaN、InAlN中的一种或多种。
在一个具体实施例中,所述钝化层212包括SiNx、Al2O3、AlN、Y2O3、La2O3、Ta2O5、TiO2、HfO2、ZrO2中的一种或多种。
在一个具体实施例中,所述阴极欧姆接触207和所述阳极欧姆接触208的电极材料均为金属合金材料。常用的金属合金有Ti/Al/Ni/Au或Mo/Al/Mo/Au等。
在一个具体实施例中,所述阳极肖特基接触210电极材料为功函数范围为4.6eV-6eV的金属合金材料。常用金属合金的有Ni/Au或Ti/Au等。
请参见图2a-图2j,图2a-图2j为本发明实施例的一种基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管的制备方法示意图,以制备P型GaN帽层为7μm,阴阳极间距均为14μm的P型GaN帽层的RESURFGaN基肖特基势垒二极管为例进行详细说明,具体步骤如下:
S101、衬底选取。如图2a所示,选取蓝宝石作为衬底材料201。
S102、缓冲层生长。具体步骤如下:
S1021、如图2b所示,使用金属有机物化学气相淀积(MOCVD)技术,在衬底材料201上外延厚度为1μm的GaN材料;
S1022、对所述GaN材料进行碳(C)掺杂,形成缓冲层202。
S103、沟道层生长。如图2c所示,使用金属有机物化学气相淀积(MOCVD)技术,在缓冲层202上外延厚度为0.3μm的GaN材料,形成GaN沟道层203。
S104、势垒层生长。如图2d所示,使用金属有机物化学气相淀积(MOCVD)技术在沟道层203上外延厚度为25nm的Al0.22Ga0.78N材料,形成势垒层204。
S105、顶部本征GaN帽层生长。如图2e所示,使用金属有机物化学气相淀积(MOCVD)技术,在势垒层204上生长厚度为0.2μm的GaN材料,形成顶部本征GaN帽层205。
S106、制作P型GaN帽层。具体步骤如下:
S1061、如图2f所示,采用电感耦合等离子体(ICP)技术,选择性刻蚀顶部本征GaN帽层205,形成部分本征GaN帽层,刻蚀得到的部分本征GaN帽层的长度为7μm;
S1062、采用快速热退火技术,在870℃的N2气氛中处理50s,以降低刻蚀产生的损伤;
S1063、对部分本征GaN帽层进行Mg掺杂,掺杂浓度范围为1×1016cm-3~1×1018cm-3,形成P型GaN帽层206。
S107、制作阳极欧姆接触和阴极欧姆接触。具体步骤如下:
S1071、将试片浸入稀盐酸溶液中(HCl:H2O=1:1)浸泡1分钟,去除外延片表面自然产生的氧化层;
S1072、利用光刻胶作掩膜在势垒层204光刻出欧姆电极区域;
S1073、进行氧等离子体去底膜处理,去除光刻残胶;
S1074、使用电子束蒸发技术,在欧姆接触区域淀积Ti/Al/Ni/Au组合金属,其中所淀积金属Ti的厚度为0.03μm、Al的厚度为0.18μm、Ni的厚度为0.05μm、Au的厚度为0.06μm;
S1075、采用快速热退火技术,在830℃的N2气氛中处理30s,形成阳极欧姆接触208和阴极欧姆接触207,如图2g所示。
S108、制作阳极肖特基接触和基极。具体步骤如下:
S1081、如图2h所示,采用Cl2基RIE刻蚀方法,对势垒层204进行刻蚀,在距离阴极欧姆接触14μm处刻蚀出凹槽结构209,刻蚀至势垒层204为3nm;
S1082、如图2i所示,采用电子束蒸发技术,在凹槽结构209和P型GaN帽层206上淀积Ni/Au/Ni合金,完成阳极肖特基接触210和基极211的制作;
S1083、阳极肖特基接触210和基极211的制作完成后,将器件放入600℃的空气氛围中退火处理30s,以增强肖特基电极与材料的接触,优化肖特基电极接触特性,同时降低基极的接触电阻;
S109、制作钝化层。具体步骤如下:
S1091、如图2j所示,采用等离子体增强化学气相淀积技术(PECVD)淀积300nm厚的SiN作为表面保护层材料,形成钝化层212。钝化层可以保护器件表面不受空气中氧和水汽扩散的影响,避免外界机械损伤。
本发明的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管的制备工艺与传统工艺兼容,为GaN功率集成技术奠定了良好基础。
图3为本发明提供的一种基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管及传统GaN基肖特基势垒二极管击穿时的电场分布与电压值对比图。在两种器件横向尺寸均为19.5μm、阳极长度均为4.5μm、阴阳极间距均为14μm,本发明实施例的P型GaN帽层长度为7μm的条件下,采用Silvaco软件进行仿真,得到图3。由图3可见,传统器件(传统GaN基肖特基势垒二极管)中有一个电场尖峰,其击穿电压为274V;新型器件(本发明实施例的GaN基肖特基势垒二极管)中产生了两个新的电场尖峰,从而有三个电场尖峰,使得器件表面电场分布更加均匀,其击穿电压为1876V。相比传统器件,新型器件的击穿电压提高585%。
图4为本发明提供的一种基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管及传统GaN基肖特基势垒二极管的转移特性对比图。在两种器件横向尺寸均为19.5μm、阳极长度均为4.5μm、阴阳极间距均为14μm,本发明实施例的P型GaN帽层长度为7μm的条件下,采用Silvaco软件进行仿真,得到图4。由图4可见,传统器件(传统GaN基肖特基势垒二极管)的开启电压为0.93V,新型器件(本发明实施例的GaN基肖特基势垒二极管)的开启电压为0.46V。相比传统器件,新型器件的开启电压降低了51%。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,包括:
衬底层(201),
所述衬底层(201)上的缓冲层(202),
所述缓冲层(202)上的沟道层(203),
所述沟道层(203)上的势垒层(204),
所述势垒层(204)两端的阴极和复合阳极,
与所述复合阳极相连且位于所述势垒层(204)上的P型GaN帽层(206),
与所述复合阳极相连且位于所述P型GaN帽层(206)上的基极(211),
覆盖在所述势垒层(204)、所述P型GaN帽层(206)、所述基极(211)、所述复合阳极、所述阴极上的钝化层(212),
其中,所述阴极为阴极欧姆接触(207),所述复合阳极包括阳极欧姆接触(208)和阳极肖特基接触(210)。
2.如权利要求1所述的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,所述P型GaN帽层(206)的长度不超过所述阴极欧姆接触(207)与所述复合阳极之间距离的一半。
3.如权利要求1所述的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,所述P型GaN帽层(206)的掺杂浓度为1×1016cm-3~1×1018cm-3
4.如权利要求1所述的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,所述基极(211)的长度不超过所述P型GaN帽层(206)的长度。
5.如权利要求1所述的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,所述阳极肖特基接触(210)为凹槽结构(209)。
6.如权利要求1所述的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,所述衬底层(201)包括蓝宝石、Si、SiC、AlN、GaN、AlGaN中的一种或多种。
7.如权利要求1所述的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,所述缓冲层(202)、所述沟道层(203)、所述势垒层(204)均包括GaN、AlN、AlGaN、InGaN、InAlN中的一种或多种。
8.如权利要求1所述的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,所述钝化层(212)包括SiNx、Al2O3、AlN、Y2O3、La2O3、Ta2O5、TiO2、HfO2、ZrO2中的一种或多种。
9.如权利要求1所述的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,所述阴极欧姆接触(207)和所述阳极欧姆接触(208)的电极材料均为金属合金材料。
10.如权利要求1所述的基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管,其特征在于,所述阳极肖特基接触(210)电极材料为功函数范围为4.6eV-6eV的金属合金材料。
CN201810494815.8A 2018-05-22 2018-05-22 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 Pending CN108682625A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810494815.8A CN108682625A (zh) 2018-05-22 2018-05-22 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810494815.8A CN108682625A (zh) 2018-05-22 2018-05-22 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管

Publications (1)

Publication Number Publication Date
CN108682625A true CN108682625A (zh) 2018-10-19

Family

ID=63807420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810494815.8A Pending CN108682625A (zh) 2018-05-22 2018-05-22 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管

Country Status (1)

Country Link
CN (1) CN108682625A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364574A (zh) * 2019-06-05 2019-10-22 西安电子科技大学 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件
CN110416318A (zh) * 2019-07-24 2019-11-05 芜湖启迪半导体有限公司 一种氮化镓基二极管结构及其制备方法
CN113078204A (zh) * 2021-03-25 2021-07-06 电子科技大学 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN116936645A (zh) * 2023-09-15 2023-10-24 河源市众拓光电科技有限公司 一种p沟道肖特基势垒二极管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477440A (zh) * 2011-09-26 2013-12-25 松下电器产业株式会社 有机薄膜晶体管
CN103828030A (zh) * 2012-08-10 2014-05-28 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
CN103904134A (zh) * 2014-03-25 2014-07-02 中国科学院半导体研究所 基于GaN基异质结构的二极管结构及制作方法
CN104362181A (zh) * 2014-11-03 2015-02-18 苏州捷芯威半导体有限公司 一种GaN异质结二极管器件及其制备方法
CN106783961A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种具有部分P型GaN帽层的AlGaN/GaN异质结场效应晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477440A (zh) * 2011-09-26 2013-12-25 松下电器产业株式会社 有机薄膜晶体管
CN103828030A (zh) * 2012-08-10 2014-05-28 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
CN103904134A (zh) * 2014-03-25 2014-07-02 中国科学院半导体研究所 基于GaN基异质结构的二极管结构及制作方法
CN104362181A (zh) * 2014-11-03 2015-02-18 苏州捷芯威半导体有限公司 一种GaN异质结二极管器件及其制备方法
CN106783961A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种具有部分P型GaN帽层的AlGaN/GaN异质结场效应晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JAE-GIL LEE: ""Low Turn-On Voltage AlGaN/GaN-on-Si Rectifier With Gated Ohmic Anode"", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364574A (zh) * 2019-06-05 2019-10-22 西安电子科技大学 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件
CN110416318A (zh) * 2019-07-24 2019-11-05 芜湖启迪半导体有限公司 一种氮化镓基二极管结构及其制备方法
CN113078204A (zh) * 2021-03-25 2021-07-06 电子科技大学 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN113078204B (zh) * 2021-03-25 2022-05-17 电子科技大学 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN116936645A (zh) * 2023-09-15 2023-10-24 河源市众拓光电科技有限公司 一种p沟道肖特基势垒二极管及其制作方法
CN116936645B (zh) * 2023-09-15 2024-01-30 河源市众拓光电科技有限公司 一种p沟道肖特基势垒二极管及其制作方法

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN108711578A (zh) 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管
CN108682625A (zh) 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管
CN108281491B (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
CN104465748B (zh) 一种GaN基增强型HEMT器件及其制备方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN108649075A (zh) 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管
CN108598182A (zh) 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN106952957B (zh) 一种纵向型氮化镓基半导体器件及制造方法
CN109166929A (zh) 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN109786441A (zh) 一种高电子迁移率晶体管及其制作方法
CN104393045A (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN108767019A (zh) 一种部分P型AlGaN帽层RESURF GaN基肖特基势垒二极管
CN109786442A (zh) 一种高电子迁移率晶体管及其制作方法
CN108711553A (zh) 部分本征GaN帽层RESURF GaN基肖特基势垒二极管的制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN209766426U (zh) 一种沉积多晶AlN的常关型HEMT器件
CN208538864U (zh) 氮化镓晶体管
CN109166930A (zh) 一种GaN基肖特基势垒二极管
CN109346529A (zh) 一种具有复合势垒层的GaN基肖特基势垒二极管
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法
WO2023120443A1 (ja) ジャンクションバリアショットキーダイオード及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181019