CN109166930A - 一种GaN基肖特基势垒二极管 - Google Patents

一种GaN基肖特基势垒二极管 Download PDF

Info

Publication number
CN109166930A
CN109166930A CN201810984728.0A CN201810984728A CN109166930A CN 109166930 A CN109166930 A CN 109166930A CN 201810984728 A CN201810984728 A CN 201810984728A CN 109166930 A CN109166930 A CN 109166930A
Authority
CN
China
Prior art keywords
layer
barrier
barrier layer
composite
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810984728.0A
Other languages
English (en)
Inventor
郑雪峰
马晓华
白丹丹
逯锦文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810984728.0A priority Critical patent/CN109166930A/zh
Publication of CN109166930A publication Critical patent/CN109166930A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种GaN基肖特基势垒二极管,包括衬底层,位于所述衬底层上的缓冲层,位于所述缓冲层上的沟道层;复合势垒层,位于所述沟道层上;阴极,位于所述复合势垒层表面的一端;复合阳极,位于所述复合势垒层表面的另一端;本征GaN帽层,与所述复合阳极相连且位于所述复合势垒层上;基极,与所述复合阳极相连且位于所述部分本征GaN帽层上。本发明提出的GaN基肖特基势垒二极管在提高器件击穿电压的同时减小了器件的开启电压,从而缓解了器件击穿电压与开启电压之间的矛盾,使得二者同时具有较高的性能指标,改善了器件的击穿特性和可靠性。

Description

一种GaN基肖特基势垒二极管
技术领域
本发明属于半导体领域,具体涉及一种GaN基肖特基势垒二极管。
背景技术
随着微电子技术的发展,第一代Si半导体功率器件和第二代GaAs半导体功率器件的性能已接近其材料本身决定的理论极限。进一步减少半导体功率器件的芯片面积、提高工作频率、降低导通电阻、提高击穿电压等性能成为了国内外研究的焦点。而以氮化镓(GaN)为代表的宽禁带半导体材料近年来在制备高性能功率器件方面脱颖而出,应用潜力巨大。GaN基肖特基势垒二极管(Schottky Barrier Diode,SBD)是替代Si基肖特基势垒二极管的理想器件。然而,目前GaN基SBD器件从理论到工艺技术都存在很多不足,其性能远未达到应有的水平。因此,GaN基SBD器件还有很大的开发潜力。
为了充分利用GaN材料的高临界击穿电场等优异特性,现有技术提出了以下两种方法来提高GaN基SBD器件的耐压特性。第一种是通过场板结构来提高GaN基SBD器件的耐压特性,场板技术是一种传统的用来改善器件耐压的常用终端技术。GaN基SBD器件中场板的基本结构是通过淀积、光刻以及刻蚀的方法,在肖特基金属电极外围制备一层介质薄膜,将肖特基电极适当延伸到介质的上方,从而在电极外围形成一圈金属-绝缘层-半导体结构。场板结构通过改变阳极(肖特基电极)边缘耗尽层边界的弯曲程度,从而改变耗尽层中的电场分布,降低峰值电场强度,来提高器件的击穿电压。然而场板的引入会使器件寄生电容增大,影响器件的高频和开关特性。第二种是通过保护环结构来提高GaN基SBD器件的耐压特性,保护环结构也是目前GaN基SBD器件(特别是垂直结构的器件)中普遍采用的结构之一。这种工艺首先采用局部氧化的办法,在肖特基接触的边缘形成一层氧化层,然后在此基础上扩散或者离子注入形成一层P型保护环结构。保护环结构可有效调制器件表面电场,使器件横向电场分布更加均匀,从而提高器件的击穿电压。但是保护环结构的实现依赖于在半导体材料中进行精确可控的局部掺杂,一般要通过热扩散或者离子注入技术来实现。对于GaN材料,P型杂质(如Mg)在GaN中的扩散系数非常低,以致无法用热扩散的方法实现准确的局部掺杂;而离子注入技术尚未成熟,其导致的晶格损伤很难用退火的方法来消除。
综上所述,现有技术在提高传统GaN基SBD器件的耐压特性的同时会影响器件的其他性能,并且在传统GaN基SBD器件中,肖特基接触势垒会同时影响器件的正向开启电压及反向耐压,使得二者很难同时实现较高的性能指标。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种GaN基肖特基势垒二极管。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种GaN基肖特基势垒二极管,包括:衬底层,位于所述衬底层上的缓冲层,位于所述缓冲层上的沟道层;
复合势垒层,位于所述沟道层上;
阴极,位于所述复合势垒层表面的一端;
复合阳极,位于所述复合势垒层表面的另一端;
本征GaN帽层,与所述复合阳极的侧面相接触且位于所述复合势垒层上;
基极,与所述复合阳极的一侧相接触且位于所述部分本征GaN帽层上。
在本发明的一个实施例中,所述复合势垒层包括第一势垒层和第二势垒层,其中,所述第一势垒层包括第一势垒子层和第二势垒子层,所述第一势垒子层和所述第二势垒子层分别位于所述沟道层表面的两端,所述第二势垒层位于所述第一势垒子层和所述第二势垒子层之间。
在本发明的一个实施例中,所述第一势垒层材料包括AlxGa1-xN,其中x范围为0.2~0.3。
在本发明的一个实施例中,所述第二势垒层材料包括AlxGa1-xN,其中x范围为0.05~0.2。
在本发明的一个实施例中,所述复合阳极包括欧姆接触和肖特基接触,其中,所述欧姆接触位于所述第一势垒层上,所述肖特基接触覆盖于所述欧姆接触和所述第一势垒子层上。
在本发明的一个实施例中,所述阴极位于所述第一势垒层上。
在本发明的一个实施例中,所述本征GaN帽层的长度小于等于所述阴极与复合阳极之间距离的一半。
在本发明的一个实施例中,所述基极的长度小于等于所述本征GaN帽层的长度。
在本发明的一个实施例中,还包括,覆盖在所述复合势垒层、所述本征GaN帽层、所述复合阳极、所述阴极和所述基极上的钝化层。
与现有技术相比,本发明的有益效果:
1、本发明的GaN基SBD器件在提高器件击穿电压的同时减小了器件的开启电压,从而缓解了器件击穿电压与开启电压之间的矛盾,使得二者同时具有较高的性能指标,改善了器件的击穿特性和可靠性。
2、本发明引入复合势垒层、本征GaN帽层和基极,复合势垒层中第一势垒层、第二势垒层与沟道层之间形成的二维电子气(two dimensional electron gas,2DEG)浓度不同,有利于横向扩展耗尽区;本征GaN帽层与沟道处的2DEG形成RESURF(Reduced SURfaceField,降低表面电场)效应,可以有效降低复合阳极边缘处的高电场峰;基极可以横向扩展耗尽区,有效降低复合阳极边缘的高电场峰;复合势垒层、本征GaN帽层和基极的共同作用使耗尽区横向扩展并完全耗尽,在本征GaN帽层右侧末端、基极末端和阴极边缘处分别引入一个新的电场尖峰,使器件表面电场分布更加均匀,从而提高器件的击穿电压。
3、本发明采用阳极欧姆接触与阳极肖特基接触共同组成复合阳极,复合阳极将场控2DEG沟道开关原理引入GaN基SBD器件中,代替传统GaN基SBD器件利用肖特基来控制开关的导通机制,使得器件开启电压得以降低。
附图说明
图1为本发明实施例提供的一种GaN基SBD器件的结构示意图;
图2为本发明实施例提供的凹槽结构示意图;
图3为实施例一提供的GaN基SBD器件的尺寸示意图;
图4为现有技术提供的一种传统GaN基SBD器件的结构示意图;
图5为本发明实施例提供的GaN基SBD器件及传统GaN基SBD器件的转移特性比较图;
图6为本发明实施例提供的GaN基SBD器件及传统GaN基SBD器件击穿时的电场分布比较图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种GaN基SBD器件的结构示意图,包括:衬底层101;位于衬底层101上的缓冲层102;位于缓冲层102上的沟道层103;
位于沟道层103上的复合势垒层,其中,第一势垒层包括第一势垒子层1041和第二势垒子层1042,第一势垒子层1041和第二势垒子层1042分别位于沟道层103表面的两端,第二势垒层105位于第一势垒子层1041和第二势垒子层1042之间;第二势垒层105的制备过程为:刻蚀第一势垒层至沟道层103,形成第一势垒子层1041和第二势垒子层1042,然后在第一势垒子层1041和第二势垒子层1042之间淀积材料形成第二势垒层105,形成的第二势垒层105与第一势垒层的厚度相同。
位于复合势垒层表面一端的阴极107和位于复合势垒层表面另一端的复合阳极;复合阳极包括欧姆接触108和肖特基接触110,其中,欧姆接触108位于第一势垒子层1041上,肖特基接触110覆盖于欧姆接触108和具有凹槽结构的第一势垒子层1041上,肖特基接触110的制备过程为:在阴极107和欧姆接触108制备完成后,在欧姆接触108内侧刻蚀第一势垒子层,形成凹槽结构109,请参见图2,图2为本发明实施例提供的凹槽结构示意图,然后在凹槽结构109内淀积金属材料,直至金属材料把欧姆接触108覆盖,形成肖特基接触110;阴极位于第二势垒子层1042上,并且与第二势垒子层1041之间形成欧姆接触。
设置在复合阳极中的欧姆接触108的一侧且位于复合势垒层上的本征GaN帽层106;
设置在复合阳极中的欧姆接触108的一侧且位于部分本征GaN帽层106上的基极111;
覆盖在复合势垒层、本征GaN帽层106、复合阳极、阴极107和基极111上的钝化层112。
在一个具体实施例中,组成复合势垒层的第一势垒层和第二势垒层105的材料不同;第一势垒层采用高Al组分的AlxGa1-xN材料,其中Al的含量即x的范围为0.2~0.3;第二势垒层105采用低Al组分的AlxGa1-xN材料,其中Al的含量即x的范围为0.05~0.2。
具体的,复合势垒层和沟道层之间形成异质结,在异质结界面处存在2DEG;由于第一势垒层中的Al组分较高,其与沟道层之间的极化强度较强,异质结处的2DEG浓度也较高;反之,第二势垒层中的Al组分较低,其与沟道层之间的极化强度较弱,异质结处的2DEG浓度也较低。低浓度的2DEG有助于沟道2DEG耗尽区的横向扩展,从而在阴极边缘处引入一个新的电场尖峰,使器件表面电场分布更加均匀,击穿电压得以提高。
具体的,本征GaN帽层与沟道处的2DEG形成RESURF效应,可以有效降低阳极边缘的高电场峰并横向扩展耗尽区,同时在本征GaN帽层右侧末端和基极边缘分别引入一个新的电场尖峰,使器件表面电场分布更加均匀,从而提高器件的击穿电压。
在一个具体实施例中,本征GaN帽层106的长度小于等于阴极107与复合阳极之间距离的一半。
具体的,本征GaN帽层的长度小于等于阴极与复合阳极之间距离的一半,能在提高击穿电压的同时保证大的正向电流密度,符合功率器件的要求。
在一个具体实施例中,基极111的长度小于等于本征GaN帽层106的长度。
具体的,基极的引入可以横向扩展器件的耗尽区,使得器件表面电场分布更加均匀。
本发明实施例同时引入复合势垒层、本征GaN帽层和基极,在这三者的共同作用下,器件的耗尽区横向扩展并完全耗尽,本征GaN帽层右侧末端、基极末端和阴极边缘处分别引入一个新的电场尖峰,器件的表面电场分布更加均匀,从而击穿电压得以提高。
具体的,采用欧姆接触和肖特基接触共同构成复合阳极;当器件在零偏压状态下,阳极肖特基接触下方沟道内的2DEG被完全耗尽,二极管处于关断状态。当阳极偏压增大时,阳极肖特基接触下方沟道内的电子重新聚集起来,当阳极偏压大于沟道开启电压时,电子就可从阴极欧姆接触流向阳极欧姆接触,实现二极管的低损耗开启。
本发明实施例中的复合阳极将场控2DEG沟道开关原理引入GaN基SBD器件中,代替传统GaN基SBD器件利用肖特基来控制开关的导通机制,使得器件开启电压得以降低。
在一个具体实施例中,衬底层101材料包括蓝宝石、Si、SiC、AlN、GaN、AlGaN中的一种或多种;缓冲层102、沟道层103材料均包括GaN、AlN、AlGaN、InGaN、InAlN中的一种或多种;钝化层112材料包括SiNx、Al2O3、AlN、Y2O3、La2O3、Ta2O5、TiO2、HfO2、ZrO2中的一种或多种;阴极欧姆接触107和阳极欧姆接触108材料均为金属合金材料,常用的金属合金有Ti/Al/Ni/Au或Mo/Al/Mo/Au等;阳极肖特基接触110材料为功函数范围在4.6eV-6eV的金属合金材料,常用金属合金的有Ni/Au或Ti/Au等。
本发明实施例的GaN基SBD器件同时引入复合势垒层、本征GaN帽层、基极和复合阳极,在这四个结构的共同作用下,GaN基SBD器件的击穿电压得以提高的同时减小了开启电压,缓解了击穿电压与开启电压之间的矛盾,使得二者同时具有较高的性能指标,器件的击穿特性和可靠性也得到改善。
实施例二
请参见图1和图3,图3为实施例一提供的GaN基SBD器件的尺寸示意图。在图3中,第一势垒层采用的材料为Al0.25Ga0.75N,第二势垒层105采用的材料为Al0.15Ga0.85N。进一步的,衬底层101、缓冲层102、沟道层103、复合势垒层和钝化层112的横向尺寸l1均为19.5μm,左端第一势垒层长度l2为4.5μm,右端第一势垒层长度l4为4.5μm,中间第二势垒层105的长度l3为10μm,复合阳极的尺寸l5为4.5μm,复合阳极与阴极107之间的距离l6为14μm,本征GaN帽层106的长度l7为7μm,基极111的长度l8为1μm。
请参见图4,图4为现有技术提供的一种传统GaN基SBD器件的结构示意图,包括:衬底层201、位于衬底层201上的缓冲层202、位于缓冲层202上的沟道层203、位于沟道层203上的势垒层204、位于势垒层204表面两端的阳极206和阴极205、覆盖在阳极206、阴极205和势垒层204上的钝化层207。其中,衬底层201、缓冲层202、沟道层203、势垒层204和钝化层207的横向尺寸均为19.5μm,阳极206长度为4.5μm,阴极和阳极的间距为14μm。
请参见图5,对上述图2中GaN基SBD器件和图3中传统GaN基SBD器件采用Silvaco软件进行仿真得到图5,图5为本发明实施例提供的GaN基SBD器件及传统GaN基SBD器件的转移特性比较图。由图5可见,传统器件(传统GaN基SBD器件)的开启电压为0.93V,新型器件(本发明实施例的GaN基SBD器件)的开启电压为0.65V。相比传统器件,新型器件的开启电压降低了30%。请参见图6,对上述图2中GaN基SBD器件和图3中传统GaN基SBD器件采用Silvaco软件进行仿真得到图6,图6为本发明实施例提供的GaN基SBD器件及传统GaN基SBD器件的击穿时的电场分布比较图。由图6可见,传统器件(传统GaN基SBD器件)中有一个电场尖峰,其击穿电压为274V;新型器件(本发明实施例的GaN基SBD器件)中在本征GaN帽层右侧末端、基极末端和阴极边缘处分别引入一个新的电场尖峰,从而产生了四个电场尖峰,使得器件表面电场分布更加均匀,其击穿电压为2850V,击穿电压提高940%。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (9)

1.一种GaN基肖特基势垒二极管,包括衬底层(101),位于所述衬底层(101)上的缓冲层(102),位于所述缓冲层(102)上的沟道层(103),其特征在于,还包括:
复合势垒层,位于所述沟道层(103)上;
阴极(107),位于所述复合势垒层表面的一端;
复合阳极,位于所述复合势垒层表面的另一端;
本征GaN帽层(106),与所述复合阳极的侧面相接触且位于所述复合势垒层上;
基极(111),与所述复合阳极的侧面相接触且位于所述部分本征GaN帽层(106)上。
2.如权利要求1所述的一种GaN基肖特基势垒二极管,其特征在于,所述复合势垒层包括第一势垒层和第二势垒层(105),其中,所述第一势垒层包括第一势垒子层(1041)和第二势垒子层(1042),所述第一势垒子层(1041)和所述第二势垒子层(1042)分别位于所述沟道层(103)表面的两端,所述第二势垒层(105)位于所述第一势垒子层(1041)和所述第二势垒子层(1042)之间。
3.如权利要求2所述的一种GaN基肖特基势垒二极管,其特征在于,所述第一势垒层材料包括AlxGa1-xN,其中x范围为0.2~0.3。
4.如权利要求2所述的一种GaN基肖特基势垒二极管,其特征在于,所述第二势垒层(105)材料包括AlxGa1-xN,其中x范围为0.05~0.2。
5.如权利要求2所述的一种GaN基肖特基势垒二极管,其特征在于,所述复合阳极包括欧姆接触(108)和肖特基接触(110),其中,所述欧姆接触(108)位于所述第一势垒层上,所述肖特基接触(110)覆盖于所述欧姆接触(108)和所述第一势垒子层上。
6.如权利要求2所述的一种GaN基肖特基势垒二极管,其特征在于,所述阴极(107)位于所述第二势垒子层上。
7.如权利要求1所述的一种GaN基肖特基势垒二极管,其特征在于,所述本征GaN帽层(106)的长度小于等于所述阴极(107)与所述复合阳极(110)之间距离的一半。
8.如权利要求1所述的一种GaN基肖特基势垒二极管,其特征在于,所述基极(111)的长度小于等于所述本征GaN帽层(106)的长度。
9.如权利要求1所述的一种GaN基肖特基势垒二极管,其特征在于,还包括,覆盖在所述复合势垒层、所述本征GaN帽层(106)、所述复合阳极、所述阴极(107)和所述基极(111)上的钝化层(112)。
CN201810984728.0A 2018-08-28 2018-08-28 一种GaN基肖特基势垒二极管 Pending CN109166930A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810984728.0A CN109166930A (zh) 2018-08-28 2018-08-28 一种GaN基肖特基势垒二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810984728.0A CN109166930A (zh) 2018-08-28 2018-08-28 一种GaN基肖特基势垒二极管

Publications (1)

Publication Number Publication Date
CN109166930A true CN109166930A (zh) 2019-01-08

Family

ID=64896903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810984728.0A Pending CN109166930A (zh) 2018-08-28 2018-08-28 一种GaN基肖特基势垒二极管

Country Status (1)

Country Link
CN (1) CN109166930A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350084A (zh) * 2019-06-06 2019-10-18 西北工业大学 一种基于复合散热阳极的GaN平面耿氏二极管及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794643A (zh) * 2014-01-22 2014-05-14 西安电子科技大学 一种基于槽栅高压器件及其制作方法
CN103904134A (zh) * 2014-03-25 2014-07-02 中国科学院半导体研究所 基于GaN基异质结构的二极管结构及制作方法
US20170033098A1 (en) * 2013-11-26 2017-02-02 Institute Of Semiconductors, Chinese Academy Of Scinces GaN-BASED SCHOTTKY DIODE RECTIFIER
CN106653825A (zh) * 2015-10-28 2017-05-10 英飞凌科技奥地利有限公司 半导体器件
CN106783963A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种具有部分本征GaN帽层的AlGaN/GaN异质结场效应晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170033098A1 (en) * 2013-11-26 2017-02-02 Institute Of Semiconductors, Chinese Academy Of Scinces GaN-BASED SCHOTTKY DIODE RECTIFIER
CN103794643A (zh) * 2014-01-22 2014-05-14 西安电子科技大学 一种基于槽栅高压器件及其制作方法
CN103904134A (zh) * 2014-03-25 2014-07-02 中国科学院半导体研究所 基于GaN基异质结构的二极管结构及制作方法
CN106653825A (zh) * 2015-10-28 2017-05-10 英飞凌科技奥地利有限公司 半导体器件
CN106783963A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种具有部分本征GaN帽层的AlGaN/GaN异质结场效应晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JAE-GIL LEE, ET AL: "Low Turn-On Voltage AlGaN/GaN-on-Si Rectifier With Gated Ohmic Anode", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350084A (zh) * 2019-06-06 2019-10-18 西北工业大学 一种基于复合散热阳极的GaN平面耿氏二极管及制备方法

Similar Documents

Publication Publication Date Title
WO2019136864A1 (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN108962977B (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN108711578A (zh) 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管
CN104465748A (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN113644129B (zh) 一种具有台阶式P型GaN漏极结构的逆阻型HEMT
CN110112207A (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN110459595A (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN108682625A (zh) 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管
CN109166929A (zh) 一种具有P型GaN帽层的GaN基肖特基势垒二极管
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110400776A (zh) 一种功率芯片及其制备方法
CN108598182A (zh) 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管
CN108649075A (zh) 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管
CN104393045B (zh) 一种新型GaN基增强型HEMT器件及其制备方法
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN109166930A (zh) 一种GaN基肖特基势垒二极管
CN116504805A (zh) 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法
CN109346529A (zh) 一种具有复合势垒层的GaN基肖特基势垒二极管
CN108831932A (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
CN115863446A (zh) 一种GaN基异质结二极管及其制备方法
CN206322705U (zh) 一种GaN HEMT器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190108

RJ01 Rejection of invention patent application after publication