CN116936645A - 一种p沟道肖特基势垒二极管及其制作方法 - Google Patents
一种p沟道肖特基势垒二极管及其制作方法 Download PDFInfo
- Publication number
- CN116936645A CN116936645A CN202311194818.7A CN202311194818A CN116936645A CN 116936645 A CN116936645 A CN 116936645A CN 202311194818 A CN202311194818 A CN 202311194818A CN 116936645 A CN116936645 A CN 116936645A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- beo
- anode
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 32
- 238000002360 preparation method Methods 0.000 claims description 21
- 238000010894 electron beam technology Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 229910001020 Au alloy Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 230000006911 nucleation Effects 0.000 claims description 8
- 238000010899 nucleation Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 239000003353 gold alloy Substances 0.000 claims description 3
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000004047 hole gas Substances 0.000 abstract description 13
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910002601 GaN Inorganic materials 0.000 description 92
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 54
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 47
- 230000010287 polarization Effects 0.000 description 18
- 238000001704 evaporation Methods 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 229910000990 Ni alloy Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- 230000002860 competitive effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种P沟道肖特基势垒二极管及其制作方法，属于半导体器件领域，二极管包括衬底、阳极和阴极，衬底之上从下往上依次设置有GaN缓冲层、AlGaN势垒层、p‑GaN层和BeO层，BeO层为在p‑GaN层的（0001）面上生长的（0001）BeO膜；阳极穿过BeO层及p‑GaN层到达AlGaN势垒层，且与p‑GaN层的侧面肖特基接触；阴极穿过BeO层与p‑GaN层欧姆接触。AlGaN/p‑GaN形成异质结时产生一定浓度的二维空穴气，BeO层提升二维空穴气的浓度，从而使器件的P沟道导通电流增大，由此得到高性能的P沟道肖特基势垒二极管。
Description
技术领域
本发明涉及一种P沟道肖特基势垒二极管及其制作方法，属于半导体器件领域。
背景技术
肖特基势垒二极管，又称热载流子二极管，是大多数电力电子产品中不可或缺的器件，其需要具有较低的开启电压、特定的导通电阻、较低的反向泄漏电流和较高的击穿电压，用以减少使用过程中的功率损失。氮化镓（GaN）具有较大的禁带宽度和较高的电子迁移率，以蓝宝石或碳化硅（SiC）为衬底的AlGaN/GaN肖特基势垒二极管（SBD）的性能要优于其他材料体系的肖特基势垒二极管，应用前景更加广阔。Si/GaN基肖特基势垒二极管兼具较好的性能和较低的成本，具有很好的商业化潜力，引起了人们的广泛关注。GaN单片集成已正在逐步成为基于氮化镓器件功率模块设计的主要发展趋势。然而，由于缺乏高性能的P沟道GaN器件，目前的GaN单片集成功率芯片均完全依赖于N沟道GaN器件。如果能开发出高性能的P沟道SBD，将有望与当前主流商用P-GaN栅GaN N-HEMTs单片集成，不仅能够简化GaNIC设计，还能提高GaN IC性能，促使GaN功率器件最大限度发挥其高速、高效工作的优越性能，提升GaN在功率半导体应用领域的竞争优势。
发明内容
为了克服现有技术的不足，本发明提供一种P沟道肖特基势垒二极管及其制作方法，可增强器件的极化效应，使得二维空穴气的浓度得到提升，成为高性能的P沟道GaN器件。
本发明解决其技术问题所采用的技术方案是：
第一方面，本申请提供一种P沟道肖特基势垒二极管，包括衬底、阳极和阴极，所述衬底之上从下往上依次设置有GaN缓冲层、AlGaN势垒层、p-GaN层和BeO层，所述BeO层为在所述p-GaN层的（0001）面上生长的（0001）BeO膜；所述阳极穿过所述BeO层及所述p-GaN层到达所述AlGaN势垒层，且与所述p-GaN层的侧面肖特基接触；所述阴极穿过BeO层与所述p-GaN层欧姆接触。
本申请提供的肖特基势垒二极管中，AlGaN势垒层与p-GaN层形成异质结时可产生一定浓度的二维空穴气，因此可以使得该二极管通过P沟道进行导电，BeO层与AlGaN/GaN异质结构集成时，（0001）BeO膜中的极化场会改变SBD中的极化，提升二维空穴气的浓度，从而使器件的P沟道导通电流增大，具有更高性能。
进一步地，所述AlGaN势垒层的厚度为15nm-20nm，所述p-GaN层的厚度为20nm-30nm，有利于产出一定浓度的二维空穴气，并且p-GaN层不会太厚，保证（0001）BeO膜改变AlGaN/GaN异质结中的极化。
更进一步地，所述BeO层的厚度为5nm-15nm，有利于增强（0001）BeO膜由其非中心对称晶体结构引起的强自发极化和压电极化，进而充分改变AlGaN/GaN异质结中的极化。
进一步地，所述BeO层上还设置有金属场板，所述金属场板与所述阳极一体相连，且与所述阴极相离。通过引入金属场板结构，能够缓解阳极金属边缘处的峰值电场，从而减小表面最大电场。
更进一步地，所述阴极与所述阳极相距20μm-25μm，所述金属场板的宽度为4μm-5μm。
进一步地，所述衬底为硅，所述衬底和所述GaN缓冲层之间还设置有AlN成核层。
更进一步地，所述AlN成核层的厚度为1nm-2nm，所述GaN缓冲层的厚度为250nm-300nm，有利于保证各层III-N物质沿[0001]晶向生长。
进一步地，所述p-GaN层的掺杂浓度从下往上由高变低，有利于减少外延生长时的缺陷，进而有利于BeO层形成规整的（0001）BeO膜。
第二方面，本申请提供一种P沟道肖特基势垒二极管的制作方法，包括以下步骤：
在衬底上依次外延生长GaN缓冲层、AlGaN势垒层和p-GaN层；
在所述p-GaN层的（0001）面上生长的（0001）BeO膜形成BeO层；
局部刻蚀所述BeO层表面至所述p-GaN层，以暴露出阴极制备区，在所述阴极制备区以外的区域固化光刻胶，沉积金属并用丙酮剥离光刻胶，在氮气氛中退火，以形成与所述p-GaN层欧姆接触的阴极；
局部刻蚀所述BeO层表面至所述AlGaN势垒层，以暴露出阳极制备区，经光刻、沉积金属、丙酮剥离，在所述阳极制备区得到与所述p-GaN层的侧面肖特基接触的阳极。
得到的P沟道肖特基势垒二极管的组成包括依次层叠设置的衬底、 GaN缓冲层、AlGaN势垒层、p-GaN层和BeO层，AlGaN势垒层与p-GaN形成异质结时可产生一定浓度的二维空穴气，在此基础上，（0001）BeO膜中的极化场会改变SBD中的极化，提升二维空穴气的浓度，因此可得到高性能的P沟道肖特基势垒二极管。
进一步地，所述经光刻、沉积金属、丙酮剥离，在所述阳极制备区得到与所述p-GaN层的侧面肖特基接触的阳极的步骤包括：
在所述BeO层表面局部位置固化光刻胶，用电子束蒸发沉积镍金合金，电子束能量为3kV，真空度≤10-3Pa，用丙酮剥离光刻胶，得到所述阳极，且在所述BeO层上得到与所述阳极一体的金属场板。
本发明的有益效果是：本发明的肖特基势垒二极管中，AlGaN势垒层与p-GaN层形成异质结产生一定浓度的二维空穴气，因此可以使得该二极管通过P沟道进行导电，BeO层与AlGaN/GaN异质结构集成，（0001）BeO膜中的极化场会改变SBD中的极化，提升二维空穴气的浓度，从而使器件的P沟道导通电流增大，具有更高性能。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
图1是本申请实施例提供的一种P沟道肖特基势垒二极管的结构示意图。
附图标记：10、衬底；20、AlN成核层；30、GaN缓冲层；40、AlGaN势垒层；50、p-GaN层；60、BeO层；70、阳极；80、金属场板；90、阴极。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
参照图1，本申请提供一种P沟道肖特基势垒二极管，包括衬底10、阳极70和阴极90，衬底10之上从下往上依次设置有GaN缓冲层30、AlGaN势垒层40、p-GaN层50和BeO层60，BeO层60为在p-GaN层50的（0001）面上生长的（0001）BeO膜；阳极70穿过BeO层60及p-GaN层50到达AlGaN势垒层40，且与p-GaN层50的侧面肖特基接触；阴极90穿过BeO层60与p-GaN层50欧姆接触。其中，GaN即氮化镓，AlGaN即氮化铝镓，p-GaN即p型氮化镓，BeO即氧化铍。
（0001）BeO膜可以在（0001）III-N衬底上生长，意味着BeO膜的平面外方向在[0001]晶体方向上排列。在这样的方向上，BeO膜显示出由其非中心对称晶体结构引起的强自发极化和压电极化。AlGaN/GaN SBD中2DEG沟道的形成源于极化引起的异质界面处的电荷。因此，当与AlGaN/GaN异质结构集成时，BeO膜中的极化场将改变SBD中的极化。
本申请的肖特基势垒二极管中，AlGaN势垒层40与p-GaN层50形成异质结产生一定浓度的二维空穴气，因此可以使得该二极管通过P沟道进行导电，在此基础上，BeO层60在上与AlGaN/GaN异质结集成，使得二维空穴气的浓度得到提升。
在一些实施例中，AlGaN势垒层40的厚度为15nm-20nm，p-GaN层50的厚度为20nm-30nm，有利于产出一定浓度的二维空穴气，并且p-GaN层不会太厚，保证（0001）BeO膜改变AlGaN/GaN异质结中的极化。优选地，BeO层60的厚度为5nm-15nm，有利于增强（0001）BeO膜由其非中心对称晶体结构引起的强自发极化和压电极化，进而充分改变AlGaN/GaN异质结中的极化。
参照图1，BeO层60上还设置有金属场板80，金属场板80与阳极70一体相连，且与阴极90相离。通过引入金属场板结构，能够缓解阳极金属边缘处的峰值电场，从而减小表面最大电场。为充分实现该效果，阴极90和阳极70的宽度（“宽度”为相对于图1所示的方向而言，若俯视角度下电极金属形状为方形即边长，若俯视角度下电极金属形状为圆形即直径）可分别为5μm左右，阴极90与阳极70相距20μm-25μm，金属场板的宽度为4μm-5μm。
本申请的关键在于在p-GaN层50的（0001）面上生长（0001）BeO膜，为使各层III-N物质沿[0001]晶向生长，优选地，衬底10为硅，衬底10和GaN缓冲层30之间还设置有AlN成核层20。AlN成核层20的厚度为1nm-2nm，GaN缓冲层30的厚度为250nm-300nm。同时，p-GaN层50的掺杂浓度从下往上由高变低。另外，利用ALD（原子层沉积）技术形成BeO层60，同样有利于BeO层形成规整的（0001）BeO膜。
本申请实施例还提供一种P沟道肖特基势垒二极管的制作方法，包括以下步骤：
S1：在衬底10上依次外延生长GaN缓冲层30、AlGaN势垒层40和p-GaN层50。
S2：在p-GaN层50的（0001）面上生长的（0001）BeO膜形成BeO层60。
S3：局部刻蚀BeO层60表面至p-GaN层50，以暴露出阴极制备区，在阴极制备区以外的区域固化光刻胶，沉积金属并用丙酮剥离光刻胶，在氮气氛中退火，以形成与p-GaN层50欧姆接触的阴极90。
S4：局部刻蚀BeO层60表面至AlGaN势垒层40，以暴露出阳极制备区，经光刻、沉积金属、丙酮剥离，在阳极制备区得到与p-GaN层50的侧面肖特基接触的阳极70。
由此得到的P沟道肖特基势垒二极管包括衬底10、阳极70和阴极90，衬底10之上从下往上依次设置有GaN缓冲层30、AlGaN势垒层40、p-GaN层50和BeO层60，阳极70与p-GaN层50的侧面肖特基接触；阴极90与p-GaN层50欧姆接触。
步骤S1具体可以采用金属有机化学气相沉积法在Si衬底上依次外延生长AlN成核层20、GaN缓冲层30、AlGaN势垒层40、掺杂浓度渐变（逐渐降低）的P-GaN层50。
步骤S2具体可以采用原子层沉积（ALD）法在外延片上沉积5nm-15nm的BeO层。
步骤S4具体可以包括：
在BeO层60表面局部位置固化光刻胶，用电子束蒸发沉积镍金合金，电子束能量为3kV，真空度≤10-3Pa，用丙酮剥离光刻胶，得到阳极70，且在BeO层60上得到与阳极70一体的场板。由此得到的P沟道肖特基势垒二极管结构如图1所示。
实施例1
采用金属有机化学气相沉积（MOCVD）法在Si衬底上依次外延生长厚度为1nm的AlN成核层、厚度为300nm的GaN缓冲层、厚度为20nm的AlGaN层、厚度为20nm的渐变p-GaN层。
采用原子层沉积（ALD）法在外延片上沉积5nm的BeO层。
进行光刻，暴露出阴极制备区，再进行Ti/Al/Ni/Au合金（钛铝镍金合金）蒸镀，采用电子束蒸发，电子束能量为3kV，真空度P≤10-3Pa，再采用丙酮进行剥离，再置于N2氛围中进行退火，形成阴极，阴极的宽度为5μm。
进行光刻和可控CF4刻蚀源刻蚀，暴露出阳极制备区（AlGaN层上）和金属场板制备区（BeO层上），再进行Ni/Au合金（镍金合金）蒸镀，采用电子束蒸发，电子束能量为3kV，真空度P≤10-3Pa，再采用丙酮进行剥离，形成阳极和金属场板，阳极的宽度为5μm，阳极与阴极之间的距离为20μm，金属场板宽度为4μm，即得实施例1的肖特基势垒二极管。
实施例2
采用金属有机化学气相沉积（MOCVD）法在Si衬底上依次外延生长厚度为1nm的AlN成核层、厚度为300nm的GaN缓冲层、厚度为20nm的AlGaN层、厚度为25nm的渐变P-GaN层。
采用原子层沉积（ALD）法在外延片上沉积10nm的BeO层。
进行光刻，暴露出阴极制备区，再进行Ti/Al/Ni/Au合金蒸镀，采用电子束蒸发，电子束能量为3kV，真空度P≤10-3Pa，再采用丙酮进行剥离，再置于N2氛围中进行退火，形成阴极，阴极的宽度为5μm。
进行光刻和可控CF4刻蚀源刻蚀，暴露出阳极制备区和金属场板制备区域，再进行Ni/Au合金蒸镀，采用电子束蒸发，电子束能量为3kV，真空度P≤10-3Pa，再采用丙酮进行剥离，形成阳极和金属场板，阳极的宽度为4μm，阳极与阴极之间的距离为20μm，金属场板宽度为4μm，即得实施例2的肖特基势垒二极管。
实施例3
采用金属有机化学气相沉积（MOCVD）法在Si衬底上依次外延生长厚度为1nm的AlN成核层、厚度为300nm的GaN缓冲层、厚度为20nm的AlGaN层、厚度为30nm的渐变P-GaN层。
采用原子层沉积（ALD）法在外延片上沉积15nm的BeO层。
进行光刻，暴露出阴极制备区，再进行Ti/Al/Ni/Au合金蒸镀，采用电子束蒸发，电子束能量为3kV，真空度P≤10-3Pa，再采用丙酮进行剥离，再置于N2氛围中进行退火，形成阴极，阴极的宽度为5μm。
进行光刻和可控CF4刻蚀源刻蚀，暴露出阳极制备区和金属场板制备区域，再进行Ni/Au合金蒸镀，采用电子束蒸发，电子束能量为3kV，真空度P≤10-3Pa，再采用丙酮进行剥离，形成阳极和金属场板，阳极的宽度为3μm，阳极与阴极之间的距离为20μm，金属场板宽度为4μm，即得实施例3的肖特基势垒二极管。
本申请实施例提供的P沟道肖特基势垒二极管可打破GaN单片集成功率芯片均完全依赖N沟道GaN器件的局限，有望与当前主流商用P-GaN栅GaN N-HEMTs单片集成，不仅能够简化GaN IC设计，还能提高GaN IC性能，促使GaN功率器件最大限度发挥其高速、高效工作的优越性能，提升GaN在功率半导体应用领域的竞争优势。
在本说明书的描述中，参考术语“一个实施方式”“某些实施方式”“示意性实施方式”“示例”“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种P沟道肖特基势垒二极管，包括衬底、阳极和阴极，其特征在于，所述衬底之上从下往上依次设置有GaN缓冲层、AlGaN势垒层、p-GaN层和BeO层，所述BeO层为在所述p-GaN层的（0001）面上生长的（0001）BeO膜；所述阳极穿过所述BeO层及所述p-GaN层到达所述AlGaN势垒层，且与所述p-GaN层的侧面肖特基接触；所述阴极穿过BeO层与所述p-GaN层欧姆接触。
2.根据权利要求1所述的P沟道肖特基势垒二极管，其特征在于，所述AlGaN势垒层的厚度为15nm-20nm，所述p-GaN层的厚度为20nm-30nm。
3.根据权利要求2所述的P沟道肖特基势垒二极管，其特征在于，所述BeO层的厚度为5nm-15nm。
4.根据权利要求1所述的P沟道肖特基势垒二极管，其特征在于，所述BeO层上还设置有金属场板，所述金属场板与所述阳极一体相连，且与所述阴极相离。
5.根据权利要求4所述的P沟道肖特基势垒二极管，其特征在于，所述阴极与所述阳极相距20μm-25μm，所述金属场板的宽度为4μm-5μm。
6.根据权利要求1所述的P沟道肖特基势垒二极管，其特征在于，所述衬底为硅，所述衬底和所述GaN缓冲层之间还设置有AlN成核层。
7.根据权利要求6所述的P沟道肖特基势垒二极管，其特征在于，所述AlN成核层的厚度为1nm-2nm，所述GaN缓冲层的厚度为250nm-300nm。
8.根据权利要求1所述的P沟道肖特基势垒二极管，其特征在于，所述p-GaN层的掺杂浓度从下往上由高变低。
9.一种P沟道肖特基势垒二极管的制作方法，其特征在于，包括以下步骤：
在衬底上依次外延生长GaN缓冲层、AlGaN势垒层和p-GaN层；
在所述p-GaN层的（0001）面上生长的（0001）BeO膜形成BeO层；
局部刻蚀所述BeO层表面至所述p-GaN层，以暴露出阴极制备区，在所述阴极制备区以外的区域固化光刻胶，沉积金属并用丙酮剥离光刻胶，在氮气氛中退火，以形成与所述p-GaN层欧姆接触的阴极；
局部刻蚀所述BeO层表面至所述AlGaN势垒层，以暴露出阳极制备区，经光刻、沉积金属、丙酮剥离，在所述阳极制备区得到与所述p-GaN层的侧面肖特基接触的阳极。
10.根据权利要求9所述的P沟道肖特基势垒二极管的制作方法，其特征在于，所述经光刻、沉积金属、丙酮剥离，在所述阳极制备区得到与所述p-GaN层的侧面肖特基接触的阳极的步骤包括：
在所述BeO层表面局部位置固化光刻胶，用电子束蒸发沉积镍金合金，电子束能量为3kV，真空度≤10-3Pa，用丙酮剥离光刻胶，得到所述阳极，且在所述BeO层上得到与所述阳极一体的金属场板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311194818.7A CN116936645B (zh) | 2023-09-15 | 2023-09-15 | 一种p沟道肖特基势垒二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311194818.7A CN116936645B (zh) | 2023-09-15 | 2023-09-15 | 一种p沟道肖特基势垒二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116936645A true CN116936645A (zh) | 2023-10-24 |
| CN116936645B CN116936645B (zh) | 2024-01-30 |
Family
ID=88380722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311194818.7A Active CN116936645B (zh) | 2023-09-15 | 2023-09-15 | 一种p沟道肖特基势垒二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936645B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103098221A (zh) * | 2010-07-28 | 2013-05-08 | 谢菲尔德大学 | 具有二维电子气和二维空穴气的半导体器件 |
| WO2013157547A1 (ja) * | 2012-04-16 | 2013-10-24 | 次世代パワーデバイス技術研究組合 | 半導体装置 |
| CN104377201A (zh) * | 2013-08-12 | 2015-02-25 | 飞思卡尔半导体公司 | 互补氮化镓集成电路及其制作方法 |
| CN108682625A (zh) * | 2018-05-22 | 2018-10-19 | 西安电子科技大学 | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 |
| CN111710650A (zh) * | 2020-08-20 | 2020-09-25 | 浙江集迈科微电子有限公司 | 基于双沟道栅的GaN器件及其制备方法 |
| US20210013333A1 (en) * | 2019-07-10 | 2021-01-14 | United Microelectronics Corp. | High electron mobility transistor and method of manufacturing the same |
| CN112490243A (zh) * | 2019-09-12 | 2021-03-12 | 联华电子股份有限公司 | 三维半导体结构及其制作方法 |
| US20210098615A1 (en) * | 2019-10-01 | 2021-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integration of p-channel and n-channel e-fet iii-v devices without parasitic channels |
| CN113745331A (zh) * | 2020-05-28 | 2021-12-03 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法 |
| US20220157981A1 (en) * | 2020-08-05 | 2022-05-19 | Transphorm Technology, Inc. | N-polar devices including a depleting layer with improved conductivity |
| CN115332249A (zh) * | 2022-08-10 | 2022-11-11 | 杭州士兰集昕微电子有限公司 | 晶体管及其制作方法 |
| CN116565030A (zh) * | 2023-05-15 | 2023-08-08 | 河源市众拓光电科技有限公司 | 肖特基势垒二极管及其制备方法和应用 |
-
2023
- 2023-09-15 CN CN202311194818.7A patent/CN116936645B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103098221A (zh) * | 2010-07-28 | 2013-05-08 | 谢菲尔德大学 | 具有二维电子气和二维空穴气的半导体器件 |
| WO2013157547A1 (ja) * | 2012-04-16 | 2013-10-24 | 次世代パワーデバイス技術研究組合 | 半導体装置 |
| CN104377201A (zh) * | 2013-08-12 | 2015-02-25 | 飞思卡尔半导体公司 | 互补氮化镓集成电路及其制作方法 |
| CN108682625A (zh) * | 2018-05-22 | 2018-10-19 | 西安电子科技大学 | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 |
| US20210013333A1 (en) * | 2019-07-10 | 2021-01-14 | United Microelectronics Corp. | High electron mobility transistor and method of manufacturing the same |
| CN112490243A (zh) * | 2019-09-12 | 2021-03-12 | 联华电子股份有限公司 | 三维半导体结构及其制作方法 |
| US20210098615A1 (en) * | 2019-10-01 | 2021-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integration of p-channel and n-channel e-fet iii-v devices without parasitic channels |
| CN113745331A (zh) * | 2020-05-28 | 2021-12-03 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法 |
| US20220157981A1 (en) * | 2020-08-05 | 2022-05-19 | Transphorm Technology, Inc. | N-polar devices including a depleting layer with improved conductivity |
| CN111710650A (zh) * | 2020-08-20 | 2020-09-25 | 浙江集迈科微电子有限公司 | 基于双沟道栅的GaN器件及其制备方法 |
| CN115332249A (zh) * | 2022-08-10 | 2022-11-11 | 杭州士兰集昕微电子有限公司 | 晶体管及其制作方法 |
| CN116565030A (zh) * | 2023-05-15 | 2023-08-08 | 河源市众拓光电科技有限公司 | 肖特基势垒二极管及其制备方法和应用 |
Non-Patent Citations (2)
| Title |
|---|
| WEIJIE WANG: "Polarization modulation effect of BeO on AlGaN/GaN high-electron-mobility transistors", APPLIED PHYSICS LETTERS, vol. 115, no. 10, pages 1 - 5, XP012240421, DOI: 10.1063/1.5108832 * |
| 严珅 等: "Surface Morphology Improvement of Non-Polar a-Plane Ga N Using a Low-Temperature GaN Insertion Layer", 《CHINESE PHYSICS LETTERS》, vol. 37, no. 3, pages 1 - 4 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116936645B (zh) | 2024-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7544963B2 (en) | Binary group III-nitride based high electron mobility transistors | |
| JP5923712B2 (ja) | 半導体装置及びその製造方法 | |
| EP1817798B1 (en) | Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same | |
| JP5190923B2 (ja) | ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
| KR102011761B1 (ko) | 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드 | |
| KR20070032701A (ko) | 재성장된 오믹 콘택 영역을 갖는 질화물계 트랜지스터의제조방법 및 재성장된 오믹 콘택 영역을 갖는 질화물계트랜지스터 | |
| US20220285314A1 (en) | Semiconductor apparatus and fabrication method thereof | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| US20120091508A1 (en) | Compound semiconductor device | |
| JP4474292B2 (ja) | 半導体装置 | |
| KR20140124273A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| US20240088284A1 (en) | High electron mobility transistor (hemt) with a back barrier layer | |
| JP5158470B2 (ja) | 窒化物半導体デバイスの作製方法 | |
| Xiao et al. | Novel 2000 V normally-off MOS-HEMTs using AlN/GaN superlattice channel | |
| CN210897283U (zh) | 一种半导体器件 | |
| KR100857683B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| JP2008053436A (ja) | 半導体素子 | |
| CN108831932B (zh) | 一种氮化镓横向mis-肖特基混合阳极二极管 | |
| CN116936645B (zh) | 一种p沟道肖特基势垒二极管及其制作方法 | |
| CN114843337A (zh) | 双栅结构氮化镓高电子迁移率晶体管及其制作方法 | |
| CN114530492A (zh) | 具有混合高k介质场板的横向氮化镓肖特基二极管结构 | |
| JP2007088186A (ja) | 半導体装置及びその製造方法 | |
| CN114823850B (zh) | P型混合欧姆接触的氮化镓晶体管 | |
| CN116053305B (zh) | 一种具有双层异质结构的混合阳极GaN整流芯片及制备方法 | |
| CN216849947U (zh) | 具有混合高k介质场板的横向氮化镓肖特基二极管结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |