CN110364574A - 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件 - Google Patents
基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件 Download PDFInfo
- Publication number
- CN110364574A CN110364574A CN201910487615.4A CN201910487615A CN110364574A CN 110364574 A CN110364574 A CN 110364574A CN 201910487615 A CN201910487615 A CN 201910487615A CN 110364574 A CN110364574 A CN 110364574A
- Authority
- CN
- China
- Prior art keywords
- gan cap
- type gan
- algan
- cathode
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 81
- 238000007667 floating Methods 0.000 title claims abstract description 75
- 239000002131 composite material Substances 0.000 claims abstract description 46
- 238000005036 potential barrier Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims description 15
- 230000005684 electric field Effects 0.000 abstract description 30
- 230000015556 catabolic process Effects 0.000 abstract description 23
- 230000000694 effects Effects 0.000 abstract description 18
- 238000010276 construction Methods 0.000 abstract description 8
- 239000002184 metal Substances 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000010931 gold Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000008020 evaporation Effects 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000006185 dispersion Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于P‑GaN帽层和浮空金属环复合结构的AlGaN/GaN异质结肖特基二极管器件，包括衬底、依次设置在衬底上的GaN缓冲层和沟道层、AlGaN势垒层和钝化层，其中，AlGaN势垒层上表面的相对两侧分别设置有阳极和阴极，阳极与阴极之间的AlGaN势垒层上设置有至少一个组合结构，组合结构包括第一P型GaN帽层、第二P型GaN帽层和浮空金属环；第一P型GaN帽层和第二P型GaN帽层间隔设置在AlGaN势垒层上，浮空金属环覆盖在第一P型GaN帽层和第二P型GaN帽层的上表面以及第一P型GaN帽层和第二P型GaN帽层之间的AlGaN势垒层上。该器件采用P‑GaN帽层与浮空金属环结合的结构，抑制电场集中效应，减弱了峰值电场，使得电场横向分布更加均匀，从而反向提高击穿电压。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件。
背景技术
随着微电子技术的发展，以GaN为代表的第三代宽禁带化合物半导体材料凭借着高临界击穿场强、高热导率、高饱和电子速度以及良好的耐高温和抗辐射等特性，在功率器件方面展现出极大的潜力。理论上Si的临界击穿电场强度为0.6MV/cm，而GaN的临界击穿电场强度为Si的5倍以上，因此在相同的面积下，GaN可以承受更高的电压，获得更大的功率。
目前，GaN基肖特基二极管主要分为：GaN基体材料肖特基二极管与AlGaN/GaN异质结肖特基二极管。相对于GaN基体材料肖特基二极管，AlGaN/GaN异质结肖特基二极管凭借着极化效应产生的二维电子气2DEG，拥有较大的正向电流，然而，由于边缘电场集中效应，器件的实际击穿电压远小于理论值。
目前主要采用场板结构、浮空金属环结构和保护环结构三种方式来改善电场集中效应，提高击穿电压。浮动金属环结构为在阴阴极金属之间淀积形成几个浮空的肖特基金属电极，当施加反向偏压时，阴极金属的空间电荷区会随着反向偏压的增大而变宽，当扩展至浮动金属环位置时，由于浮动金属环的等电势效应，使得此处的横向电势变化缓慢，相应的在肖特基接触区域的电场峰值减小，改善电场集中效应，提高反向击穿电压，同时浮空金属环结构不会引入其他寄生电容，但是，由于浮空金属环肖特基金属的耗尽作用，串联电阻会增大，对正向特性会产生一些影响。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件，包括衬底、依次设置在所述衬底上的GaN缓冲层和沟道层、AlGaN势垒层和钝化层，其中，
所述AlGaN势垒层上表面的相对两侧分别设置有阳极和阴极，所述阳极与所述阴极之间的所述AlGaN势垒层上设置有至少一个组合结构，所述组合结构包括第一P型GaN帽层、第二P型GaN帽层和浮空金属环；
所述第一P型GaN帽层和第二P型GaN帽层间隔设置在所述AlGaN势垒层上，所述浮空金属环覆盖在所述第一P型GaN帽层和第二P型GaN帽层的上表面以及所述第一P型GaN帽层和第二P型GaN帽层之间的所述AlGaN势垒层上；
所述AlGaN势垒层的未被所述组合结构覆盖的剩余部分以及所述浮空金属环的上表面均由所述钝化层覆盖。
在本发明的一个实施例中，所述浮空金属环在所述第二P型GaN帽层上方伸出所述第二P型GaN帽层的上表面，形成一场板结构，所述场板结构朝向所述阴极延伸并与相邻所述组合结构或所述阴极间隔。
在本发明的一个实施例中，同一组合结构中的所述第一P型GaN帽层与第二P型GaN帽层的间距在0.1-0.5μm之间。
在本发明的一个实施例中，所述阳极和所述阴极之间的所述AlGaN势垒层上设置有一个所述组合结构，其中，
所述第一P型GaN帽层位于靠近所述阳极的一侧且与所述阳极间隔开；所述第二P型GaN帽层位于靠近所述阴极的一侧且与所述阴极间隔开。
在本发明的一个实施例中，所述第二P型GaN帽层与所述阴极的间距大于所述阳极与所述阴极的间距的一半。
在本发明的一个实施例中，所述阳极和所述阴极之间的所述AlGaN势垒层上设置有多个所述组合结构，其中，
沿自所述阳极至所述阴极的方向，第一个所述组合结构的所述第一P型GaN帽层位于靠近所述阳极的一侧且与所述阳极间隔开；最后一个所述组合结构的第二P型GaN帽层位于靠近所述阴极的一侧且与所述阴极间隔开。
在本发明的一个实施例中，最后一个所述组合结构的第二P型GaN帽层与所述阴极的间距大于所述阳极与所述阴极的间距的一半。
在本发明的一个实施例中，所述第一P型GaN帽层和第二P型GaN帽层的掺杂浓度均为1×1016cm-3-1×1017cm-3。
与现有技术相比，本发明的有益效果在于：
1、本发明的肖特基二极管器件采用P-GaN帽层与浮空金属环结合的结构，在反向偏置情况下，由于浮空金属环与AlGaN势垒层表面的等电势效应，使得电势横向变化缓慢，即减弱了峰值电场，使得电场横向分布更加均匀。与此同时本发明利用浮空金属的场板结构进一步分散浮空金属环处引入的新的电场的峰值，进一步提高击穿电压。
2、本发明的器件将浮空金属环靠近阳极、阴极的边界部分利用P-GaN帽层替换，P-GaN帽层与N型AlGaN势垒层形成PN结，在反向偏置情况下利用PN结的耗尽区分散浮空金属环电极的边缘尖峰电场，同时靠近阳极的P-GaN帽层结构形成的PN结耗尽区会进一步提升阳极边缘峰值电场的分散效果，提高击穿电压。同时由于P-GaN帽层与N型AlGaN势垒层在反向偏置时，阳极附近产生PN结耗尽区展宽，对于反向泄露漏电流存在一定的抑制作用。
3、本发明的器件的P-GaN是直接生长得到，不需要使用离子注入等工艺，避免了由此带来的缺陷，并且又能起到保护环的作用。同时本发明的器件由于P-GaN帽层与浮空金属环复合结构与阳极不接触，不流经电流，因此不会引入其他的寄生电容，再不影响器件工作频率的前提下，有效的提升了反向击穿电压。
4、本发明的器件可以通过增加P-GaN帽层与浮空金属环复合结构的个数进一步的提高击穿电压，并且增加P-GaN帽层与浮空金属环复合结构的个数只需在版图上进行改动就可以实现，不需要增加新的工艺步骤。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件的结构示意图；
图2是图1所示的AlGaN/GaN异质结肖特基二极管器件的尺寸标注图；
图3是本发明实施例提供的另一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件的结构示意图。
图4是一种现有GaN基肖特基势垒二极管器件的结构示意图。
图5是图1所示的AlGaN/GaN异质结肖特基二极管器件及图4所示的现有GaN基肖特基势垒二极管器件的反向特性比较图。
图6是图1所示的AlGaN/GaN异质结肖特基二极管器件及图4所示的现有GaN基肖特基势垒二极管器件的的反向耐压电场分布比较图。
图7a至图7f是本发明实施例提供的一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件的制备过程示意图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
请参见图1，图1是本发明实施例提供的一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件的结构示意图。该AlGaN/GaN异质结肖特基二极管器件，包括衬底101、依次设置在衬底101上的GaN缓冲层102和沟道层103、AlGaN势垒层104和钝化层110，其中，AlGaN势垒层104上表面的相对两侧分别设置有阳极105和阴极106，阳极105与阴极106之间的AlGaN势垒层104上设置有至少一个组合结构，所述组合结构包括第一P型GaN帽层107、第二P型GaN帽层108和浮空金属环109；第一P型GaN帽层107和第二P型GaN帽层108间隔设置在AlGaN势垒层104上，浮空金属环109覆盖在第一P型GaN帽层107和第二P型GaN帽层108的上表面以及第一P型GaN帽层107和第二P型GaN帽层108之间的AlGaN势垒层104上；AlGaN势垒层104的未被组合结构覆盖的剩余部分以及浮空金属环109的上表面均由钝化层110覆盖。本实施例的肖特基二极管器件采用P-GaN帽层与浮空金属环的结合结构，在反向偏置情况下，由于浮空金属环109与AlGaN势垒层104表面的等电势效应，使得电势横向变化缓慢，即减弱了峰值电场，使得电场横向分布更加均匀。
进一步地，浮空金属环109在第二P型GaN帽层108上方伸出第二P型GaN帽层108的上表面，形成一个伸出部，即场板结构1091，场板结构1091朝向阴极106延伸并与相邻组合结构或阴极106间隔。场板结构1091伸出第二P型GaN帽层108上表面的长度为小于1μm。场板结构1091的存在会使得浮空金属环109具有场板结构对电场的分散效果，利用场板结构，在结构1091的边缘处引入的新的电场的峰值，分散了浮空金属环109边缘的电场峰值，进一步提升分散电场的效果从而达到提高击穿电压的目的。
进一步地，本发明的器件将浮空金属环109靠近阳极105和阴极106的边界部分分别利用第一P型GaN帽层107和第二P型GaN帽层108替换。其中同一组合结构中的第一P型GaN帽层107与第二P型GaN帽层108的间距在0.1-0.5μm之间，间距过大会影响电场分散效果。P-GaN帽层与N型AlGaN势垒层形成PN结，在反向偏置情况下利用PN结的耗尽区分散浮空金属环电极的边缘尖峰电场，同时靠近阳极105的第一P型GaN帽层107形成的PN结的耗尽区会进一步提升阳极峰值电场的分散效果，提高击穿电压。综上，本实施例的二极管器件通过引入P型GaN帽层与浮空金属环电极相结合的复合结构，在提高器件击穿电压同时减小反向漏电。
具体地，在本实施例中，阳极105和阴极106之间的AlGaN势垒层104上设置有一个所述组合结构，如图1所示，第一P型GaN帽层107位于靠近阳极105的一侧且与阳极105间隔开；第二P型GaN帽层108位于靠近阴极106的一侧且与阴极106间隔开。换句话说，第一P型GaN帽层107和第二P型GaN帽层108均不与阳极105或阴极106接触。
请参见图2，图2是图1所示的AlGaN/GaN异质结肖特基二极管器件的尺寸标注图。第二P型GaN帽层108与阴极106的间距大于阳极105与阴极106的间距的一半，也就是说，l11>1/2l2。
进一步地，第一P型GaN帽层107与阳极105的间距为l5＝0.1-0.4μm，以保证浮空金属环边缘处的PN结对阴极边缘电场有足够强的调制作用。
第一P型GaN帽层107的长度和第二P型GaN帽层108的长度均小于0.5μm，长度过大对反向击穿特性没有过多的提高，但会影响正向导通特性。
具体地，在阴极施加反向偏置时，第一P型GaN帽层107和第二P型GaN帽层108分别与AlGaN势垒层104之间形成的PN结，其中，第一P型GaN帽层107与AlGaN势垒层104形成的PN结扩展了阳极105处的耗尽区的长度，缓解了阳极105的边缘电场集中效应；此外，第二P型GaN帽层108与AlGaN势垒层104形成的PN结扩展了浮空金属环109处的耗尽区的长度，使器件表面的电场分布更加均匀。
继续参见图2，在本实施例中，衬底101、缓冲层102、沟道层103的横向尺寸l1均为12μm，阳极106和阴极105的尺寸l3、l4均为1μm，阳极106与阴极107之间的距离l2为10μm，第一P型GaN帽层107的长度l6和第二P型GaN帽层108的长度l7均为0.1μm。第一P型GaN帽层107和第二P型GaN帽层108的高度l10均为0.1μm。第一P型GaN帽层107的长度l6和第二P型GaN帽层108的长度l7均为0.1μm。第一P型GaN帽层107和第二P型GaN帽层108之间的间距l8为0.1μm。第一P型GaN帽层107和第二P型GaN帽层108的上方浮空金属环109的总长度为l6+l7+l8+l9＝0.5μm。第一P型GaN帽层107与阳极106之间的距离为l5＝0.1μm。
进一步地，衬底101的材料包括蓝宝石、Si和SiC中的一种；GaN缓冲层102和沟道层103的材料为GaN；AlGaN势垒层104的材料为AlGaN；钝化层110的材料包括SiNx和Al2O3中的一种；阳极106的材料为功函数范围在4.6eV-6eV的金属合金材料，例如Ni/Au或Ti/Au等；阴极105的材料为金属合金材料，例如Ti/Al/Ni/Au或Mo/Al/Mo/Au等；第一P型GaN帽层107和第二P型GaN帽层108的掺杂元素可以为Mg，Fe，Zn，C等，但是不限于此。在本实施例中，第一P型GaN帽层107和第二P型GaN帽层108的掺杂浓度均为1×1016cm-3-1×1017cm-3。
请参见图4，图4是一种现有GaN基肖特基势垒二极管器件的结构示意图。如图3所示，该现有二极管器件包括：衬底201，衬底201上依次为缓冲层202、沟道层203、势垒层204。阳极205和阴极206位于势垒层204两端，覆盖在阳极205、阴极206和势垒层204上的钝化层207，其中，衬底201、缓冲层202、沟道层203、势垒层204的横向尺寸均为12μm，阳极205和阴极206长度均为1μm，阴极和阳极的间距为10μm。
接着，请参见图5，图5是图1所示的AlGaN/GaN异质结肖特基二极管器件及图4所示的现有GaN基肖特基势垒二极管器件的反向特性比较图。如图5所示，对图1所示的AlGaN/GaN异质结肖特基二极管器件及图4所示的现有GaN基肖特基势垒二极管器件采用Silvaco软件进行仿真得到图5。此处定义当反向电流达到1mA/mm所对应的电压为反向击穿电压，由图5可见，现有GaN基SBD(Schottky Barrier Diode，肖特基势垒二极管)器件的击穿电压为230V，本实施例器件的击穿电压为620V。相比现有GaN基SBD器件，本实施例SBD器件的击穿电压提升了170％。同时在偏置电压为-200V，现有GaN基SBD器件的反向漏电流为2×10-9mA/mm，本实施例SBD器件的反向漏电流为1×10-10mA/mm，降低了一个数量级。
请参见图6，图6是图1所示的AlGaN/GaN异质结肖特基二极管器件及图4所示的现有GaN基肖特基势垒二极管器件的反向击穿电压时的电场分布比较图。对图1所示的AlGaN/GaN异质结肖特基二极管器件及图4所示的现有GaN基肖特基势垒二极管器件采用Silvaco软件进行仿真得到图6，其中，x代表器件的横向尺寸，为了更好的展现出电场的分散效果，这里只展现出0-4μm的电场分散情况。由图6可见，现有GaN基SBD器件中有一个电场尖峰，击穿电压为230V；本实施例的SBD器件中在与AlGaN帽层接触的浮空金属边缘处、靠近阴极P-GaN帽层边缘处和浮空金属场板边缘处分别引入一个新的电场尖峰，一共四个电场尖峰，击穿电压达到为620V，其中，P-GaN帽层边缘处的峰值场强较小，其余场强较大，使得器件表面电场分布更加均匀。
综上，本实施例的肖特基二极管器件采用P-GaN帽层与浮空金属环结合的结构，在反向偏置情况下，利用浮空金属环等电势效应，分散了横向电场。与此同时利用浮空金属的场板结构与边缘处的PN结进一步分散浮空金属环边缘与阳极边缘处的电场峰值，使得电场横向分布更加均匀，进一步提高击穿电压。由于P-GaN帽层与N型AlGaN势垒层在反向偏置时，阳极附近产生PN结耗尽区展宽出现类似保护环的效果，对于反向泄露漏电流存在一定的抑制作用。同时本发明的器件由于P-GaN帽层与浮空金属环复合结构与阳极不接触，不流经电流，因此不会引入其他的寄生电容，对器件的工作频率没有影响。
实施例二
在上述实施例的基础上，本实施例提供了另一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件。
如上所述，阳极105与阴极106之间的AlGaN势垒层104上设置有至少一个所述组合结构，也就是说，阳极105与阴极106之间的AlGaN势垒层104上可以设置多个所述组合结构。本实施例与实施例一的主要区别在于本实施例可以包括多个所述组合结构，其中，沿自阳极105至阴极106的方向，第一个组合结构的第一P型GaN帽层107位于靠近阳极105的一侧且与阳极105间隔开；最后一个组合结构的第二P型GaN帽层108位于靠近阴极106的一侧且与阴极106间隔开，最后一个组合结构的第二P型GaN帽层108与阴极106的间距大于阳极105与阴极106的间距的一半。此外，相邻所述组合结构间隔设置。
请参见图3，在本实施例中，所述组合结构的个数为两个。
具体地，沿自阳极105至阴极106的方向，第一个组合结构的第一P型GaN帽层107位于靠近阳极105的一侧且与阳极105间隔开；第二个组合结构的第二P型GaN帽层108位于靠近阴极106的一侧且与阴极106间隔开。
进一步地，最后一个组合结构的第二P型GaN帽层108与阴极106的间距l12大于阳极105与阴极106的间距l2的一半。通过增加所述组合结构的个数，可以进一步提高器件的击穿电压。
第一P型GaN帽层107的长度和第二P型GaN帽层108的长度均小于0.5μm，可以根据器件的实际尺寸调节第一P型GaN帽层107和第二P型GaN帽层108的长度，以避免组合结构的尺寸过大而导致不利于设置多个组合结构，同时对正向特性影响较大。
需要说明的是，AlGaN/GaN异质结肖特基二极管器件的其他部件的结构和尺寸可以参见实施例一，这里不再赘述。
本发明的器件可以通过增加P-GaN帽层与浮空金属环复合结构的个数进一步提高击穿电压，并且增加P-GaN帽层与浮空金属环复合结构的个数只需在版图上进行改动就可以实现，不需要增加新的工艺步骤。
实施例三
在上述实施例的基础上，本实施例提供了一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件的制备方法。请参见图7a至图7f，图7a至图7f是本发明实施例提供的一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件的制备过程示意图。
所述制备方法包括：
步骤1：利用MOCVD(金属有机物气相沉积)工艺，外延生长异质结。
1.1)选取SiC或蓝宝石衬底，如图7a所示；
1.2)在SiC或蓝宝石衬底基片上，生长厚度为1μm的本征GaN层；
1.3)在本征GaN层上生长25nm厚的AlGaN势垒层，其中Al的组份为20％，在本征GaN层与AlGaN势垒层的接触位置形成二维电子气，得到AlGaN/GaN异质结；
1.4)在AlGaN势垒层上生长100nm厚的P型GaN层，其中，掺杂元素为Mg，掺杂浓度为1×1017cm-3，如图7b所示。
本步骤的工艺条件是：以NH3为N源，MO源为Ga源，生长温度为1000℃。
步骤2：制作有源区。
2.1)先采用甩胶机在3500r/min的转速下甩胶，得到光刻胶掩模；再采用电子束E-beam光刻机进行曝光，形成台面有源区；
2.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体中以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为250nm，如图7c所示。
步骤3：制作P-GaN帽层。
3.1)先采用甩胶机在3500r/min的转速下甩胶，得到光刻胶掩模；再采用电子束E-beam光刻机进行曝光，形成间距在90-110nm范围内的两个独立的P型GaN帽层；
3.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体中以1nm/s的刻蚀速率进行P-GaN帽层的制作，刻蚀深度为100nm，如图7d所示。
步骤4：电极制作和器件钝化。
4.1)阴极电极制作：
采用甩胶机在5000r/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成阴极区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行阴极电极制作，阴极金属依次选用Ti/Al/Ni/Au，其中，Ti的厚度为20nm，Al的厚度为120nm，Ni的厚度为45nm，Au的厚度为55nm；源漏欧姆接触金属蒸发完成后进行金属剥离；再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成阴极电极的制作，如图7e所示；
4.2)采用PECVD790淀积设备以NH3为N源，SiH4源为Si源，在最上层AlGaN势垒层上淀积厚度为100nm的SiN钝化层，淀积温度为250℃；
4.3)制作阳极与浮空金属电极：
以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得电极图形；采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体中以0.5nm/s的刻蚀速率刻蚀去除阳极与浮空金属环区域100nm厚的SiN层；采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，光刻对准形成阳极与浮空金属环区域掩模图形；采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行肖特基金属的蒸发，使覆盖阳极区域，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极，如图7f所示。
步骤5：制作互联引线。
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
本发明实施例的器件的P-GaN帽层是直接生长得到，不需要使用离子注入等工艺，避免了由此带来的缺陷。相对于传统的保护环结构，本发明实施例可以弱化甚至避免由于P-GaN掺杂而导致的缺陷于陷阱，同时由于P-GaN帽层是直接生长，可以较好的控制掺杂的分布，使得PN结形成更加均匀。同时本发明实施例也同时具有P型保护环的功效，提高击穿电压的同时对反向漏电进行了一定的抑制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件，其特征在于，包括衬底(101)、依次设置在所述衬底(101)上的GaN缓冲层(102)和沟道层(103)、AlGaN势垒层(104)和钝化层(110)，其中，
所述AlGaN势垒层(104)上表面的相对两侧分别设置有阳极(105)和阴极(106)，所述阳极(105)与所述阴极(106)之间的所述AlGaN势垒层(104)上设置有至少一个组合结构，所述组合结构包括第一P型GaN帽层(107)、第二P型GaN帽层(108)和浮空金属环(109)；
所述第一P型GaN帽层(107)和第二P型GaN帽层(108)间隔设置在所述AlGaN势垒层(104)上，所述浮空金属环(109)覆盖在所述第一P型GaN帽层(107)和第二P型GaN帽层(108)的上表面以及所述第一P型GaN帽层(107)和第二P型GaN帽层(108)之间的所述AlGaN势垒层(104)上；
所述AlGaN势垒层(104)的未被所述组合结构覆盖的剩余部分以及所述浮空金属环(109)的上表面均由所述钝化层(110)覆盖。
2.根据权利要求1所述的基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件，其特征在于，所述浮空金属环(109)在所述第二P型GaN帽层(108)上方伸出所述第二P型GaN帽层(108)的上表面，形成场板结构(1091)，所述场板结构(1091)朝向所述阴极(106)延伸并与相邻所述组合结构或所述阴极(106)间隔。
3.根据权利要求1所述的基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件，其特征在于，同一组合结构中的所述第一P型GaN帽层(107)与第二P型GaN帽层(108)的间距在0.1-0.5μm之间。
4.根据权利要求1所述的基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件，其特征在于，所述阳极(105)和所述阴极(106)之间的所述AlGaN势垒层(104)上设置有一个所述组合结构，其中，
所述第一P型GaN帽层(107)位于靠近所述阳极(105)的一侧且与所述阳极(105)间隔开；所述第二P型GaN帽层(108)位于靠近所述阴极(106)的一侧且与所述阴极(106)间隔开。
5.根据权利要求4所述的基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件，其特征在于，所述第二P型GaN帽层(108)与所述阴极(106)的间距大于所述阳极(105)与所述阴极(106)的间距的一半。
6.根据权利要求1所述的基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件，其特征在于，所述阳极(105)和所述阴极(106)之间的所述AlGaN势垒层(104)上设置有多个所述组合结构，其中，
沿自所述阳极(105)至所述阴极(106)的方向，第一个所述组合结构的所述第一P型GaN帽层(107)位于靠近所述阳极(105)的一侧且与所述阳极(105)间隔开；最后一个所述组合结构的第二P型GaN帽层(108)位于靠近所述阴极(106)的一侧且与所述阴极(106)间隔开。
7.根据权利要求6所述的基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件，其特征在于，最后一个所述组合结构的第二P型GaN帽层(108)与所述阴极(106)的间距大于所述阳极(105)与所述阴极(106)的间距的一半。
8.根据权利要求1至7中任一项所述的基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件，其特征在于，所述第一P型GaN帽层(107)和第二P型GaN帽层(108)的掺杂浓度均为1×1016cm-3-1×1017cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910487615.4A CN110364574B (zh) | 2019-06-05 | 2019-06-05 | 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910487615.4A CN110364574B (zh) | 2019-06-05 | 2019-06-05 | 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110364574A true CN110364574A (zh) | 2019-10-22 |
| CN110364574B CN110364574B (zh) | 2020-08-07 |
Family
ID=68215642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910487615.4A Active CN110364574B (zh) | 2019-06-05 | 2019-06-05 | 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110364574B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594228A (zh) * | 2021-07-26 | 2021-11-02 | 西安电子科技大学 | 具有异质结终端的氮化镓肖特基势垒二极管及制备方法 |
| CN114678415A (zh) * | 2022-03-28 | 2022-06-28 | 江苏晶曌半导体有限公司 | 一种具有阵列浮空岛结构的氮化镓肖特基二极管器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120267637A1 (en) * | 2011-04-25 | 2012-10-25 | Samsung Electro-Mechanics Co., Ltd. | Nitride semiconductor device and manufacturing method thereof |
| US20130126884A1 (en) * | 2011-11-17 | 2013-05-23 | Epowersoft, Inc. | Aluminum gallium nitride etch stop layer for gallium nitride bases devices |
| CN107230623A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 氮化镓肖特基二极管及其制作方法 |
| CN107393969A (zh) * | 2017-03-27 | 2017-11-24 | 香港商莫斯飞特半导体有限公司 | 一种氮化镓基肖特基二极管半导体器件及制造方法 |
| CN108682625A (zh) * | 2018-05-22 | 2018-10-19 | 西安电子科技大学 | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 |
-
2019
- 2019-06-05 CN CN201910487615.4A patent/CN110364574B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120267637A1 (en) * | 2011-04-25 | 2012-10-25 | Samsung Electro-Mechanics Co., Ltd. | Nitride semiconductor device and manufacturing method thereof |
| US20130126884A1 (en) * | 2011-11-17 | 2013-05-23 | Epowersoft, Inc. | Aluminum gallium nitride etch stop layer for gallium nitride bases devices |
| CN107230623A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 氮化镓肖特基二极管及其制作方法 |
| CN107393969A (zh) * | 2017-03-27 | 2017-11-24 | 香港商莫斯飞特半导体有限公司 | 一种氮化镓基肖特基二极管半导体器件及制造方法 |
| CN108682625A (zh) * | 2018-05-22 | 2018-10-19 | 西安电子科技大学 | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594228A (zh) * | 2021-07-26 | 2021-11-02 | 西安电子科技大学 | 具有异质结终端的氮化镓肖特基势垒二极管及制备方法 |
| CN114678415A (zh) * | 2022-03-28 | 2022-06-28 | 江苏晶曌半导体有限公司 | 一种具有阵列浮空岛结构的氮化镓肖特基二极管器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110364574B (zh) | 2020-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105190852B (zh) | 改进的vjfet器件 | |
| US9419133B2 (en) | Semiconductor device and fabrication method of semiconductor device | |
| KR100937276B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US8901699B2 (en) | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection | |
| US20130140584A1 (en) | Semiconductor device | |
| WO2018010545A1 (zh) | 一种异质结终端的碳化硅功率器件及其制备方法 | |
| US8785973B2 (en) | Ultra high voltage GaN ESD protection device | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| JP5865016B2 (ja) | トレンチ型ショットキー接合型半導体装置及びその製造方法 | |
| US9722029B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPWO2014049802A1 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| CN110364574A (zh) | 基于P-GaN帽层和浮空金属环的AlGaN/GaN异质结肖特基二极管器件 | |
| CN106952957B (zh) | 一种纵向型氮化镓基半导体器件及制造方法 | |
| CN112018176A (zh) | 一种半导体器件及其制造方法 | |
| KR20130049919A (ko) | 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법 | |
| Lin et al. | Hydrogen-modulated step graded junction termination extension in GaN vertical pn diodes | |
| CN108682625A (zh) | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 | |
| Lynch et al. | Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes | |
| CN117352547A (zh) | 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法 | |
| CN108140676A (zh) | 碳化硅半导体器件 | |
| CN113594232A (zh) | 一种多插指埋栅结构的增强型高压hemt器件及其制备方法 | |
| JP2020047683A (ja) | 半導体装置 | |
| KR20140086688A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN116230750A (zh) | 一种垂直阶梯场板高压GaN基二极管及其制作方法 | |
| US11508809B2 (en) | Semiconductor device and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |