JP5865016B2 - トレンチ型ショットキー接合型半導体装置及びその製造方法 - Google Patents

トレンチ型ショットキー接合型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5865016B2
JP5865016B2 JP2011238190A JP2011238190A JP5865016B2 JP 5865016 B2 JP5865016 B2 JP 5865016B2 JP 2011238190 A JP2011238190 A JP 2011238190A JP 2011238190 A JP2011238190 A JP 2011238190A JP 5865016 B2 JP5865016 B2 JP 5865016B2
Authority
JP
Japan
Prior art keywords
trench
semiconductor device
schottky junction
sub
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011238190A
Other languages
English (en)
Other versions
JP2013098268A (ja
Inventor
くみこ 小西
くみこ 小西
横山　夏樹
夏樹 横山
典史 亀代
典史 亀代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2011238190A priority Critical patent/JP5865016B2/ja
Priority to DE102012021534.7A priority patent/DE102012021534B4/de
Priority to US13/665,311 priority patent/US9159562B2/en
Publication of JP2013098268A publication Critical patent/JP2013098268A/ja
Application granted granted Critical
Publication of JP5865016B2 publication Critical patent/JP5865016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

本発明は、トレンチ型ショットキー接合型半導体装置に関するものである。
パワー半導体素子には高耐圧の他、低オン抵抗、低スイッチング損失が要求されるが、現在の主流である珪素(Ｓｉ)パワー素子は、理論的な性能限界に近づいている。炭化珪素(ＳｉＣ)はＳｉと比較して絶縁破壊電界強度が約１桁大きいため、耐圧を保持するドリフト層を約１/１０に薄く、不純物濃度を約１００倍高くすることで、素子抵抗を理論上３桁以上低減できる。また、Ｓｉに対してバンドギャップが約３倍大きいことから高温動作も可能であることから、Ｓｉを超える性能が期待できる。
ＳｉＣを用いたパワー半導体素子のなかでもユニポーラ型のショットキーバリアダイオード(ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ)は研究開発が進んでいる。現在主流のＳｉダイオードは、正孔と電子の２つのキャリアで動作するバイポーラ型であるため、スイッチング時に過剰少数キャリアの排出によるリカバリ電流が生じ、スイッチング損失が発生する。一方、ＳＢＤは電子のみで動作するユニポーラ型であるため、理想的にはリカバリ電流は生じず、スイッチング損失の劇的な低減が可能である。しかし、Ｓｉで高耐圧のＳＢＤを実現しようとすると、絶縁破壊電界強度が小さいためにドリフト層が厚く、不純物濃度が低くなる。その結果、素子抵抗が著しく増大するため、実用に適さない。一方、ＳｉＣは絶縁破壊強度が大きいため、高耐圧でも素子抵抗が小さく高性能なＳＢＤが実現可能である。しかし、ＳＢＤは構造上、逆方向のリーク電流が大きいという問題点があった。
リーク電流は、ショットキー界面の電界強度を低減することで、低減可能である。そのためＳｉＣのショットキー界面にｐｎ接合を混載したジャンクションバリアショットキー（ＪＢＳ：Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）構造が提案されている。逆方向電圧印加時は、ｐｎ接合部分から空乏層が広がり、ショットキー接合領域の下をピンチオフする。このため、ショットキー接合界面の電界は低減され、リーク電流が抑制できる。
ジャンクションバリアショットキーダイオードが特開平５−１３６０１５（特許文献１）において開示されている。この構造を、図１７に例示する。図１７において、１はＳｉＣからなるｎ＋ＳｉＣ基板を、２はｎ−ＳｉＣドリフト層を、３はショットキー接合領域を、４はｐ＋ＳｉＣ領域を、５はショットキーダイオードのアノード電極を、６はカソード電極を、それぞれ示している。そして、ｎ−ＳｉＣドリフト層表面におけるｐ＋ＳｉＣ領域の幅をＬｐｎ、ｐ＋ＳｉＣ領域の間隔をＬＳＢＤとして示している。
ＪＢＳ構造において、ショットキー接合界面の電界強度をより低減するためには、より低い逆電圧でショットキー接合領域の下をピンチオフする必要があり、つまりショットキー領域をより小さくする必要がある。しかし、ショットキー領域が小さくなると、オン電流の経路が狭くなるため、オン抵抗は増加する。よって、ショットキー接合界面の電界強度とオン抵抗はトレードオフの関係にある。このトレードオフを改善する手段として、ドリフト層表面に複数のトンレチを形成し、その内壁にｐ＋ＳｉＣ領域を配置するトレンチ型ジャンクションバリアショットキーダイオードが有効である。
トレンチ型ジャンクションバリアショットキーダイオードが特開平４−３２１２７４ （特許文献２）において開示されている。図１８にトレンチ型ジャンクションバリアショットキーダイオードの断面構造図を示す。トレンチ７の内壁部にｐ＋ＳｉＣ領域４が形成されている。尚、図１８において、図１７と同じ符号の部位は同じものを示し、トレンチ７の開口幅をＬｐｎ、トレンチ７同士の間隔をＬＳＢＤとして示している。
特開平５−１３６０１５ 特開平４−３２１２７４
トレンチ型ジャンクションバリアショットキーダイオードにおいて、ショットキー接合面積を保持したまま、素子面積を縮小して低容量化や低コスト化を図る際や、素子面積を保持したままショットキー接合面積を大きくして大電流化や低オン抵抗化を図る際は、トレンチ７の開口幅を小さくする必要がある。しかしながら、トレンチ７の開口幅を小さくすると、トレンチ７下のｐ＋ＳｉＣ領域に電界が集中し、素子耐圧が低下するという問題がある。
本発明の目的は、トレンチ型ショットキー接合型半導体装置のトレンチ７開口幅を小さくする際に、トレンチ７の底面のドリフト層表面の下に形成されたｐ＋ＳｉＣ領域に電界が集中するのを抑制し、素子耐圧の低下を防ぐことである。
上記目的を達成する代表的な手段として以下の手段を本願は含む。
不純物を含み第１導電型を有する炭化珪素基板と、前記基板上に形成され、前記基板より不純物濃度の低い第１導電型のドリフト層と、前記ドリフト層表面に形成され、底面と側面をもつ複数個の第１トレンチ群と、前記第１トレンチの内壁部に接するように形成された第２導電型不純物領域と、前記第１トレンチ群の間に挟まれたショットキー接合領域と、前記ドリフト層表面に接するように形成された第１電極と、前記基板の裏面に形成された第２電極を具備し、前記第１トレンチの底面の中央よりも周辺を深く掘ってサブトレンチを形成し、前記第１トレンチの内壁部へ、第２導電型の不純物を基板表面に対して垂直にイオン注入して第２導電型不純物領域を形成することを特徴とするショットキー接合型半導体装置の製造方法。
本発明によれば、トレンチ型ショットキー接合型半導体装置のトレンチ開口幅を小さくしても、トレンチ下のｐ＋ＳｉＣ領域に電界が集中するのを抑制し、素子耐圧の低下を防ぐことができるようになる。
実施例１のトレンチ型のジャンクションバリアショットキーダイオードの断面構造図である。 実施例２のトレンチ型のジャンクションバリアショットキーダイオードの断面構造図である。 実施例３のトレンチ型のジャンクションバリアショットキーダイオードの断面構造図である。 実施例１乃至３のトレンチ型のジャンクションバリアショットキーダイオードの平面構造図である。 実施例１乃至３のトレンチ型のジャンクションバリアショットキーダイオードの平面構造図である。 実施例１乃至３のトレンチ型のジャンクションバリアショットキーダイオードの平面構造図である。 実施例１乃至３のトレンチ型のジャンクションバリアショットキーダイオードの平面構造図である。 実施例１乃至３のトレンチ型のジャンクションバリアショットキーダイオードの終端領域の断面構造図である。 実施例１のトレンチ型のジャンクションバリアショットキーダイオードの製造プロセスの説明図である。 実施例１のトレンチ型のジャンクションバリアショットキーダイオードの逆方向電流電圧特性図である。 実施例１のトレンチ型のジャンクションバリアショットキーダイオードの逆方向電流電圧特性図である。 実施例１乃至３のトレンチ型のジャンクションバリアショットキーダイオードの逆方向電流電圧特性図である。 実施例３のトレンチ型のジャンクションバリアショットキーダイオードの電界強度分布と電流密度分布を従来と比較した図面である。 実施例３のトレンチ型のジャンクションバリアショットキーダイオードの電界プロファイルを従来と比較した図面である。 実施例３のトレンチ型のジャンクションバリアショットキーダイオードのトレンチ７開口幅と耐圧の関係の計算結果である。 実施例３トレンチ型のジャンクションバリアショットキーダイオードのサブトレンチ８高さと耐圧の関係の計算結果である。 従来のプレナー型のジャンクションバリアショットキーダイオードの断面構造図である。 従来のトレンチ型のジャンクションバリアショットキーダイオードの断面構造図である。
以下、発明の実施例に即して本発明をより具体的に説明する。
図４は、実施例１乃至３のトレンチ型のジャンクションバリアショットキーダイオードの平面構造図を示している。参照符号２はｎ−ＳｉＣドリフト層を、３はＳｉＣのショットキー接合領域を、４はライン状のｐ＋ＳｉＣ領域を、８はトレンチ７内に形成されたサブトレンチを、９はトレンチ７を取り囲む素子終端部のターミネーショントレンチを示している。
図１は、図４のＡ−Ａに沿った断面図である。図１において、１はｎ＋ＳｉＣ基板を、４はｐ＋ＳｉＣ領域を、５はショットキーダイオードのアノード電極を、６はカソード電極を、８はトレンチ７内にあるサブトレンチを、それぞれ示している。なお、サブトレンチ８はトレンチ７の一部として以下説明する。
ｎ−ＳｉＣドリフト層２と、トレンチ７（サブトレンチ８）の底面（下部）に配置されたｐ＋ＳｉＣ領域４との界面でｐｎ接合領域が形成される。
図１において、トレンチ７（サブトレンチ８）の底面（下部）に配置されたｐ＋ＳｉＣ領域４は、トレンチ７（サブトレンチ８）の底面中央での接合位置よりも、トレンチ７（サブトレンチ８）の底面の中央部から周辺（端部）に向かって接合位置が深くなっているので、トレンチ７（サブトレンチ８）の開口幅を小さくした場合に、トレンチ７（サブトレンチ８）の底面のｐ＋ＳｉＣ領域に電界が集中して耐圧が低下することを抑制できている。
なお、ｐ＋ＳｉＣ領域のレイアウトとして本実施例では図４に示すようなライン状の配置を用いたが、図５に示すような矩形のパターンにしても、図６に示すようにドットのパターンにしても、また図７に示すように六角形のパターンにしてもよい。図４、図５、図６、図７において、その他の符号は、図１のそれと同じ符号は同じ部位を示す。
図８は図４のＢＢに沿った断面図を示している。１０は素子終端を含むターミネーション領域を示している。本実施例ではターミネーション領域に、デバイス機能部分を帯状に囲むｐ領域を配置するＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造を適用したが、リング状に複数本ｐ＋ＳｉＣ領域を配置するＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造でもよい。
いずれの構造においても、素子終端近傍での電界集中を避けるため、ターミネーショントレンチ９は、素子中央部に形成されるトレンチ７よりも開口幅を広くし、かつ、素子終端近傍のターミネーショントレンチ９の底面部にはサブトレンチ８を設けない。従って、素子中央部に形成されたサブトレンチ８のある深溝のトレンチ７はターミネーション領域の浅溝であるターミネーショントレンチ９に囲まれる平面レイアウトになっている。その他の符号は、図１のそれと同じ符号は同じ部位を示す。
以降は、素子終端部の説明は省略し、断面図では、ダイオードの主要部である素子中央部のみ示し、ターミネーション領域は省略する。
次に、図１の素子構造の製造フローを図９の（ａ）から（ｄ）を参照して説明する。尚、図９においても、ダイオードの主要部である素子中央部のみ示し、前述のターミネーション領域は省略されている。本実施例のダイオードは耐圧６００Ｖ以上である。
まず、ｎ＋ＳｉＣ基板１を準備する。本実施例では、不純物濃度は２×１０１８ｃｍ−３とし、基板厚さは３５４μｍとし、基板の主面は（０００１）面とした。不純物濃度、基板厚さ、基板の主面は他の条件でも構わない。
まず、このｎ＋ＳｉＣ基板１上にドレイン層となるｎ−ＳｉＣドリフト層２を８μｍ形成する。不純物として窒素を用いてｎ＋ＳｉＣ基板１と同じ導電性とし、その不純物濃度を２×１０１６ｃｍ−３とする。
次に、図９（a）に示すように、ｎ−ＳｉＣドリフト層２の上にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方によりシリコン酸化膜１１を形成し、フォトリソグラフィー技術とドライエッチング技術を用いて、複数の開口部を形成する。
そして、図９（b）に示すように、シリコン酸化膜１１をマスクとしてドライエッチングし、ｎ−ＳｉＣドリフト層２にトレンチ７（サブトレンチ８を含む）を形成する。トレンチ７の加工には、マイクロ波ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ方式を採用したプラズマエッチング装置を用いた。加工に用いたガスは、アルゴン（Ａｒ）、三フッ化メタン（ＣＨＦ３）、六フッ化硫黄（ＳＦ６）の混合ガスで、１．０Ｐａの圧力のもと６０Ｗのバイアスパワーにて行った。装置の電極形状は直径２００ｍｍの円形であり、単位面積あたりのバイアスパワーは０．０４８Ｗ／ｃｍ２である。具体的には、トレンチ７の底面中央部分に反応性生物を堆積させることで、底面端部に比べてエッチングを弱め、２００ｎｍのサブトレンチ８を形成し、トレンチ７を形成した。また、図９（b）中において、トレンチ７の開口幅Ｌｐｎ、トレンチ７の間隔ＬＳＢＤは要求される性能によって異なってくるが、Ｌｐｎが１μｍ以下の場合に耐圧低下を防止する効果が顕著である。詳細については後述する。
次に、図９（c）に示すように、引き続き開口した二酸化シリコン酸化膜１１をマスクとして、ｎ−ＳｉＣドリフト層２表面に垂直方向にイオン注入し、トレンチ７の下のｐ＋ＳｉＣ領域４を形成する。サブトレンチ８が形成されているため、ｐ＋ＳｉＣ領域４は、トレンチ７の底面の中央での接合位置よりも、トレンチ７の底面の周辺（トレンチ端部）での接合位置が深くなる。
ここで、ｎ−ＳｉＣドリフト層２表面に垂直な面からある角度を持たせ、例えば３０度の角度を持って斜めに注入した場合、トレンチ７の底面の下で中央の方が浅い不純物プロファイルが形成される。しかし、ｐ＋ＳｉＣ領域４が横方向に広がってしまい、順方向電圧印加時の電流経路を制限してしまうため、オン抵抗が増加する。そこで、ｎ−ＳｉＣドリフト層２表面に対して垂直な方向にイオン注入を行うことで、このような特性の劣化を実質上防いでいる。
ｐ型のドーパントとしては、アルミニウムを用い、１７００℃で活性化アニールを行った。１７００℃に保った時間は６０秒である。
最後に、図９（ｄ）に示すように、ｎ＋ＳｉＣ基板１裏面にＮｉ（１００ｎｍ）／Ｔｉ（２５ｎｍ）を形成した後、１０００℃、１２０秒アニールしてＮｉシリサイド層を形成した。その後、ｎ−ＳｉＣドリフト層２表面にショットキーダイオードのアノード電極５を形成した。
以上の製造フローで、実施例１のトレンチ型のジャンクションバリアショットキーダイオードが得られる。
実施例１のトレンチ型ジャンクションバリアショットキーダイオードの逆方向特性を評価し、従来例である図１８のトレンチ型ジャンクションバリアショットキーダイオードと比較した結果を図１０に示す。
実施例１のトレンチ７の間隔はＬＳＢＤ＝１μｍ、トレンチ７（サブトレンチ８）の深さは１μｍ、サブトレンチ８の中央部の凸の高さ（深さ）は２００ｎｍである。従来例のトレンチ７の深さは、実施例１と同様に１μｍとした。従来例のトレンチ７の開口幅がＬｐｎ＝２μｍの場合における逆方向特性は、図１０中の一点鎖線に示すように、耐圧９５８Ｖ（リーク電流が１ｍＡ／ｃｍ２となる電圧で定義）となった。ショットキー接合面積を保持したまま、素子面積を縮小してＬｐｎ＝１μｍとすると、図１０中の点線に示すように、耐圧８６２Ｖまで低下した。一方、実施例１の逆方向特性は、図１０中の実線に示すように、トレンチ７（サブトレンチ８）の開口幅Ｌｐｎ＝１μｍとしても、素子耐圧の低下を防ぐことができ、従来例のトレンチ７の開口幅Ｌｐｎ＝２μｍの耐圧と同等以上、従来のトレンチ７の開口幅Ｌｐｎ＝１μｍの耐圧より１００Ｖ以上高い９７５Ｖが得られた。
次に、実施例１のトレンチ７（サブトレンチ８）の開口幅Ｌｐｎが２μｍ以上の場合の逆方向特性を図１１及び図１２に示す。実施例トレンチ７（サブトレンチ８）の開口幅Ｌｐｎが２μｍ以上の場合、サブトレンチ８を設けない従来例は、図１１中の点線に示すように、耐圧９５８Ｖとなった。一方、実施例１は図１１中、実線に示すように耐圧９８０Ｖとなり、Ｌｐｎ＝１μｍの場合の方が顕著な効果があることがわかる。図１２に、トレンチ７（サブトレンチ８）の開口幅Ｌｐｎ＝３μｍとし、実施例１のトレンチ型ジャンクションバリアショットキーダイオードの逆方向特性と従来のものを比較したものを示す。サブトレンチ８を設けない従来のトレンチ型ジャンクションバリアショットキーダイオードは、図１２中の点線に示すように、耐圧９４２Ｖとなった。一方、実施例１の場合は図１２中実線に示すように耐圧８００Ｖとなり、素子耐圧が劣化した。つまり、トレンチ７（サブトレンチ８）の開口幅１μｍ以下が好ましいことわかる。
本実施例では、ｐ＋ＳｉＣ領域のレイアウトは図４に示すようなライン状の配置を用いたが、ｐ＋ＳｉＣ領域のレイアウトは図５に示すような矩形のパターンにしても、図６に示すようにドットのパターンにしても、また図７に示すように六角形のパターンにしてもよい。
図２は実施例２の断面構造図である。実施例１との違いは、サブトレンチ８の断面形状が実施例１では逆三角形であったのを、矩形としたものである。
本実施例でも、ｐ＋ＳｉＣ領域のレイアウトは、図４に示すようなライン状、図５に示すような矩形パターン、図６に示すようなドットパターン、図７に示すような多角形（六角形）パターンにしてもよい。
図３は本発明の実施例３の断面構造図である。実施例１との違いは、トレンチ７の側面が、ドリフト層２の表面に対して垂直ではなく、傾いているという点である。１２は、トレンチ７側面のテーパー角度θを示している。トレンチ７の側面を、ドリフト層２の表面に対して垂直ではなく、テーパー角度１２の傾きを持たせることにより、トレンチ７内壁部に接するｐ＋ＳｉＣ領域４の形状が変化するため、ショットキー接合領域３での電界強度が変化し、またオン電流の電流経路の広がりも変化し、所望の特性を得るため任意に設計可能となる。本実施例の場合、中央の突起から下にある溝がサブトレンチ８である。
本実施例では、ｐ＋ＳｉＣ領域のレイアウトは図４に示すようなライン状の配置を用いたが、ｐ＋ＳｉＣ領域のレイアウトは図５に示すような矩形のパターンにしても、図６に示すようにドットのパターンにしても、また図７に示すように六角形のパターンにしてもよい。
続いて、シミュレーション結果を用いて発明の効果を詳細に説明する。図１３（a）（b）は、従来のトレンチ型のジャンクションバリアショットキーダイオード（図１８）と実施例３（図３）の電界強度分布と電流密度分布をそれぞれ比較したものである。共に、トレンチ７の開口幅Ｌｐｎ＝１μｍ、深さは１μｍ、トレンチ７の間隔はＬＳＢＤ＝１μｍ、サブトレンチ８の高さは４００ｎｍ、テーパー角度１２は７３度とし、逆方向に１０００Ｖ印加した場合の計算結果である。図１３（a）に示すように、従来はトレンチ７の中央に位置するｐ＋ＳｉＣ領域で電界が集中しており、図１３（b）に示すように電界集中する部分からリーク電流が流れている。
一方、本実施例は、図１３（a）に示すように、トレンチ７の下に形成されたｐ＋ＳｉＣ領域４をトレンチ７の底面の中央での接合位置よりも、トレンチ７の底面の周辺での接合位置が深くなるように形成する。そのため、従来例では起こる電界集中が緩和され、図１３（b）に示すようにリーク電流が低減される（実質上流れない）。
図１２に図１３中ＣＣとＤＤに沿った電界強度分布を示す。従来ではトレンチ７の中央においてｐ＋ＳｉＣ領域で電界が集中しており、トレンチ７の中央において電界強度は最大値をとり、ＳｉＣの絶縁破壊電界である３ＭＶ／ｃｍを越える。
一方、実施例３では、トレンチ７の下のｐ＋ＳｉＣ領域４をトレンチ７の中央での接合位置よりも、トレンチ７の周辺（端部）での接合位置が深くなるように形成している、トレンチ７中央部分で電界が低減され、最大値は３ＭＶ／ｃｍを越えない。
このように、ｐ＋ＳｉＣ領域４をトレンチ７の底面の中央での接合位置よりも、トレンチ７の底面の周辺（トレンチ端部）での接合位置が深くしているので、トレンチ７の下のｐ＋ＳｉＣ領域４で電界が集中して耐圧が低下することを抑制できる。
図１５にトレンチ７の開口幅Ｌｐｎと耐圧の関係の計算結果を示す。トレンチ７の深さは１μｍ、サブトレンチ８の高さ（サブトレンチ７中央の凸部の高さ）は４００ｎｍ、トレンチ７の間隔はＬＳＢＤ＝１μｍ、テーパー角度１２は７３度とした。従来はトレンチ７の開口幅Ｌｐｎを３μｍから１μｍに小さくすると電界集中が起こりやすくなり、耐圧が約１５０Ｖ低下してしまう。実施例３の場合、トレンチ７の開口幅を１μｍとしても耐圧の劣化を約６０Ｖに抑えることができ、従来よりも約１００Ｖ高い耐圧を保持できる。
図１６にトレンチ７の開口幅Ｌｐｎを１μｍ、１．５μｍ、２μｍ、３μｍとした場合の、サブトレンチ８の高さと耐圧の関係の計算結果を示す。トレンチ７の深さは１μｍ、トレンチ７の間隔はＬＳＢＤ＝１μｍとした。トレンチ７開口幅Ｌｐｎが１．５μｍ、２μｍ、３μｍと広くなると、サブトレンチ８を形成することで、耐圧は低下する。よって開口部が広い素子終端部のターミネーショントレンチ９の底面部にはサブトレンチ８を設けない。トレンチ７の開口幅を１μｍまで小さくすると、サブトレンチ８を設けることで、耐圧が向上する。また、サブトレンチ８は２００ｎｍ以上の高さを必要とし、その効果はサブトレンチ８の高さが８００ｎｍでも同様の効果があることを確認した。
上記各実施例はトレンチ型ジャンクションバリアショットキーダイオード単体について記載したが、例えば、スイッチング素子である接合ＦＥＴ（ＪＦＥＴ）やＭＯＳＦＥＴとの混載素子のダイオード部分に適用しても同様の効果が得られる。
１…ｎ＋ＳｉＣ基板、２…ｎ−ＳｉＣドリフト層、３…ショットキー接合領域、４…ｐ＋ＳｉＣ領域、５…ショットキーダイオードのアノード電極、６…カソード電極、７…トレンチ、８…サブトレンチ、９…素子終端部のトレンチ、１０…ターミネーション領域、１１…シリコン酸化膜、１２…トレンチ側面のテーパー角度

Claims (14)

  1. 不純物を含み第１導電型を有する炭化珪素基板と、
    前記基板上に形成され、前記基板より不純物濃度の低い第１導電型のドリフト層と、
    前記ドリフト層表面に形成され、底面と側面をもつ複数個の第１トレンチ群と、
    前記第１トレンチの内壁部に接するように形成された第２導電型不純物領域と、
    前記第１トレンチ群の間に挟まれたショットキー接合領域と、
    前記ドリフト層表面に接するように形成された第１電極と、
    前記基板の裏面に形成された第２電極を具備するショットキー接合型半導体装置の製造方法であって、
    前記第１トレンチの底面の中央よりも周辺を深く掘ってサブトレンチを形成し、
    前記第１トレンチの内壁部へ、第２導電型の不純物を基板表面に対して垂直にイオン注入して前記第２導電型不純物領域を形成することを特徴とするショットキー接合型半導体装置の製造方法。
  2. 前記第１トレンチを、前記ドリフト層表面に互いに並列に並ぶように形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。
  3. 前記第１トレンチを前記ドリフト層表面に幅１μｍ以下に開口することを特徴とする請求項1に記載のショットキーダイオードの製造方法。
  4. 前記第１トレンチの底面の周辺の深さを、トレンチ７底面の中央の深さよりも２００ｎｍ以上深く形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。
  5. 前記第１トレンチの前記ドリフト層表面における開口幅よりもトレンチの底面の幅を小さく形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。
  6. 前記第１トレンチの内壁部に接するように形成された前記第２導電型不純物領域を、
    トレンチの底面の中央での接合位置よりもトレンチの底面の周辺での接合位置が深くなるように形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。
  7. 前記第１トレンチの前記ドリフト層表面における開口幅をＬｐｎとし、前記第１トレンチの間に挟まれたショットキー接合領域の幅をＬＳＢＤとすると、Ｌｐｎ+ＬＳＢＤが２μｍ以下となるように形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。
  8. 半導体装置の終端部において、前記第１トレンチを取り囲むように、前記第１トレンチよりもドリフト層表面における開口幅が広い第２のトレンチを配置し、前記第２のトレンチの底面の周辺の深さと前記第２のトレンチの底面の中央の深さを等しく形成することを特徴とする請求項1に記載のショットキー接合型半導体装置の製造方法。
  9. 第１導電型の炭化珪素基板上に第１導電型の炭化珪素で構成されたドリフト層を形成し、
    前記ドリフト層上に酸化膜を形成し、
    前記酸化膜に複数の開口部を形成し、
    前記酸化膜をマスクとして、第１トレンチと、前記第１トレンチの底面の中央よりも周辺を深く掘ったサブトレンチと、を形成し、
    前記酸化膜をマスクとして前記第１トレンチの内壁部へ第２導電型の不純物を基板表面に対して垂直にイオン注入して第２導電型不純物領域を形成することを特徴とするショットキー接合型半導体装置の製造方法。
  10. 第１導電型の炭化珪素基板と、
    前記炭化珪素基板よりも不純物濃度が低い第１導電型の第１領域と、第２導電型の第２領域とを有する炭化珪素層と、
    前記炭化珪素層の第１導電型の第１領域との間でショットキー接合している第１電極と、
    前記炭化珪素基板の裏面との間でオーミック接合している第２電極とを備え、
    前記炭化珪素層は第１トレンチと、前記第１トレンチ内に、前記第１トレンチの底面の中央よりも周辺を深く掘って形成された第２トレンチであるサブトレンチとを備え、
    前記サブトレンチの内壁に位置する炭化珪素層は前記第２領域であり、
    前記第２領域は、前記第１トレンチの中央の下よりも、前記第１トレンチの側面の下の方が接合位置が深いことを特徴とするショットキー接合型半導体装置。
  11. 請求項１０において、
    前記サブトレンチの下方にサブトレンチの形状に応じた不純物濃度のピークがあることを特徴とするショットキー接合型半導体装置。
  12. 請求項１０において、
    前記第１トレンチの開口幅が１μｍ以下であることを特徴とするショットキー接合型半導体装置。
  13. 請求項１０において、
    前記サブトレンチの深さは２００ｎｍ以上あることを特徴とするショットキー接合型半導体装置。
  14. 請求項１０において、
    前記サブトレンチは上に向かって徐々に幅がせまくなるテーパ状の内壁を備え、
    前記第１トレンチの幅が上に向かって徐々に幅が広くなるテーパ状の内壁を備えていることを特徴とするショットキー接合型半導体装置。
JP2011238190A 2011-10-31 2011-10-31 トレンチ型ショットキー接合型半導体装置及びその製造方法 Active JP5865016B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011238190A JP5865016B2 (ja) 2011-10-31 2011-10-31 トレンチ型ショットキー接合型半導体装置及びその製造方法
DE102012021534.7A DE102012021534B4 (de) 2011-10-31 2012-10-31 Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
US13/665,311 US9159562B2 (en) 2011-10-31 2012-10-31 Trench type Schottky junction semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011238190A JP5865016B2 (ja) 2011-10-31 2011-10-31 トレンチ型ショットキー接合型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013098268A JP2013098268A (ja) 2013-05-20
JP5865016B2 true JP5865016B2 (ja) 2016-02-17

Family

ID=48084459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011238190A Active JP5865016B2 (ja) 2011-10-31 2011-10-31 トレンチ型ショットキー接合型半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US9159562B2 (ja)
JP (1) JP5865016B2 (ja)
DE (1) DE102012021534B4 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003191A (ja) * 2012-06-20 2014-01-09 Hitachi Ltd 半導体装置
US9029974B2 (en) 2013-09-11 2015-05-12 Infineon Technologies Ag Semiconductor device, junction field effect transistor and vertical field effect transistor
US9515199B2 (en) * 2015-01-02 2016-12-06 Cree, Inc. Power semiconductor devices having superjunction structures with implanted sidewalls
CN106653869A (zh) * 2016-12-14 2017-05-10 丽晶美能（北京）电子技术有限公司 功率二极管
US10276731B2 (en) 2017-03-16 2019-04-30 Toyoda Gosei Co., Ltd. Schottky barrier diode
JP7059555B2 (ja) * 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
CN109509706B (zh) * 2018-12-29 2023-05-02 重庆伟特森电子科技有限公司 一种碳化硅二极管的制备方法及碳化硅二极管
CN113614924A (zh) * 2019-03-29 2021-11-05 京瓷株式会社 半导体装置以及半导体装置的制造方法
CN116344591B (zh) * 2023-05-29 2023-09-01 深圳腾睿微电子科技有限公司 具有jbs晶胞结构的碳化硅半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345100A (en) 1991-03-29 1994-09-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
JP3327571B2 (ja) 1991-03-29 2002-09-24 新電元工業株式会社 半導体装置
JP2879479B2 (ja) 1991-04-19 1999-04-05 新電元工業株式会社 ショットキバリア半導体装置
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
JP2002009082A (ja) * 2000-06-21 2002-01-11 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
JP2009224485A (ja) * 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc ダイオードとその製造方法
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
DE102009046596A1 (de) * 2009-11-11 2011-05-12 Robert Bosch Gmbh Schottkydiode

Also Published As

Publication number Publication date
JP2013098268A (ja) 2013-05-20
US20130105820A1 (en) 2013-05-02
DE102012021534B4 (de) 2018-01-25
DE102012021534A1 (de) 2013-05-02
US9159562B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
JP5865016B2 (ja) トレンチ型ショットキー接合型半導体装置及びその製造方法
US20210367029A1 (en) Superjunction power semiconductor devices formed via ion implantation channeling techniques and related methods
US9041173B2 (en) Semiconductor device
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
JP5774205B2 (ja) 半導体装置
JP5665912B2 (ja) 半導体装置及びその製造方法
US20130140584A1 (en) Semiconductor device
US8890169B2 (en) Semiconductor device
JP2012059841A (ja) 半導体装置
US10229969B2 (en) Power semiconductor device
US10062750B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2013115394A (ja) ジャンクションバリアショットキーダイオード
US10529799B2 (en) Semiconductor device
JP5428435B2 (ja) ショットキーバリアダイオードを備えた半導体装置およびその製造方法
JP2015207723A (ja) 炭化珪素半導体装置およびその製造方法
JP5630552B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2017187856A1 (ja) 半導体装置
US10269952B2 (en) Semiconductor device having steps in a termination region and manufacturing method thereof
KR20210008296A (ko) 반도체 소자 및 그의 제조방법
KR20210013947A (ko) 쇼트키 배리어 다이오드
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
US20200403066A1 (en) Semiconductor device
CN116759443A (zh) Mosfet器件及其制作方法
CN116864542A (zh) 基于反角沟槽刻蚀-侧壁离子注入的超级结sbd及制备方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151225

R150 Certificate of patent or registration of utility model

Ref document number: 5865016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150