KR20140086688A - 쇼트키 배리어 다이오드 및 그 제조 방법 - Google Patents

쇼트키 배리어 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20140086688A
KR20140086688A KR20120157484A KR20120157484A KR20140086688A KR 20140086688 A KR20140086688 A KR 20140086688A KR 20120157484 A KR20120157484 A KR 20120157484A KR 20120157484 A KR20120157484 A KR 20120157484A KR 20140086688 A KR20140086688 A KR 20140086688A
Authority
KR
South Korea
Prior art keywords
trench
type
region
buffer layer
electrode
Prior art date
Application number
KR20120157484A
Other languages
English (en)
Inventor
홍경국
이종석
천대환
정영균
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR20120157484A priority Critical patent/KR20140086688A/ko
Priority to US14/066,460 priority patent/US20140183554A1/en
Priority to CN201310542137.5A priority patent/CN103915511A/zh
Publication of KR20140086688A publication Critical patent/KR20140086688A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+형 탄화 규소 기판, n+형 탄화 규소 기판의 제1면에 배치되어 있으며, 전극 영역 및 전극 영역의 외부에 위치한 종단 영역을 포함하는 n-형 에피층, 종단 영역의 n-형 에피층에 배치되어 있는 제1 트렌치 및 제2 트렌치, 제1 트렌치 및 제2 트렌치 아래에 배치되어 있는 p 영역, 전극 영역의 n-형 에피층 위에 배치되어 있는 쇼트키 전극, 그리고 n+형 탄화 규소 기판의 제2면에 위치하는 오믹 전극을 포함하고, 제1 트렌치 및 제2 트렌치는 서로 인접하게 배치되어 단차를 형성하고 있다.

Description

쇼트키 배리어 다이오드 및 그 제조 방법{SCHOTTKY BARRIER DIODE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 탄화 규소(SiC, 실리콘 카바이드)를 포함하는 쇼트키 배리어 다이오드 및 그 제조 방법에 관한 것이다.
쇼트키 배리어 다이오드(schottky barrier diode, SBD)는 일반적인 PN 다이오드와 달리 PN 접합을 이용하지 않고, 전극과 반도체가 접합된 쇼트키 접합을 이용하는 것으로, 빠른 스위칭 특성을 나타내며, PN 다이오드 보다 낮은 턴 온 전압 특성을 갖는다.
이러한 쇼트키 배리어 다이오드는 전극의 가장자리 부분에 전계가 집중되어 쇼트키 배리어 다이오드의 이론적인 항복 값만큼의 항복 전압을 확보할 수 없는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 쇼트키 배리어 다이오드에서 전극의 가장자리 부분에 전계 집중을 분산시켜 쇼트키 배리어 다이오드의 항복 전압을 향상시키는 것이다.
본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+형 탄화 규소 기판, n+형 탄화 규소 기판의 제1면에 배치되어 있으며, 전극 영역 및 전극 영역의 외부에 위치한 종단 영역을 포함하는 n-형 에피층, 종단 영역의 n-형 에피층에 배치되어 있는 제1 트렌치 및 제2 트렌치, 제1 트렌치 및 제2 트렌치 아래에 배치되어 있는 p 영역, 전극 영역의 n-형 에피층 위에 배치되어 있는 쇼트키 전극, 그리고 n+형 탄화 규소 기판의 제2면에 위치하는 오믹 전극을 포함하고, 제1 트렌치 및 제2 트렌치는 서로 인접하게 배치되어 단차를 형성하고 있다.
제1 트렌치의 하부면은 제2 트렌치의 하부면 보다 더 아래에 배치되어 있을 수 있다.
제1 트렌치는 전극 영역에 인접하게 배치되어 있을 수 있다.
p 영역은 제2 트렌치에 인접한 종단 영역의 n-형 에피층의 상부면 아래까지 연장되어 있을 수 있다.
쇼크키 전극은 종단 영역까지 연장되어 p 영역과 접촉되어 있을 수 있다.
본 발명의 한 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법은 n+형 탄화 규소 기판의 제1면에 제1 에피택셜 성장으로 전극 영역 및 전극 영역의 외부에 위치한 종단 영역을 포함하는 n-형 에피층을 형성하는 단계, 종단 영역의 n-형 에피층의 일부를 식각하여 예비 트렌치를 형성하는 단계, 예비 트렌치의 일부를 식각하여 제1 트렌치 및 제2 트렌치를 형성하는 단계, 제1 트렌치, 제2 트렌치 및 제2 트렌치에 인접한 종단 영역의 n-형 에피층의 상부면에 p 이온을 주입하여 제1 트렌치, 제2 트렌치 및 제2 트렌치에 인접한 종단 영역의 n-형 에피층의 상부면 아래에 p 영역을 형성하는 단계, 전극 영역의 n-형 에피층 위에 쇼트기 전극을 형성하는 단계, 그리고 n+형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고, 제1 트렌치 및 제2 트렌치는 서로 인접하게 배치되어 단차를 형성한다.
본 발명의 다른 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법은 n+형 탄화 규소 기판의 제1면에 제2 에피택셜 성장으로 전극 영역 및 전극 영역의 외부에 위치한 종단 영역을 포함하는 제1 예비 n-형 에피층을 형성하는 단계, 종단 영역의 제1 예비 n-형 에피층의 일부 위에 제1 마스크를 형성하는 단계, 제1 예비 n-형 에피층 위에 제3 에피택셜 성장으로 제2 예비 n-형 에피층을 형성하는 단계, 제1 마스크 및 종단 영역의 제2 예비 n-형 에피층의 일부 위에 제2 마스크를 형성하는 단계, 제2 예비 n-형 에피층 위에 제4 에피택셜 성장으로 제3 예비 n-형 에피층을 형성하여 n-형 에피층을 완성하는 단계, 제1 마스크 및 제2 마스크를 제거하여 제1 트렌치 및 제2 트렌치를 형성하는 단계, 제1 트렌치, 제2 트렌치 및 제2 트렌치에 인접한 종단 영역의 n-형 에피층의 상부면에 p 이온을 주입하여 제1 트렌치, 제2 트렌치 및 제2 트렌치에 인접한 종단 영역의 n-형 에피층의 상부면 아래에 p 영역을 형성하는 단계, 전극 영역의 n-형 에피층 위에 쇼트기 전극을 형성하는 단계, 그리고 n+형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고, 제1 트렌치 및 제2 트렌치는 서로 인접하게 배치되어 단차를 형성한다.
제2 마스크의 폭은 제1 마스크의 폭보다 더 넓게 형성될 수 있다.
제1 마스크 및 제2 예비 n-형 에피층의 두께는 동일할 수 있다.
제2 마스크 및 제3 예비 n-형 에피층의 두께는 동일할 수 있다.
본 발명의 다른 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법은 n+형 탄화 규소 기판의 제1면에 에피택셜 성장으로 전극 영역 및 전극 영역의 외부에 위치한 종단 영역을 포함하는 n-형 에피층을 형성하고, n-형 에피층 위에 제1 버퍼층을 형성하는 단계, 종단 영역에 위치한 제1 버퍼층을 식각하여 종단 영역의 n-형 에피층을 노출하는 제1 버퍼층 패턴을 형성하는 단계, 제1 버퍼층 패턴 및 종단 영역의 n-형 에피층 위에 제2 버퍼층을 형성하는 단계, 제1 버퍼층 패턴 위에 위치한 제2 버퍼층을 식각하여 제1 버퍼층 패턴을 노출하는 제2 버퍼층 패턴을 형성하는 단계, 제2 버퍼층 패턴을 가로 방향으로 제1 등방성 식각을 실시하여 n-형 에피층의 제1 부분을 노출하는 제3 버퍼층을 패턴을 형성하는 단계, n-형 에피층의 제1 부분을 식각하여 예비 트렌치를 형성하는 단계, 제3 버퍼층을 패턴을 가로 방향으로 제2 등방성 식각을 실시하여 n-형 에피층의 제2 부분을 노출하는 제4 버퍼층 패턴을 형성하는 단계, 예비 트렌치 및 n-형 에피층의 제2 부분을 식각하여 제1 트렌치 및 제2 트렌치를 각각 형성하는 단계, 제4 버퍼층 패턴을 가로 방향으로 제3 등방성 식각을 실시하여 n-형 에피층의 제3 부분을 노출하는 제5 버퍼층 패턴을 형성하는 단계, 제1 트렌치, 제2 트렌치 및 n-형 에피층의 제3 부분에 p 이온을 주입하여 제1 트렌치, 제2 트렌치 및 n-형 에피층의 제3 부분의 표면 아래에 p 영역을 형성하는 단계, 전극 영역의 n-형 에피층 위에 쇼트기 전극을 형성하는 단계, 그리고 n+형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고, 제1 트렌치 및 제2 트렌치는 서로 인접하게 배치되어 단차를 형성한다.
제1 버퍼층 패턴은 전극 영역에 위치하고, 제2 버퍼층 패턴은 상기 종단 영역에 위치하고, 제1 버퍼층 패턴과 제2 버퍼층 패턴은 서로 접촉할 수 있다.
제1 등방성 식각은 제1 버퍼층 패턴과 제2 버퍼층 패턴은 접촉하는 부분에서 실시할 수 있다.
예비 트렌치와 제3 버퍼층 패턴은 서로 인접하고, 제2 등방성 식각은 예비 트렌치와 인접한 부분에서 실시할 수 있다.
제2 트렌치와 제4 버퍼층 패턴은 서로 인접하고, 제3 등방성 식각은 제2 트렌치와 인접한 부분에서 실시할 수 있다.
제1 버퍼층은 비정질 탄소로 형성하고, 제2 버퍼층은 산화막으로 형성할 수 있다.
이와 같이 본 발명의 실시예에 따르면, 종단 영역에 단차를 형성하는 제1 트렌치와 제2 트렌치를 서로 인접하게 배치하고, 제1 트렌치, 제2 트렌치 및 종단 영역의 n-형 에피층의 상부면 아래에 p 영역을 배치하여 쇼트키 전극의 가장자리 부분에 전계가 집중되는 것을 분산시킬 수 있다.
이에 따라, 쇼트키 배리어 다이오드의 항복 전압을 향상 시킬 수 있다.
도 1은 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 단면도 이다.
도 2 내지 도 6은 본 발명의 한 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
도 7 내지 도 13은 본 발명의 다른 실시예에 따는 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
도 14 내지 도 24는 본 발명의 다른 실시예에 따는 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
도 25는 본 발명의 실시예에 따른 쇼트키 배리어 다이오드 및 종래의 쇼트키 배리어 다이오드의 항복 전압을 비교한 그래프이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 단면도 이다.
도 1을 참조하면, 본 실시예에 따른 쇼트키 배리어 다이오드는 n+형 탄화 규소 기판(100)의 제1면에 n-형 에피층(200)이 배치되어 있고, n-형 에피층(200) 위에는 쇼트키 전극(400)이 배치되어 있다. n+형 탄화 규소 기판(100)의 제2면에는 오믹 전극(600)이 배치되어 있다.
또한, n-형 에피층(200)은 전극 영역(A) 및 전극 영역(A)의 외부에 위치한 종단 영역(B)을 포함한다. 쇼트키 전극(400)은 전극 영역(A)의 n-형 에피층(200) 위에 배치되어 있다.
종단 영역(B)의 n-형 에피층(200) 에는 제1 트렌치(210) 및 제2 트렌치(220)가 배치되어 있다. 제1 트렌치(210)와 제2 트렌치(220)는 서로 인접하게 배치되어 단차를 형성하고 있으며, 제1 트렌치(210)의 하부면은 제2 트렌치(220)의 하부면 보다 더 아래에 배치되어 있다.
또한, 제1 트렌치(210)은 전극 영역(A)에 인접하게 배치되어 있고, 제2 트렌치(220)는 종단 영역(B)의 n-형 에피층(200)의 상부면에 인접하게 배치되어 있다.
제1 트렌치(210) 및 제2 트렌치(220) 아래에는 p 영역(300)이 배치되어 있다. 또한, p 영역(300)은 종단 영역(B)의 n-형 에피층(200)의 상부면 아래까지 연장되어 있다.
또한, 쇼트키 전극(400)은 종단 영역(B)까지 연장되어 제1 트렌치(210) 아래에 배치되어 있는 p 영역(300)에 접촉되어 있다.
이와 같이, 종단 영역(B)에 단차를 형성하는 제1 트렌치(210)와 제2 트렌치(220)를 서로 인접하게 배치하고, 제1 트렌치(210), 제2 트렌치(220) 및 종단 영역(B)의 n-형 에피층(200)의 상부면 아래에 p 영역(300)을 배치하여 쇼트키 전극(400)의 가장자리 부분에 전계가 집중되는 것을 분산시킬 수 있다. 이에 따라, 쇼트키 배리어 다이오드의 항복 전압을 향상 시킬 수 있다.
또한, 항복 전압이 향상된 만큼 n-형 에피층(200)의 두께를 줄일 수 있으므로, 쇼트키 배리어 다이오드의 온 저항을 감소 시킬 수 있다.
그러면, 도 2 내지 도 6 및 도 1을 참고하여, 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법에 대해 상세하게 설명한다.
도 2 내지 도 6은 본 발명의 한 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
도 2에 도시한 바와 같이, n+형 탄화 규소 기판(100)을 준비하고, n+형 탄화 규소 기판(100)의 제1면에 제1 에피택셜 성장으로 n-형 에피층(200)을 형성한다. n-형 에피층(200)은 전극 영역(A) 및 전극 영역(A)의 외부에 위치하는 종단 영역(B)을 포함한다.
도 3에 도시한 바와 같이, 종단 영역(B)에 위치한 n-형 에피층(200)의 일부를 식각하여 예비 트렌치(225)를 형성한다.
도 4에 도시한 바와 같이, 예비 트렌치(255)의 일부를 식각하여 제1 트렌치(210) 및 제2 트렌치(220)를 형성한다. 제1 트렌치(210)와 제2 트렌치(220)는 서로 인접하게 위치하여 단차를 형성하고 있으며, 제1 트렌치(210)의 하부면은 제2 트렌치(220)의 하부면 보다 더 아래에 형성된다.
또한, 제1 트렌치(210)은 전극 영역(A)에 인접하고, 제2 트렌치(220)는 종단 영역(B)의 n-형 에피층(200)의 상부면에 인접한다.
도 5에 도시한 바와 같이, 제1 트렌치(210), 제2 트렌치(220) 및 종단 영역(B)의 n-형 에피층(200)의 일부 표면에 p 이온을 주입하여 제1 트렌치(210), 제2 트렌치(220) 및 종단 영역(B)의 n-형 에피층(200)의 일부 표면 아래에 p 영역(300)을 형성한다.
도 6에 도시한 바와 같이, 전극 영역(A)에 위치한 n-형 에피층(200) 위에 쇼트키 전극(400)을 형성한다. 쇼트키 전극(400)은 종단 영역(B)까지 연장되어 제1 트렌치(210) 아래의 p 영역(300)에 접촉한다.
도 1에 도시한 바와 같이, n+형 탄화 규소 기판(100)의 제2면에 오믹 전극(600)을 형성한다.
그러면, 도 7 내지 도 13 및 도 1을 참고하여 본 발명의 다른 실시예에 따는 쇼트키 배리어 다이오드의 제조 방법에 대해서 설명한다.
도 7 내지 도 13은 본 발명의 다른 실시예에 따는 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
도 7에 도시한 바와 같이, n+형 탄화 규소 기판(100)을 준비하고, n+형 탄화 규소 기판(100)의 제1면에 제2 에피택셜 성장으로 전극 영역(A) 및 전극 영역(A)의 외부에 위치하는 종단 영역(B)을 포함하는 제1 예비 n-형 에피층(201)을 형성한다. 이어서, 종단 영역(B)에 위치한 제1 예비 n-형 에피층(201)의 일부 위에 제1 마스크(50)를 형성한다. 제1 마스크(50)은 전극 영역(A)에 인접하게 형성한다.
도 8에 도시한 바와 같이, 제1 예비 n-형 에피층(201) 위에 제3 에피택셜 성장으로 제2 예비 n-형 에피층(202)을 형성한다. 이 때, 제1 마스크(50)가 형성된 부분은 제3 에피택셜 성장이 일어나지 않는다. 제1 마스크(50) 및 제2 예비 n-형 에피층(202)의 두께는 동일하다.
도 9에 도시한 바와 같이, 제1 마스크(50) 및 종단 영역(B)에 위치한 제2 예비 n-형 에피층(202)의 일부 위에 제2 마스크(60)를 형성한다. 제2 마스크(60)의 폭은 제1 마스크(50)의 폭보다 더 넓게 형성한다.
도 10에 도시한 바와 같이, 제2 예비 n-형 에피층(202) 위에 제4 에피택셜 성장으로 제3 예비 n-형 에피층(203)을 형성하여 n-형 에피층(200)을 완성한다. 즉, n-형 에피층(200)은 제1 예비 n-형 에피층(201), 제2 예비 n-형 에피층(202) 및 제3 예비 n-형 에피층(203)을 포함한다. 이 때, 제2 마스크(60)가 형성된 부분은 제4 에피택셜 성장이 일어나지 않는다. 제2 마스크(60) 및 제3 예비 n-형 에피층(203)의 두께는 동일하다.
도 11에 도시한 바와 같이, 제1 마스크(50) 및 제2 마스크(60)을 제거하여 제1 트렌치(210) 및 제2 트렌치(220)를 형성한다. 제1 트렌치(210)와 제2 트렌치(220)는 서로 인접하게 위치하여 단차를 형성하고 있으며, 제1 트렌치(210)의 하부면은 제2 트렌치(220)의 하부면 보다 더 아래에 형성된다.
또한, 제1 트렌치(210)은 전극 영역(A)에 인접하고, 제2 트렌치(220)는 종단 영역(B)의 n-형 에피층(200)의 상부면에 인접한다.
도 12에 도시한 바와 같이, 제1 트렌치(210), 제2 트렌치(220) 및 종단 영역(B)의 n-형 에피층(200)의 일부 표면에 p 이온을 주입하여 제1 트렌치(210), 제2 트렌치(220) 및 종단 영역(B)의 n-형 에피층(200)의 일부 표면 아래에 p 영역(300)을 형성한다.
도 13에 도시한 바와 같이, 전극 영역(A)에 위치한 n-형 에피층(200) 위에 쇼트키 전극(400)을 형성한다. 쇼트키 전극(400)은 종단 영역(B)까지 연장되어 제1 트렌치(210) 아래의 p 영역(300)에 접촉한다.
도 1에 도시한 바와 같이, n+형 탄화 규소 기판(100)의 제2면에 오믹 전극(600)을 형성한다.
그러면, 도 14 내지 도 24 및 도 1을 참고하여 본 발명의 다른 실시예에 따는 쇼트키 배리어 다이오드의 제조 방법에 대해서 설명한다.
도 14 내지 도 24는 본 발명의 다른 실시예에 따는 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
도 14에 도시한 바와 같이, n+형 탄화 규소 기판(100)을 준비하고, n+형 탄화 규소 기판(100)의 제1면에 제1 에피택셜 성장으로 n-형 에피층(200)을 형성한다. n-형 에피층(200)은 전극 영역(A) 및 전극 영역(A)의 외부에 위치하는 종단 영역(B)을 포함한다.
이어서, n-형 에피층(200) 위에 제1 버퍼층(70)을 형성한다. 제1 버퍼층(70)은 비정질 탄소로 형성할 수 있다.
도 15에 도시한 바와 같이, 종단 영역(B)에 위치한 제1 버퍼층(70)을 식각하여 제1 버퍼층 패턴(75)을 형성한다. 제1 버퍼층 패턴(75)은 전극 영역(A)의 n-형 에피층(200) 위에 위치하며, 종단 영역(B)의 n-형 에피층(200)을 노출한다.
도 16에 도시한 바와 같이, 제1 버퍼층 패턴(75) 및 종단 영역(B)의 n-형 에피층(200) 위에 제2 버퍼층(80)을 형성한다. 제2 버퍼층(80)은 산화막으로 형성할 수 있다.
도 17에 도시한 바와 같이, 제1 버퍼층 패턴(75) 위에 위치한 제2 버퍼층(80)을 식각하여 제2 버퍼층 패턴(85)을 형성한다. 제2 버퍼층 패턴(85)은 종단 영역(B)의 n-형 에피층(200) 위에 위치하며, 제1 버퍼층 패턴(75)을 노출한다. 제2 버퍼층 패턴(85)의 두께는 제1 버퍼층 패턴(75)의 두께보다 더 두껍다.
도 18에 도시한 바와 같이, 제2 버퍼층 패턴(85)을 식각하여 제3 버퍼층 패턴(86)을 형성한다. 이 때, 제1 버퍼층 패턴(75)과 제2 버퍼층 패턴(85)이 접촉하는 부분에서, 가로 방향으로 제2 버퍼층 패턴(85)을 등방성 식각하는 제1 등방성 식각을 실시한다. 제3 버퍼층 패턴(86)은 n-형 에피층(200)의 제1 부분(C)을 노출한다. n-형 에피층(200)의 제1 부분(C)은 종단 영역(B)에 위치하고, 전극 영역(A)에 인접한다.
도 19에 도시한 바와 같이, n-형 에피층(200)의 제1 부분(C)을 식각하여 예비 트렌치(205)를 형성한다. 이 때, 식각은 세로 방향으로 실시한다.
도 20에 도시한 바와 같이, 제3 버퍼층 패턴(86)을 식각하여 제4 버퍼층 패턴(87)을 형성한다. 이 때, 예비 트렌치(205)와 인접하는 부분에서 가로 방향으로 제3 버퍼층 패턴(86)을 등방성 식각하는 제2 등방성 식각을 실시한다. 제4 버퍼층 패턴(87)은 n-형 에피층(200)의 제2 부분(D)을 노출한다. n-형 에피층(200)의 제2 부분(D)은 종단 영역(B)에 위치하고, 예비 트렌치(205)에 인접한다.
도 21에 도시한 바와 같이, 예비 트렌치(205) 및 n-형 에피층(200)의 제2 부분(D)을 식각하여 제1 트렌치(210) 및 제2 트렌치(220)를 각각 형성한다.
제1 트렌치(210)와 제2 트렌치(220)는 서로 인접하게 위치하여 단차를 형성하고 있으며, 제1 트렌치(210)의 하부면은 제2 트렌치(220)의 하부면 보다 더 아래에 형성된다.
또한, 제1 트렌치(210)은 전극 영역(A)에 인접하고, 제2 트렌치(220)는 종단 영역(B)의 n-형 에피층(200)의 상부면에 인접한다.
이와 같이, 다른 식각 마스크를 사용하지 않고, 기존의 버퍼층 패턴들을 이용하여 제1 트렌치(210) 및 제2 트렌치(220)를 형성할 수 있다. 또한, 가로 방향을 등방성 식각을 실시하여 제3 버퍼층 패턴(86) 및 제4 버퍼층 패턴(87)을 형성하므로, 제1 트렌치(210) 및 제2 트렌치(220)의 폭을 조절하는 용이하다.
도 22에 도시한 바와 같이, 제4 버퍼층 패턴(87)을 식각하여 제5 버퍼층 패턴(88)을 형성한다. 이 때, 제2 트렌치(220)와 인접하는 부분에서 가로 방향으로 제4 버퍼층 패턴(87)을 등방성 식각하는 제3 등방성 식각을 실시한다. 제5 버퍼층 패턴(88)은 n-형 에피층(200)의 제3 부분(E)을 노출한다. n-형 에피층(200)의 제3 부분(E)은 종단 영역(B)에 위치하고, 제2 트렌치(220)에 인접한다.
도 23에 도시한 바와 같이, 제1 트렌치(210), 제2 트렌치(220) 및 n-형 에피층(200)의 제3 부분(E)에 p 이온을 주입하여 제1 트렌치(210), 제2 트렌치(220) 및 n-형 에피층(200)의 제3 부분(E)의 표면 아래에 p 영역(300)을 형성한다. 이 때, 다른 마스크를 사용하지 않고, 기존의 제1 버퍼층 패턴(75)과 제5 버퍼층 패턴(88)을 마스크로 사용하여 p 이온을 주입한다.
도 24에 도시한 바와 같이, 제1 버퍼층 패턴(75)과 제5 버퍼층 패턴(88)을 제거한 후, 전극 영역(A)에 위치한 n-형 에피층(200) 위에 쇼트키 전극(400)을 형성한다. 이 때, 제1 버퍼층 패턴(75)은 애슁 공정을 실시하여 제거하고, 제5 버퍼층 패턴(88)은 습식 식각을 실시하여 제거한다.
쇼트키 전극(400)은 종단 영역(B)까지 연장되어 제1 트렌치(210) 아래의 p 영역(300)에 접촉한다.
도 1에 도시한 바와 같이, n+형 탄화 규소 기판(100)의 제2면에 오믹 전극(600)을 형성한다.
그러면, 도 25를 참고하여 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 특성에 대하여 설명한다.
도 25는 본 발명의 실시예에 따른 쇼트키 배리어 다이오드 및 종래의 쇼트키 배리어 다이오드의 항복 전압을 비교한 그래프이다.
도 25에서 A1은 종래의 쇼트키 배리어 다이오드의 항복 전압을 나타내고, B1은 본 발명에 따른 쇼트키 배리어 다이오드의 항복 전압을 나타낸다.
도 26에 도시한 바와 같이, 본 발명에 따른 쇼트키 배리어 다이오드의 항복 전압은 689V로 나타났고, 종래의 쇼트키 배리어 다이오드의 항복 전압은 575V로 나타났다. 이에, 본 발명에 따른 쇼트키 배리어 다이오드의 항복 전압이 종래의 쇼트키 배리어 다이오드의 항복 전압에 대해 약 20% 정도 향상되었음을 알 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
50: 제1 마스크 60: 제2 마스크
70: 제1 버퍼층 75: 제1 버퍼층 패턴
80: 제2 버퍼층 85: 제2 버퍼층 패턴
86: 제3 버퍼층 패턴 87: 제4 버퍼층 패턴
88: 제5 버퍼층 패턴 100: n+형 탄화 규소 기판
200: n-형 에피층 201: 제1 예비 에피층
202: 제2 예비 에피층 203: 제3 예비 에피층
205, 225: 예비 트렌치 210: 제1 트렌치
220: 제2 트렌치 300: p 영역
400: 쇼트키 전극 500: 오믹 전극

Claims (25)

  1. n+형 탄화 규소 기판,
    상기 n+형 탄화 규소 기판의 제1면에 배치되어 있으며, 전극 영역 및 상기 전극 영역의 외부에 위치한 종단 영역을 포함하는 n-형 에피층,
    상기 종단 영역의 상기 n-형 에피층에 배치되어 있는 제1 트렌치 및 제2 트렌치,
    상기 제1 트렌치 및 상기 제2 트렌치 아래에 배치되어 있는 p 영역,
    상기 전극 영역의 상기 n-형 에피층 위에 배치되어 있는 쇼트키 전극, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 위치하는 오믹 전극을 포함하고,
    상기 제1 트렌치 및 상기 제2 트렌치는 서로 인접하게 배치되어 단차를 형성하고 있는 쇼트키 배리어 다이오드.
  2. 제1항에서,
    상기 제1 트렌치의 하부면은 상기 제2 트렌치의 하부면 보다 더 아래에 배치되어 있는 쇼트키 배리어 다이오드.
  3. 제2항에서,
    상기 제1 트렌치는 상기 전극 영역에 인접하게 배치되어 있는 쇼트키 배리어 다이오드.
  4. 제3항에서,
    상기 p 영역은 상기 제2 트렌치에 인접한 상기 종단 영역의 상기 n-형 에피층의 상부면 아래까지 연장되어 있는 쇼트키 배리어 다이오드.
  5. 제4항에서,
    상기 쇼크키 전극은 상기 종단 영역까지 연장되어 상기 p 영역과 접촉되어 있는 쇼트키 배리어 다이오드.
  6. n+형 탄화 규소 기판의 제1면에 제1 에피택셜 성장으로 전극 영역 및 상기 전극 영역의 외부에 위치한 종단 영역을 포함하는 n-형 에피층을 형성하는 단계,
    상기 종단 영역의 상기 n-형 에피층의 일부를 식각하여 예비 트렌치를 형성하는 단계,
    상기 예비 트렌치의 일부를 식각하여 제1 트렌치 및 제2 트렌치를 형성하는 단계,
    상기 제1 트렌치, 상기 제2 트렌치 및 상기 제2 트렌치에 인접한 상기 종단 영역의 상기 n-형 에피층의 상부면에 p 이온을 주입하여 상기 제1 트렌치, 상기 제2 트렌치 및 상기 제2 트렌치에 인접한 상기 종단 영역의 상기 n-형 에피층의 상부면 아래에 p 영역을 형성하는 단계,
    상기 전극 영역의 상기 n-형 에피층 위에 쇼트기 전극을 형성하는 단계, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고,
    상기 제1 트렌치 및 상기 제2 트렌치는 서로 인접하게 배치되어 단차를 형성하는 쇼트키 배리어 다이오드의 제조 방법.
  7. 제6항에서,
    상기 제1 트렌치의 하부면은 상기 제2 트렌치의 하부면 보다 더 아래에 위치하는 쇼트키 배리어 다이오드의 제조 방법.
  8. 제7항에서,
    상기 제1 트렌치는 상기 전극 영역에 인접하게 형성되는 쇼트키 배리어 다이오드의 제조 방법.
  9. 제8항에서,
    상기 쇼크키 전극은 상기 종단 영역까지 연장되어 상기 p 영역과 접촉하는 쇼트키 배리어 다이오드의 제조 방법.
  10. n+형 탄화 규소 기판의 제1면에 제2 에피택셜 성장으로 전극 영역 및 상기 전극 영역의 외부에 위치한 종단 영역을 포함하는 제1 예비 n-형 에피층을 형성하는 단계,
    상기 종단 영역의 상기 제1 예비 n-형 에피층의 일부 위에 제1 마스크를 형성하는 단계,
    상기 제1 예비 n-형 에피층 위에 제3 에피택셜 성장으로 제2 예비 n-형 에피층을 형성하는 단계,
    상기 제1 마스크 및 상기 종단 영역의 상기 제2 예비 n-형 에피층의 일부 위에 제2 마스크를 형성하는 단계,
    상기 제2 예비 n-형 에피층 위에 제4 에피택셜 성장으로 제3 예비 n-형 에피층을 형성하여 n-형 에피층을 완성하는 단계,
    상기 제1 마스크 및 상기 제2 마스크를 제거하여 제1 트렌치 및 제2 트렌치를 형성하는 단계,
    상기 제1 트렌치, 상기 제2 트렌치 및 상기 제2 트렌치에 인접한 상기 종단 영역의 상기 n-형 에피층의 상부면에 p 이온을 주입하여 상기 제1 트렌치, 상기 제2 트렌치 및 상기 제2 트렌치에 인접한 상기 종단 영역의 상기 n-형 에피층의 상부면 아래에 p 영역을 형성하는 단계,
    상기 전극 영역의 상기 n-형 에피층 위에 쇼트기 전극을 형성하는 단계, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고,
    상기 제1 트렌치 및 상기 제2 트렌치는 서로 인접하게 배치되어 단차를 형성하는 쇼트키 배리어 다이오드의 제조 방법.
  11. 제10항에서,
    상기 제1 트렌치의 하부면은 상기 제2 트렌치의 하부면 보다 더 아래에 위치하는 쇼트키 배리어 다이오드의 제조 방법.
  12. 제11항에서,
    상기 제1 트렌치는 상기 전극 영역에 인접하게 형성되는 쇼트키 배리어 다이오드의 제조 방법.
  13. 제12항에서,
    상기 쇼크키 전극은 상기 종단 영역까지 연장되어 상기 p 영역과 접촉하는 쇼트키 배리어 다이오드의 제조 방법.
  14. 제10항에서,
    상기 제2 마스크의 폭은 상기 제1 마스크의 폭보다 더 넓게 형성되는 쇼트키 배리어 다이오드의 제조 방법.
  15. 제14항에서,
    상기 제1 마스크 및 상기 제2 예비 n-형 에피층의 두께는 동일한 쇼트키 배리어 다이오드의 제조 방법.
  16. 제15항에서,
    상기 제2 마스크 및 상기 제3 예비 n-형 에피층의 두께는 동일한 쇼트키 배리어 다이오드의 제조 방법.
  17. n+형 탄화 규소 기판의 제1면에 에피택셜 성장으로 전극 영역 및 상기 전극 영역의 외부에 위치한 종단 영역을 포함하는 n-형 에피층을 형성하고, 상기 n-형 에피층 위에 제1 버퍼층을 형성하는 단계,
    상기 종단 영역에 위치한 상기 제1 버퍼층을 식각하여 상기 종단 영역의 상기 n-형 에피층을 노출하는 제1 버퍼층 패턴을 형성하는 단계,
    상기 제1 버퍼층 패턴 및 상기 종단 영역의 상기 n-형 에피층 위에 제2 버퍼층을 형성하는 단계,
    상기 제1 버퍼층 패턴 위에 위치한 상기 제2 버퍼층을 식각하여 상기 제1 버퍼층 패턴을 노출하는 제2 버퍼층 패턴을 형성하는 단계,
    상기 제2 버퍼층 패턴을 가로 방향으로 제1 등방성 식각을 실시하여 상기 n-형 에피층의 제1 부분을 노출하는 상기 제3 버퍼층을 패턴을 형성하는 단계,
    상기 n-형 에피층의 상기 제1 부분을 식각하여 예비 트렌치를 형성하는 단계,
    상기 제3 버퍼층을 패턴을 가로 방향으로 제2 등방성 식각을 실시하여 상기 n-형 에피층의 제2 부분을 노출하는 제4 버퍼층 패턴을 형성하는 단계,
    상기 예비 트렌치 및 상기 n-형 에피층의 상기 제2 부분을 식각하여 제1 트렌치 및 제2 트렌치를 각각 형성하는 단계,
    상기 제4 버퍼층 패턴을 가로 방향으로 제3 등방성 식각을 실시하여 상기 n-형 에피층의 제3 부분을 노출하는 제5 버퍼층 패턴을 형성하는 단계,
    상기 제1 트렌치, 상기 제2 트렌치 및 상기 n-형 에피층의 상기 제3 부분에 p 이온을 주입하여 상기 제1 트렌치, 상기 제2 트렌치 및 상기 n-형 에피층의 상기 제3 부분의 표면 아래에 p 영역을 형성하는 단계,
    상기 전극 영역의 상기 n-형 에피층 위에 쇼트기 전극을 형성하는 단계, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고,
    상기 제1 트렌치 및 상기 제2 트렌치는 서로 인접하게 배치되어 단차를 형성하는 쇼트키 배리어 다이오드의 제조 방법.
  18. 제17항에서,
    상기 제1 트렌치의 하부면은 상기 제2 트렌치의 하부면 보다 더 아래에 위치하는 쇼트키 배리어 다이오드의 제조 방법.
  19. 제18항에서,
    상기 제1 트렌치는 상기 전극 영역에 인접하게 형성되는 쇼트키 배리어 다이오드의 제조 방법.
  20. 제19항에서,
    상기 쇼크키 전극은 상기 종단 영역까지 연장되어 상기 p 영역과 접촉하는 쇼트키 배리어 다이오드의 제조 방법.
  21. 제17항에서,
    상기 제1 버퍼층 패턴은 상기 전극 영역에 위치하고, 상기 제2 버퍼층 패턴은 상기 종단 영역에 위치하고,
    상기 제1 버퍼층 패턴과 상기 제2 버퍼층 패턴은 서로 접촉하는 쇼트키 배리어 다이오드의 제조 방법.
  22. 제21항에서,
    상기 제1 등방성 식각은 상기 제1 버퍼층 패턴과 상기 제2 버퍼층 패턴은 접촉하는 부분에서 실시하는 쇼트키 배리어 다이오드의 제조 방법.
  23. 제22항에서,
    상기 예비 트렌치와 상기 제3 버퍼층 패턴은 서로 인접하고,
    상기 제2 등방성 식각은 상기 예비 트렌치와 인접한 부분에서 실시한는 쇼트키 배리어 다이오드의 제조 방법.
  24. 제23항에서,
    상기 제2 트렌치와 상기 제4 버퍼층 패턴은 서로 인접하고,
    상기 제3 등방성 식각은 상기 제2 트렌치와 인접한 부분에서 실시하는 쇼트키 배리어 다이오드의 제조 방법.
  25. 제17항에서,
    상기 제1 버퍼층은 비정질 탄소로 형성하고,
    상기 제2 버퍼층은 산화막으로 형성하는 쇼트키 배리어 다이오드의 제조 방법.
KR20120157484A 2012-12-28 2012-12-28 쇼트키 배리어 다이오드 및 그 제조 방법 KR20140086688A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20120157484A KR20140086688A (ko) 2012-12-28 2012-12-28 쇼트키 배리어 다이오드 및 그 제조 방법
US14/066,460 US20140183554A1 (en) 2012-12-28 2013-10-29 Schottky barrier diode and method of manufacturing the same
CN201310542137.5A CN103915511A (zh) 2012-12-28 2013-11-05 肖特基势垒二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120157484A KR20140086688A (ko) 2012-12-28 2012-12-28 쇼트키 배리어 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140086688A true KR20140086688A (ko) 2014-07-08

Family

ID=51016151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120157484A KR20140086688A (ko) 2012-12-28 2012-12-28 쇼트키 배리어 다이오드 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20140183554A1 (ko)
KR (1) KR20140086688A (ko)
CN (1) CN103915511A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783957A (zh) * 2016-12-27 2017-05-31 西安电子科技大学 碳化硅多台阶沟槽结终端扩展终端结构及其制备方法
RU172837U1 (ru) * 2017-04-05 2017-07-26 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Диод с барьером шоттки на основе карбида кремния
CN107123690B (zh) * 2017-05-05 2020-01-10 西安电子科技大学 固态等离子pin二极管
CN108054195A (zh) * 2017-12-08 2018-05-18 深圳市晶特智造科技有限公司 半导体功率器件及其制作方法
CN112310195B (zh) * 2020-09-27 2022-09-30 东莞南方半导体科技有限公司 一种台阶式SiC沟槽场限环终端结构、制备方法及其器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
US9153443B2 (en) * 2011-04-05 2015-10-06 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same

Also Published As

Publication number Publication date
CN103915511A (zh) 2014-07-09
US20140183554A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
TWI473265B (zh) 帶有改良型終止結構的氮化鎵半導體裝置
KR101494935B1 (ko) 메사 스텝들을 포함하는 버퍼층들 및 메사 구조들을 가지는 전력 반도체 장치들
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
JP3506676B2 (ja) 半導体装置
US10361266B2 (en) Semiconductor device
US8890169B2 (en) Semiconductor device
US11769801B2 (en) Silicon carbide semiconductor device with cell section and outer periphery section
US20130140584A1 (en) Semiconductor device
US20130043524A1 (en) Semiconductor device
KR101416361B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US9178079B2 (en) Semiconductor diode device
US10229969B2 (en) Power semiconductor device
JP2016208030A (ja) 半導体素子及びその製造方法
KR20140086688A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR20150076840A (ko) 반도체 소자 및 그 제조 방법
KR101427948B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
WO2008094497A1 (en) Termination trench structure for mosgated device and process for its manufacture
KR20130049919A (ko) 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
KR101490937B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR101438620B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR20140079027A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP2012004197A (ja) 半導体装置及びその製造方法
US20200279912A1 (en) Super junction semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application