CN108054195A - 半导体功率器件及其制作方法 - Google Patents

半导体功率器件及其制作方法 Download PDF

Info

Publication number
CN108054195A
CN108054195A CN201711299150.7A CN201711299150A CN108054195A CN 108054195 A CN108054195 A CN 108054195A CN 201711299150 A CN201711299150 A CN 201711299150A CN 108054195 A CN108054195 A CN 108054195A
Authority
CN
China
Prior art keywords
type
power device
semiconductor power
groove
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711299150.7A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen City Tezhi Made Crystal Technology Co Ltd
Original Assignee
Shenzhen City Tezhi Made Crystal Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen City Tezhi Made Crystal Technology Co Ltd filed Critical Shenzhen City Tezhi Made Crystal Technology Co Ltd
Priority to CN201711299150.7A priority Critical patent/CN108054195A/zh
Publication of CN108054195A publication Critical patent/CN108054195A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种半导体功率器件及其制作方法。所述半导体功率器件包括有源区及位于所述有源区外围的终端结构，所述终端结构包括分压区域，所述分压区域包括N型衬底、位于所述N型衬底上方的N型外延层、形成于所述N型外延层表面的P型注入区、及介质材料，其中所述P型注入区表面具有凹槽，所述凹槽的底面具有台阶，所述介质材料位于所述凹槽中且覆盖所述台阶。

Description

半导体功率器件及其制作方法
【技术领域】
本发明涉及半导体器件制造技术领域，特别地，涉及一种半导体功率器件及其制作方法。
【背景技术】
目前，半导体功率器件已经越来越广泛的使用。举例来说，沟槽型垂直双扩散场效应晶体管(VDMOS)，其漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。超结MOSFET则是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿,使P区和N区相互耗尽,形成理想的平顶电场分布和均匀的电势分布,从而达到提高击穿电压并降低导通电阻的目的的半导体功率器件。
对于以上半导体功率器件，要达到理想的效果,其前提条件就是器件的电荷平衡。因此,制作半导体功率器件的终端结构的超结技术从诞生开始,它的制造工艺就是围绕如何制造电荷平衡的N柱和P柱进行的。目前使用的制造技术主要有：多次外延和注入技术，深槽刻蚀和填槽等技术。
具体来说，半导体功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(也称为元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。特别是，半导体功率器件的截止环在终端结构的分压区域和划片道之间，分布在器件的外围，为实现器件的高可靠性要求，其在半导体功率器件上是不可缺少的。
然而，目前的半导体功率器件的终端结构可能存在的缺点是：表面氧化层的界面电荷会对器件表面电势产生很大影响，影响分压效果，使击穿电压降低。同时有源区的P柱表面经过器件制造过程中多次热过程后离子浓度会降低，影响表面击穿强度，降低器件击穿电压，影响器件性能，有必要改善。
【发明内容】
针对现有方法的不足，本发明提出了一种半导体功率器件及其制作方法。
一种半导体功率器件，其包括有源区及位于所述有源区外围的终端结构，所述终端结构包括分压区域，所述分压区域包括N型衬底、位于所述N型衬底上方的N型外延层、形成于所述N型外延层表面的P型注入区、及介质材料，其中所述P型注入区表面具有凹槽，所述凹槽的底面具有台阶，所述介质材料位于所述凹槽中且覆盖所述台阶。
在一种实施方式中，所述凹槽的底面包括第一表面，所述台阶包括第二表面及连接于所述第一表面与所述第二表面之间的连接面，所述第一表面与所述第二表面平行。
在一种实施方式中，所述凹槽还包括第一侧面及第二侧面，所述第一侧面连接所述第一表面远离所述台阶的一端，所述第二侧面连接所述第二表面远离所述连接面的一端，所述连接面与所述第一表面与所述第二表面垂直连接，所述第一侧面与所述第一表面垂直连接，所述第二侧面与所述第二表面垂直连接。
在一种实施方式中，所述终端结构还包括截止环及划片道，所述截止环位于所述分压区域远离所述有源区的一侧，所述划片道位于所述截止环远离所述分压区域的一侧，所述N型外延层及所述N型衬底还延伸至所述有源区、所述截止环、及所述划片道，所述截止环包括形成于所述N型外延层表面且邻近所述划片道的另一P型注入区。
在一种实施方式中，所述有源区包括形成于所述N型外延层中的P柱，所述P柱、所述P型注入区与另一P型注入区是在同一注入步骤中形成。
一种半导体功率器件的制作方法，其包括如下步骤：
提供具有N型衬底的N型外延层，在所述N型外延层表面形成P型注入区；
使用光刻胶作为掩膜，进行干法刻蚀，在所述P型注入区表面形成凹槽，所述凹槽的底面具有台阶；及
在所述凹槽中填充介质材料，所述介质材料覆盖所述台阶，其中所述介质材料、所述P型注入区、所述凹槽及所述凹槽下方的N型外延层及N型衬底构成所述半导体功率器件的终端结构的分压区域。
在一种实施方式中，所述凹槽的底面包括第一表面，所述台阶包括第二表面及连接于所述第一表面与所述第二表面之间的连接面，所述第一表面与所述第二表面平行。
在一种实施方式中，所述凹槽还包括第一侧面及第二侧面，所述第一侧面连接所述第一表面远离所述台阶的一端，所述第二侧面连接所述第二表面远离所述连接面的一端，所述连接面与所述第一表面与所述第二表面垂直连接，所述第一侧面与所述第一表面垂直连接，所述第二侧面与所述第二表面垂直连接。
在一种实施方式中，所述终端结构还包括有源区、截止环及划片道，所述有源区位于所述分压区域的内侧，所述截止环位于所述分压区域远离所述有源区的一侧，所述划片道位于所述截止环远离所述分压区域的一侧，所述N型外延层及所述N型衬底还延伸至所述有源区、所述截止环、及所述划片道，所述截止环包括形成于所述N型外延层表面且邻近所述划片道的另一P型注入区。
在一种实施方式中，所述有源区包括形成于所述N型外延层中的P柱，所述P柱、所述P型注入区与另一P型注入区是在同一注入步骤中形成。
本发明的半导体功率器件及其制作方法中，在终端结构的分压区域形成大面积P型注入区，并且采用多次刻蚀在P型注入区形成具有台阶的凹槽，使得所述P型注入区的P型离子浓度呈阶梯状分布，结合最靠近划片道的截止环的P型注入区可以使靠近所述半导体功率器件表面的电场线形状得到缓解，进而可提高所述半导体功率器件的击穿电压。进一步地，上述终端结构能够消除半导体功率器表面积累的电场对终端结构的影响，能够最大化终端结构的分压的作用，提高器件性能。此外，本发明的半导体功率器件和传统结构比较，还能够减小器件面积，降低器件制造成本。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明半导体功率器件的平面结构示意图。
图2是图1所示半导体功率器件的部分剖面结构示意图。
图3是图2所示半导体功率器件的制作方法的流程图。
图4-图5是图2所示制作方法的各步骤的结构示意图。
【主要元件符号说明】
半导体功率器件100；凹槽101；第一表面111；第二表面112；连接面113；第一侧面121；第二侧面122；步骤S1-S3
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1是本发明半导体功率器件100的平面结构示意图，所述半导体功率器件100包括有源区、位于所述有源区外围的终端结构。所述终端结构包括邻近所述有源区的分压区域、位于所述分压区域外围的截止环、及位于所述截止环外围的划片道。
请参阅图2，图2是图1所示半导体功率器件100的部分剖面结构示意图。所述半导体功率器件100包括N型衬底N-Sub及位于所述N型衬底N-Sub上方的N型外延层N-Epi，所述N型衬底N-Sub上方的N型外延层N-Epi自所述有源区延伸至所述分压区域、所述截止环、及所述划片道。具体地，所述分压区域包括所述N型衬底N-Sub、位于所述N型衬底N-Sub上方的所述N型外延层N-Epi、形成于所述N型外延层N-Epi表面的P型注入区、及介质材料，其中所述P型注入区表面具有凹槽101，所述凹槽101的底面具有台阶，所述介质材料位于所述凹槽101中且覆盖所述台阶。
进一步地，本实施方式中，所述凹槽101的底面包括第一表面111，所述台阶包括第二表面112及连接于所述第一表面111与所述第二表面112之间的连接面113，所述第一表面111与所述第二表面112可以为相互平行的平面。所述凹槽101还包括第一侧面121及第二侧面122，所述第一侧面121连接所述第一表面111远离所述台阶的一端，所述第二侧面112连接所述第二表面112远离所述连接面113的一端，所述连接面113与所述第一表面111与所述第二表面112垂直连接，所述第一侧面121与所述第一表面111垂直连接，所述第二侧面122与所述第二表面112垂直连接。
更进一步地，所述截止环包括形成于所述N型外延层N-Epi表面且邻近所述划片道的另一P型注入区。所述有源区包括形成于所述N型外延层N-Epi中的P柱(图未示)，所述有源区的P柱、所述终端结构的P型注入区与所述截止环的P型注入区是在同一P型注入步骤中形成。
请参阅图3-图5，图3是图2所示半导体功率器件100的制作方法的流程图，图4-图5是图2所示制作方法的各步骤的结构示意图。
所述半导体功率器件100的制作方法包括如下步骤S1-S3。
步骤S1，请参阅图4，提供具有N型衬底N-Sub的N型外延层N-Epi，在所述N型外延层N-Epi表面形成P型注入区。
步骤S2，请参阅图5，使用光刻胶作为掩膜，进行干法刻蚀，在所述P型注入区表面形成凹槽，所述凹槽的底面具有台阶。
步骤S3，请参阅图1，在所述凹槽中填充介质材料，所述介质材料覆盖所述台阶，其中所述介质材料、所述P型注入区、所述凹槽101及所述凹槽下方的N型外延层N-Epi及N型衬底构成所述半导体功率器件100的终端结构的分压区域。关于所述凹槽101的具体结构已在上述对所述半导体功率器件100的描述中说明，此处就不再赘述。
可以理解，所述终端结构还包括有源区、截止环及划片道，所述有源区位于所述分压区域的内侧，所述截止环位于所述终端结构远离所述有源区的一侧，所述划片道位于所述截止环远离所述分压区域的一侧，所述N型外延层N-Epi及所述N型衬底N-Sub还延伸至所述有源区、所述截止环、及所述划片道，所述截止环包括形成于所述N型外延层表面且邻近所述划片道的另一P型注入区。所述有源区包括形成于所述N型外延层N-Epi中的P柱(图未示)，所述有源区的P柱、所述终端结构的P型注入区与所述截止环的P型注入区是在同一P型注入步骤中形成。
如图1所示，本发明的半导体功率器件100及其制作方法中，在终端结构的分压区域形成大面积P型注入区，并且采用多次刻蚀在P型注入区形成具有台阶的凹槽，使得所述P型注入区的P型离子浓度呈阶梯状分布，结合最靠近划片道的截止环的P型注入区可以使靠近所述半导体功率器件100表面的电场线形状得到缓解，进而可提高所述半导体功率器件100的击穿电压。进一步地，上述终端结构能够消除半导体功率器100表面积累的电场对终端结构的影响，能够最大化终端结构的分压的作用，提高器件性能。此外，本发明的半导体功率器件100和传统结构比较，还能够减小器件面积，降低器件制造成本。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (10)

1.一种半导体功率器件，其包括有源区及位于所述有源区外围的终端结构，所述终端结构包括分压区域，其特征在于：所述分压区域包括N型衬底、位于所述N型衬底上方的N型外延层、形成于所述N型外延层表面的P型注入区、及介质材料，其中所述P型注入区表面具有凹槽，所述凹槽的底面具有台阶，所述介质材料位于所述凹槽中且覆盖所述台阶。
2.如权利要求1所述的半导体功率器件，其特征在于：所述凹槽的底面包括第一表面，所述台阶包括第二表面及连接于所述第一表面与所述第二表面之间的连接面，所述第一表面与所述第二表面平行。
3.如权利要求2所述的半导体功率器件，其特征在于：所述凹槽还包括第一侧面及第二侧面，所述第一侧面连接所述第一表面远离所述台阶的一端，所述第二侧面连接所述第二表面远离所述连接面的一端，所述连接面与所述第一表面与所述第二表面垂直连接，所述第一侧面与所述第一表面垂直连接，所述第二侧面与所述第二表面垂直连接。
4.如权利要求1所述的半导体功率器件，其特征在于：所述终端结构还包括截止环及划片道，所述截止环位于所述分压区域远离所述有源区的一侧，所述划片道位于所述截止环远离所述分压区域的一侧，所述N型外延层及所述N型衬底还延伸至所述有源区、所述截止环、及所述划片道，所述截止环包括形成于所述N型外延层表面且邻近所述划片道的另一P型注入区。
5.如权利要求4所述的半导体功率器件，其特征在于：所述有源区包括形成于所述N型外延层中的P柱，所述P柱、所述P型注入区与另一P型注入区是在同一注入步骤中形成。
6.一种半导体功率器件的制作方法，其包括如下步骤：
提供具有N型衬底的N型外延层，在所述N型外延层表面形成P型注入区；
使用光刻胶作为掩膜，进行干法刻蚀，在所述P型注入区表面形成凹槽，所述凹槽的底面具有台阶；及
在所述凹槽中填充介质材料，所述介质材料覆盖所述台阶，其中所述介质材料、所述P型注入区、所述凹槽及所述凹槽下方的N型外延层及N型衬底构成所述半导体功率器件的终端结构的分压区域。
7.如权利要求6所述的半导体功率器件的制作方法，其特征在于：所述凹槽的底面包括第一表面，所述台阶包括第二表面及连接于所述第一表面与所述第二表面之间的连接面，所述第一表面与所述第二表面平行。
8.如权利要求7所述的半导体功率器件的制作方法，其特征在于：所述凹槽还包括第一侧面及第二侧面，所述第一侧面连接所述第一表面远离所述台阶的一端，所述第二侧面连接所述第二表面远离所述连接面的一端，所述连接面与所述第一表面与所述第二表面垂直连接，所述第一侧面与所述第一表面垂直连接，所述第二侧面与所述第二表面垂直连接。
9.如权利要求6所述的半导体功率器件的制作方法，其特征在于：所述终端结构还包括有源区、截止环及划片道，所述有源区位于所述分压区域的内侧，所述截止环位于所述分压区域远离所述有源区的一侧，所述划片道位于所述截止环远离所述分压区域的一侧，所述N型外延层及所述N型衬底还延伸至所述有源区、所述截止环、及所述划片道，所述截止环包括形成于所述N型外延层表面且邻近所述划片道的另一P型注入区。
10.如权利要求9所述的半导体功率器件的制作方法，其特征在于：所述有源区包括形成于所述N型外延层中的P柱，所述P柱、所述P型注入区与另一P型注入区是在同一注入步骤中形成。
CN201711299150.7A 2017-12-08 2017-12-08 半导体功率器件及其制作方法 Withdrawn CN108054195A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711299150.7A CN108054195A (zh) 2017-12-08 2017-12-08 半导体功率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711299150.7A CN108054195A (zh) 2017-12-08 2017-12-08 半导体功率器件及其制作方法

Publications (1)

Publication Number Publication Date
CN108054195A true CN108054195A (zh) 2018-05-18

Family

ID=62123818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711299150.7A Withdrawn CN108054195A (zh) 2017-12-08 2017-12-08 半导体功率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN108054195A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201686A (zh) * 2020-09-08 2021-01-08 浙江大学 一种超级结器件及终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887331A (zh) * 2012-12-21 2014-06-25 微机电科技香港有限公司 高压igbt器件的vld终端及其制备方法
US20140183554A1 (en) * 2012-12-28 2014-07-03 Hyundai Motor Company Schottky barrier diode and method of manufacturing the same
CN106158919A (zh) * 2015-04-09 2016-11-23 北大方正集团有限公司 结终端延伸结构及其制作方法
CN106328688A (zh) * 2015-07-02 2017-01-11 北大方正集团有限公司 一种超结器件终端分压区的结构和制作方法
CN106783957A (zh) * 2016-12-27 2017-05-31 西安电子科技大学 碳化硅多台阶沟槽结终端扩展终端结构及其制备方法
CN107180763A (zh) * 2016-03-10 2017-09-19 北大方正集团有限公司 提高vdmos器件击穿电压的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887331A (zh) * 2012-12-21 2014-06-25 微机电科技香港有限公司 高压igbt器件的vld终端及其制备方法
US20140183554A1 (en) * 2012-12-28 2014-07-03 Hyundai Motor Company Schottky barrier diode and method of manufacturing the same
CN106158919A (zh) * 2015-04-09 2016-11-23 北大方正集团有限公司 结终端延伸结构及其制作方法
CN106328688A (zh) * 2015-07-02 2017-01-11 北大方正集团有限公司 一种超结器件终端分压区的结构和制作方法
CN107180763A (zh) * 2016-03-10 2017-09-19 北大方正集团有限公司 提高vdmos器件击穿电压的方法
CN106783957A (zh) * 2016-12-27 2017-05-31 西安电子科技大学 碳化硅多台阶沟槽结终端扩展终端结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201686A (zh) * 2020-09-08 2021-01-08 浙江大学 一种超级结器件及终端
CN112201686B (zh) * 2020-09-08 2022-02-11 浙江大学 一种超级结器件及终端

Similar Documents

Publication Publication Date Title
CN102005452B (zh) 高电压半导体器件中的集成肖特基二极管
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
CN102034818B (zh) 半导体功率器件及其制备方法
CN101794780B (zh) 纳米管金属氧化物半导体场效应管技术与器件
CN101969073B (zh) 快速超结纵向双扩散金属氧化物半导体管
US20130200451A1 (en) Nano mosfet with trench bottom oxide shielded and third dimensional p-body contact
CN101840933A (zh) 带表面缓冲环终端结构的超结金属氧化物场效应晶体管
CN102376762B (zh) 超级结ldmos器件及制造方法
CN105448961A (zh) 超结器件的终端保护结构
CN103219386A (zh) 一种具有高k绝缘区的横向功率器件
CN106887466A (zh) 一种二维类超结ldmos器件及其制备方法
CN103700697B (zh) 纵向超结金属氧化物场效应晶体管
CN107170688B (zh) 一种沟槽型功率器件及其制作方法
CN203553172U (zh) 半导体器件
CN102263125A (zh) 一种横向扩散金属氧化物功率mos器件
CN106356401A (zh) 一种功率半导体器件的场限环终端结构
CN209981223U (zh) 一种高压深沟槽型超结mosfet的结构
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构
CN105185830B (zh) 功率晶体管及其结终端结构
CN108054195A (zh) 半导体功率器件及其制作方法
CN107994067A (zh) 半导体功率器件、半导体功率器件的终端结构及其制作方法
CN104617139B (zh) Ldmos器件及制造方法
CN110416284A (zh) 一种沟槽型半导体功率器件终端保护结构及功率器件
CN108063159A (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法
CN102790092A (zh) 一种横向高压dmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180518

WW01 Invention patent application withdrawn after publication