CN203553172U - 半导体器件 - Google Patents

Abstract

本实用新型涉及一种半导体器件，包括：半导体衬底，其中半导体衬底包括：第一表面和与第一表面相对的第二表面，半导体衬底具有从第一表面至第二表面延伸的厚度方向以及垂直于厚度方向的第一平面方向；在半导体衬底上形成有源区域和位于有源区域外侧的边缘终端区域，有源区域具有在厚度方向上靠近第一表面的具有第一掺杂的第一区域、形成在半导体衬底上的在厚度方向上靠近第二表面的具有第二掺杂的第二区域；设置在有源区域中和/或边缘终端区域中的电介质沟槽隔离结构，电介质沟槽隔离结构包括至少部分在厚度方向上延伸的沟槽以及填充在其中的电介质填充物。

Description

半导体器件

技术领域

本实用新型涉及一种半导体器件。

背景技术

在现有的半导体器件中，例如在RC-IGBT中，可通过集成例如二极管和IGBT（Insulated Gate Bipolar Transistor绝缘栅双极型晶体管）等功能单元，以实现最大的利用单个芯片实现多功能的集成技术。这些结构具有一些公众所知的优点，例如，在具有仅仅一个边缘终端结构的芯片上通过集成二极管功能单元和IGBT功能单元，只需要更小的空间，节省材料和生产成本，并且对于IGBT和二极管而言，在芯片上或者是在模块中提供了更大的硅面积，在这样的方案中，IGBT和二极管使用了相同的基极区（Base Zone），例如，参见DE 69217427。然而使用相同基极区的两种元器件带来的缺点是，对其中一种器件例如IGBT产生正面影响的并不总是对于另一种器件例如二极管产生正面影响，因此，必须在两者之间实现最优化的设计，这通常需要对于二者的结构、性能做出平衡和妥协。

例如，为了获得硬开关优化的二极管，例如通过需要在基极区中注入例如重金属Pt，这样，在阳极之前和二极管的漂移区中使得等离子浓度下降。相反，IGBT需要较小正向导通电压降，因此需要在靠近P体区和发射极终端的区域中使得等离子浓度升高。

例如,为了确保可以获得最优的、低开关损耗的器件行为，需要的是例如在二极管的运行模式中使得在阳极结构中的等离子浓度下降，从而确保可以实现软的、具有可接受的开关损耗的关闭。离子的分布情况对于两种运行模式而言是相反地，

此外，在具有高的截止能力的功率晶体管的横向区域中，会增加应用补偿元器件，在超结功率MOS晶体管的情形中，大部分的这些元器件是利用多次外延生产流程来制造。换句话说，为了形成漂移路径，沉积多个外延涂层，在这些涂层之间重复地使用掩膜或者不使用掩膜进行离子注入的步骤。该制作方法通常需要较多的流程，每层需要例如一或两个注入步骤、一个外延步骤以及一至两个光刻步骤。

具有在背侧面上垂直布置的漏极（阴极、集电极）和源极（阳极、发射极）的高电压部件，例如功率MOSFET、超结MOS和功率二极管，常常会包括边缘终端区域，其中，在截止情况下，即器件在闭塞方向上，并且在空间电荷区到达芯片边缘前，必须在漏极和源极之间横向地和垂直地减小电场分布，其中漏极与芯片的背侧面电连接并且通常是连接至侧向的场截止区域。此外，这些部件也包括源极-漏极-体二极管，其在负的漏极/源极电压下，在漏极（阴极）和源极/体区（阳极）之间利用少数电荷载流子填充漂移区。当体二极管电流转向时，在该部件可以承受漏极-源极电压之前，从P型体区和P型体边缘区注入的空穴回流至在有源区和边缘终端区之间的源/体触点。空穴电流会导致在边缘终端结构的关键位置的部件损坏，特别是芯片的角部。

实用新型内容

为了解决上述其中一些技术问题，本实用新型提供了一种半导体器件，可减少和/或阻止有源区域中的载流子的横向扩散，防止在有源区域中的多个功能单元的性能的几乎或完全的彼此相互影响，例如在RC-IGBT中，不因为二极管或者IGBT共享基极区而需要采取对于二者性能进行妥协的技术措施。本实用新型中一些实施例可以降低和/或阻止边缘终端区域的自由载流子的横向的扩散，降低在边缘终端区域中的少数自由载流子的注入，进一步可以可靠地将具有体二极管的半导体器件的在边缘终端区域中产生的少数载流子朝源极接触区的方向导出。此外，根据本实用新型的半导体器件进一步减少了硅片在制造过程中受到的应力，避免了硅片的弯曲。

本实用新型提供一种实施例的半导体器件，该半导体器件包括：半导体衬底，其中半导体衬底包括第一表面和与第一表面相对的第二表面，半导体衬底具有从第一表面至第二表面延伸的厚度方向以及垂直于厚度方向的第一平面方向；半导体衬底具有有源区域和位于有源区域外侧的边缘终端区域，有源区域具有在厚度方向上靠近所述第一表面的具有第一掺杂的第一区域、形成在半导体衬底上的在厚度方向上靠近第二表面的具有第二掺杂的第二区域；设置在有源区域中或者边缘终端区域中的电介质沟槽隔离结构，电介质沟槽隔离结构包括至少部分在厚度方向上延伸的深沟槽以及填充在其中的电介质填充物。根据本实用新型中一些实施例的设计，借助形成在半导体衬底的有源区域中的沟槽结构，可实现将有源区域的多个功能单元分隔开的可能性；借助于形成在边缘终端区域中的电介质沟槽隔离结构，可实现降低在边缘终端区域中的少数自由载流子的注入。此外，借助于电介质或者真空或者气体的填充物，还可使得降低具有沟槽结构的衬底在制造过程中产生的内部机械应力。“有源区域”指的是主功能区域，半导体器件的核心结构主要形成在该“有源区域”中。上述“沟槽”结构也不同于在有源区域中作为实现其中某一功能单元的必要功能所必需的沟槽，例如该“沟槽”区别于栅电极沟槽等。

根据本实用新型的优选实施例，电介质沟槽隔离结构包括从沟槽侧壁生长出的硅外延层和/或设置在沟槽内的电介质填充物。借助蚀刻的手段可实现在衬底中形成深的沟槽的目的，并且利用硅在横向生长以形成外延层，再接着用电介质填充，进一步减少硅片内的应力，避免或者减轻硅片弯曲。此外，该电介质填充物可包括氧化硅、氮化硅、气体填充气隙和真空中的任一种，并且本领域技术人员可以明白的是该电介质填充物可以包括其他任何可用达到相同或相似的材料或者内容物。

根据本实用新型的第一个改进方案，所述第一区域是在厚度方向上靠近所述第一表面的具有第一掺杂的基极区，并且在所述半导体衬底上形成多个在所述厚度方向延伸并在第一平面方向上彼此相邻的功能单元,所述功能单元共享所述基极区，相邻的功能单元之间设置有至少在第一平面方向上将所述功能单元间隔开的所述电介质沟槽隔离结构。一些实施例中，这些相邻的功能单元在厚度方向是平行的（即均为垂直布置的），在第一平面方向是并排的，并且可实现相互独立的功能。此外，这些相邻的功能单元可以是相同类型的功能单元但是特性有差异的功能单元，例如彼此相邻的不同开关特性的二极管。也可以是不同类型的功能单元，例如彼此相邻的一个二极管和一个晶体管。

有利的是，在所述厚度方向上看，该功能单元被间隔后形成为具有至少一个所述功能单元、具有以对称或非对称的方式间隔后的区域、具有任意的面积比、具有条状、具有网状、具有多边形状和具有连续的或非连续的形状中至少一种的间隔形式。

有利的是，电介质沟槽隔离结构至少从第一表面和/或第二表面出发并且至少部分地延伸进入基极区。根据这样的设计，沟槽结构可穿过半导体衬底的有源区域的多个具有不同导电类型的层和区域，并最终延伸入基极区。由于基极区对于功能单元的性能具有重要的影响，并且基极区通常限定出载流子路径，因此，沟槽结构延伸入基极区对于功能单元之间的横向载流子隔离具有非常重要的意义。

优选的是，还包括场截止层，场截止层在厚度方向上设置在第一区域和第二区域之间。场截止层的设置可以提高半导体器件的开关性能。例如在IGBT的情况下，场截止层可在保留阻塞能力和软关闭行为的时候减小器件的厚度。场截止层的浓度通常是在第二区域和第一区域之间。在功率MOS器件或者超结功率MOS器件情形中，具有掺杂浓度为1x10¹⁵cm^‐3‐1x10¹⁷cm^‐3并且厚度为1‐20μm的N型掺杂层可设置实施在第一区域（漂移区、基极区）之下，如用于IGBT或者二极管的场截止层那样位于可比较的垂直位置上。

进一步优选的是，功能单元选自二极管、绝缘栅双极型晶体管、功率MOS晶体管以及超结功率MOS晶体管中的任一个。借助沟槽结构，可在半导体有源区域形成这些器件，以实现对具有不同功能单元的集成。

此外，功能区域包括交替设置的二极管、绝缘栅双极型晶体管作为功能单元。因此，此时半导体器件为RC-IGBT。RC-IGBT中，例如续流二极管和绝缘栅双极型晶体管彼此并联。对于其中的IGBT功能单元而言，例如二极管的阳极和IGBT的发射极设置在第一表面的一侧，而二极管的阴极和IGBT的集电极设置在第二表面的一侧。随着具体应用环境的需求不同，可形成利用沟槽结构隔离开的具有不同排列方式的二极管和IGBT。

优选的是，所述第二区域具有多个分别配属于所述绝缘栅双极型晶体管和所述二极管的第二区域部段，所述第二区域部段具有相反的导电类型。实现RC-IGBT的较佳的性能。

优选的是，电介质沟槽隔离结构为连续地在厚度方向上延伸的一个电介质沟槽或者多个在厚度方向上排布的间隔开的多个电介质子沟槽部段。连续的电介质沟槽或者是分隔开的多个电介质子沟槽部段主要考虑工艺上操作的便捷性以及考虑不同隔离性能要求而进行调整的。

进一步优选的是，电介质沟槽或多个电介质子沟槽部段从第一表面延伸至第二表面。这样的贯穿布置在整个厚度方向上均进行了隔离，实现了最佳的隔离效果。

优选的是，电介质沟槽从第一表面或第二表面延伸至基极区或多个电介质子子沟槽部段从第一表面和/或第二表面延伸至基极区。可尽量减少蚀刻沟槽和填充电介质耗费的工艺时间以及成本但同时能够实现基本较好的隔离效果。

优选的是，电介质沟槽或多个电介质子沟槽部段从第一表面延伸至场截止层，并贯穿场截止层。该实施例进一步实现了在形成电介质隔离结构方面的耗费的工艺时间以及成本和较好的隔离效果之间的平衡。该电介质沟槽隔离结构可包括硅外延层或者从沟槽侧壁生长的低掺杂多晶硅层，还包括设置在沟槽中的电介质填充物。沟槽填充物包括氧化硅、氮化硅、气体填充空隙或者真空。

根据本实用新型的第二个改进方案，所述有源区域为垂直功率器件的有源区域，在边缘终端区域和有源之间设置有电介质沟槽隔离结构，电介质沟槽隔离结构环绕有源区域设置并且至少延伸至第一表面。并且可实现对朝向有源区域的半导体的边缘终端区域的电气隔离，减小或者阻止少数载流子进入所述边缘终端区域。

优选地，所述第一区域形成p-n结结构或者超结结构，所述p-n结结构或者超结结构包括第一导电类型的半导体区和所述第二导电类型的半导体区。因此，该实施例尤其对于超结结构的晶体管具有重要意义，可以确保在功率MOS或者具有300V-1200V的击穿电压的超结器件结构的情况下，仍然可以减少甚至防止少数载流子进入所述边缘终端区域。

优选地，所述边缘终端区域包括第二导电类型的第三区域。对于超结结构，边缘终端区还包括第一和第二导电类型。此外，边缘终端去包括第五区域和位于所述第三区域的靠近第一表面的一侧的第二导电类型的体区，所述电介质沟槽隔离结构贯穿所述边缘终端区和所述体区延伸。该体区形成为在沟槽之前和之后的两个分开的体区，第一体区与功率器件的源极和二极管的阴极电连接，并且第二体区与源二极管的阳极连接。

进一步优选的是，所述体区中形成第二导电类型的第四区域，并且在所述第四区域中形成Si二极管，所述Si二极管在截止方向与越过电介质沟槽隔离结构的第五区域部分相连。这样，可实现在功率器件的电流转向的工作运行时，二极管不会将作为少数载流子的空穴注入到边缘终端结构，而且还可在功率器件的截止运行状态时，在源极触点方向上流出在边缘终端结构中的热生成的少数载流子，例如空穴。

优选的是，体区上方形成多晶硅层，在多晶硅区域中形成有多晶硅二极管。这样，可完成在该半导体器件的必要功能的已经存在的多晶硅层中形成这样的二极管结构，以实现集成化的可能性。多晶硅二极管的好处在于它的电隔离以及可忽略的功率器件电击穿能力的中断。

优选的是，边缘终端结构还包括场截止层，场截止层在第一方向上设置在第三区域外侧并且在厚度方向上在第一表面和第二表面之间延伸。

优选的是，第一导电类型为P型，第二导电类型为N型。对于超结功率MOS结构，第三区域可为这两种导电类型的组合。

附图说明

附图构成本说明书的一部分，用于帮助进一步理解本实用新型。这些附图图解了本实用新型的实施例，并与说明书一起用来说明本实用新型的原理。在附图中相同的部件用相同的标号表示。图中示出：

图1是根据本实用新型的半导体器件的电介质沟槽隔离结构的示意图；

图2是根据本实用新型的半导体器件的第一实施例的示意图；

图3a-图3h是根据本实用新型的半导体器件的第二至第九实施例的对应的示意图；

图4是根据本实用新型的第十实施例的具有二极管的半导体器件示意图；

图5是根据本实用新型的第十一实施例的具有多晶硅二极管的半导体器件示意图；以及

图6a-图6b是根据本实用新型的电介质隔离结构的俯视示意图。

具体实施方式

图1是根据本实用新型的本实用新型的半导体器件的电介质沟槽隔离结构T的示意图。如图1所示的，应用于半导体衬底的该电介质沟槽隔离结构T的外层具有材质为硅Si的外延层SiEp，可利用蚀刻的方式蚀刻出沟槽，并在该沟槽的侧壁上生长外延层，即使得硅Si在横向的方向，即第一水平面方向部分地生长。为了实现减小或者阻止载流子的横向运动，在由该外延层限定出的沟槽内填充有电介质，在该实施例中为氧化硅，例如当扩散有铂Pt的掺杂物时，氧化硅的填充物可有效地抑制Pt在半导体衬底100中的横向扩散，从而借助该沟槽结构形成了扩散阻挡层。作为填充物的电介质还同时可以减轻作为半导体衬底的硅片100在例如制造的过程中受到的应力，以避免或减轻硅片的弯曲造成的损坏。在本实用新型中的其他实施例中的半导体衬底100结构皆是基于该所述的电介质沟槽隔离结构T，以达到下文将第一至第九实施例中详细描述的、分隔出多个独立的功能单元的效果，以及第十至第十一实施例中详细描述的隔离少数载流子进入边缘终端区域的效果。

图2是根据本实用新型的半导体器件的第一实施例的示意图。该半导体器件在该实施例中为RC-IGBT，RC-IGBT对于本领域技术人员是熟知的，因此，此处不对其加以赘述。该半导体衬底100包括设置在其上的有源区域11和边缘终端区域12。有源区域11包括基极区111、场截止层FS以及在厚度方向V上设置于场截止层FS下方的第二区域112。同时，参见图1，该半导体衬底100具有一个第一表面S1和与第一表面S1相对的第二表面S2，并且上述的有源区域11所包含的基极区111、场截止层FS、第二区域112依次设置在这两个表面之间。此外，该半导体衬底100具有一个垂直的厚度方向V的第一平面方向H。借助图1所示出的电介质沟槽隔离结构T，将半导体衬底100的在第一平面方向H上彼此相邻、在厚度方向V延伸的不同的功能单元，例如二极管和IGBT分隔开；在一些实施例中，所述功能单元，或者共享所述基极区，对其进行隔离，或者是需要和边缘终端区域之间进行隔离。该隔离结构T包含有至少一个沟槽。在一个功能区域的情况下，可以设置二个沟槽，该沟槽也可以仅仅将所设置的唯一的功能单元分别和边缘终端区域进行隔离。在两个功能单元的情况下，可以设置三个沟槽，其中一个沟槽将二者隔离，另外两个沟槽将有源区域和边缘终端区域进行隔离。

参见图2，该半导体器件包括多个电介质沟槽隔离结构T，将第一平面方向H并排的、在厚度方向V是平行的多个功能单元分隔开。可选地，该沟槽结构从第一表面S1和/或第二表面S2延伸，直至在厚度方向V上贯穿衬底所包含的所有区域，即基极区111、场截止层FS和第二区域112。这样，所分隔出的每个功能单元都分别具有由基极区111、场截止层FS和第二区域112的不同导电类型构成的结构，通过改变基极区111、场截止层FS和第二区域112中的掺杂物的类型和浓度，便可实现具有不同功能的不同功能单元，例如二极管或者绝缘栅双极型晶体管（IGBT），或者是同种类型，例如尽管均为IGBT，但是开关特性不同。

此外，为分别实现在衬底的不同功能单元的隔离，可以例如只对基极区111隔离或者对场截止层FS和第二区域112隔离，接下来将示出多个借助所述的电介质沟槽隔离结构T实现的多个不同的实施例。

参见图3a-图3h，图3a-图3h分别是根据本实用新型的半导体器件的第二至第九实施例的示意图。

图3a示出了根据本实用新型的半导体器件的第二实施例的电介质沟槽隔离结构T的示意图，通过在厚度方向V，即垂直方向上设置两个具有氧化硅填充物的沟槽，沟槽从例如第一表面S1延伸，贯穿基极区111、场截止层FS和第二区域112，可实现将该半导体衬底100的不同区域隔离开，即将有源区域和两侧的边缘终端区域隔离开。

图3b示出了根据本实用新型的半导体器件的第三实施例的电介质沟槽隔离结构T的示意图，通过在厚度方向V上，从第一表面S1延伸出多个沟槽，例如六个，使得该沟槽结构延伸t1深度进入半导体衬底100的基极区111，并停止在基极区111，使得该沟槽具有例如t1的深度，从而将功能单元至少在基极区111内彼此隔离。

图3c-图3d示出了根据本实用新型的半导体器件的第四和第五实施例的电介质沟槽隔离结构T，所述沟槽结构T从第二表面S2向基极区111延伸t2深度，并在基极区111内停止，使得沟槽结构包括的多个沟槽贯穿了第二区域112和场截止层FS，实现了将第二区域112、场截止层FS以及部分基极区111隔离的效果。第四和第五实施例中，电介质沟槽隔离结构T进入基极区111的深度不同，可以满足不同的隔离需求。

图3e示出了根据本实用新型的半导体器件的第六实施例的电介质沟槽隔离结构T的示意图，电介质沟槽隔离结构T包括多个沟槽，每一个沟槽包括在厚度方向V上排布的第一沟槽部段（图中上沟槽部段）和第二沟槽部段（图中下沟槽部段），第一沟槽部段类似于图3b,从第一表面S1延伸出并且延伸t1深度进入半导体衬底100的基极区111，并停止在基极区111。第二沟槽部段类似于图3c，从第二表面S2向基极区111延伸t2深度，并在基极区111内停止，使得第二沟槽部段贯穿了第二区域112和场截止层FS，实现了将第二区域112、场截止层FS以及部分基极区111隔离的效果。

图3f示出了根据本实用新型的半导体器件的第七实施例的电介质沟槽隔离结构T的示意图，电介质沟槽隔离结构T包括多个沟槽，并且每一个沟槽具有利用间距间隔开的多个沟槽部段，图中所示的，每个沟槽被分别分隔成多个部段，相邻部段之间具有相同或不同的间距，从而实现了对半导体衬底100结构的上面和下面的隔离，并且可在第一表面S1和第二表面S2之间的区域实现间断的隔离，使得自由载流子被受限制的进行横向扩散，以实现横向的电势平衡，也会有利于横向的热流动，同时便于工艺上的实施以及减少某些区域中由于设置隔离沟槽部段而可能引起的应力。

图3g-图3h示出了根据本实用新型的半导体器件的第八至第九实施例的电介质沟槽隔离结构T的示意图，通过设置电介质沟槽隔离结构，并使其从场截止层FS开始延伸至和基极区111，即沟槽并没有贯穿第二区域112，以实现对基极区111和第二区域112的间断的隔离，在该实施例中，在基极区111和场截止层FS之间设计有间断的、多个沟槽部段。

图6a-图6b示出了如图3a-3h描述的沟槽结构的实施例的俯视图。不同的功能单元可以不同的方式分隔，例如从芯片其他区域中只分隔出一个功能单元；以不同的方式最少分隔出三个功能单元；功能单元的面积被分隔为对称的或者非对称的；功能单元的表面具有任意的面积比；功能单元彼此分割为条状；功能单元彼此分隔为网格状的；功能单元由任意的多边形彼此分隔；沟槽将功能单元连续的或者非连续的分隔等。

图4是根据本实用新型的半导体器件的第十实施例的具有Si二极管的半导体器件、尤其是其边缘终端结构的示意图。第十、第十一实施例中的示例的半导体器件可以是垂直功率半导体器件，例如功率MOSFET、超结MOS、IGBT和功率二极管，并且电介质沟槽隔离结构在边缘终端结构中设置。

在边缘终端区12中集成有二极管，并且防止或者减轻少数载流子在电流转向阶段中注入到第五区域116，即边缘终端区的外部部分。在截止运行中，该二极管收集在边缘终端区中热生成的少数载流子。

该半导体器件具有半导体衬底100，在半导体衬底100的边缘终端结构中设置有用于该种半导体器件的例如n型导电类型的第三区域115。在n型导电类型的第三区域115和第一表面S1之间的靠近第一表面S1的位置还设置有p型导电类型的p体区114。参见图4，为了实现对半导体衬底100的功能性的隔离，防止少数载流子进入外边缘终端区域116，在n型的第三区域115和外边缘终端区116之间还设置有具有例如氧化硅的电介质填充物的沟槽结构，该沟槽结构贯穿p型体区114。在该半导体衬底100内集成例如二极管的结构，可在p型体区114内设置例如n型掺杂的第四区域113，体区114与半导体器功率器件的有源区11的源极区电连接，并且在该第四区域113内设置具有n+和p+的具有较高浓度掺杂物的有源器件，以形成pn结，从而实现例如二极管的阴极和阳极，从而实现了在p体区114内集成和安装Si二极管。而且该Si二极管与外边缘终端区域116部分相连。利用沟槽结构结合Si二极管，可以实现该半导体区域的优良的开关性能：在该二极管工作运行时，不会有作为少数载流子的空穴注入到外边缘终端结构116，而且还可在截止状态中，在源极触点方向上流出在边缘终端结构12的空穴，在图4和图5的左边未示出部分为该半导体器件的有源区域，第一区域111被包括在靠近第一表面S1的有源区11中，形成p-n结结构或者超结结构，p-n结结构或者超结结构包括具有第一导电类型的半导体区域和具有第二导电类型的半导体区域，并且连接至具有第二半导体区域的体区。

此外，图5是根据本实用新型的第十一实施例的具有多晶硅二极管的半导体器件100示意图。在半导体衬底100的部分边缘终端结构中设置有用于该种半导体MOS器件或者具有n和p类型的超结结构的例如n型导电类型的第三区域115。在n型导电类型的补偿区域和第一表面S1之间的靠近第一表面S1的位置还设置有p型导电类型介质的p体区114。参见图5，为了实现对半导体衬底100的功能性的隔离，防止少数载流子进入部分边缘终端区域116，还设置有具有例如氧化硅的电介质填充物的沟槽结构，该沟槽结构设置在n型的第三区域115和外边缘终端区116之间，其中沟槽结构贯穿在厚度方向V从第一表面S1延伸进入边缘终端区12的p型体区114。集成有例如二极管的结构，在例如半导体衬底100的边缘终端区域12的例如p型体区上方的多晶硅层内，设置具有n+和p+的具有较高浓度掺杂物的导电介质的有源器件，以形成p-n结，从而实现例如二极管的阴极和阳极，从而实现了与半导体有源区11的源极电连接的多晶硅二极管。通过在已经存在的多晶硅介质中形成该多晶硅-源极二极管，还避免了寄生晶闸管结构，对功能单元区域的垂直击穿性质也不会产生影响，并且可达到节省成本和资源的目的。此外，肖特基二极管，而不是p-n结二极管，可被实施为整流元件。

在以上所描述的实施例中，半导体器件包括n掺杂的半导体衬底和漂移区。然而，所描述的半导体区域的导电类型是可反转的，即所描述的p型区域实施为n型，并且n型区域实施为p型。除了硅，该半导体衬底还可包括或者制作为绝缘硅（SOI）、砷化镓（GaAs）、氮化镓（GaN）和碳化硅（SiC）。

以上仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

参考标号

1      半导体衬底

11     有源区域

12     边缘终端区域

100    半导体器件

111    基极区、第一区域

112    第二区域

113    第四区域

114    体区

115    第三区域

116    第五区域

F      功能单元

S1     第一表面

S2     第二表明

H      第一平面方向

V      厚度方向

T      电介质沟槽隔离结构

FS     场截止层

Si     硅

SiEp   硅外延层

电介质 电介质填充物

t1     深度

t2     深度。

Claims (20)

1.一种半导体器件，其特征在于，所述半导体器件（100）包括： 

半导体衬底（1），其中所述半导体衬底（1）包括：第一表面（S1）和与所述第一表面（S1）相对的第二表面（S2），所述半导体衬底（1）具有从所述第一表面（S1）至所述第二表面（S2）延伸的厚度方向（V）以及垂直于所述厚度方向（V）的第一平面方向（H）； 

在所述半导体衬底（1）上形成的有源区域（11）和位于所述有源区域（11）外侧的边缘终端区域（12），所述有源区域（11）具有在所述厚度方向（V）上靠近所述第一表面（S1）的具有第一掺杂的第一区域（111）、形成在所述半导体衬底（1）上的在所述厚度方向（V）上靠近所述第二表面（S2）的具有第二掺杂的第二区域（112）；以及 

设置在所述有源区域（11）中和/或所述边缘终端区域（12）中的电介质沟槽隔离结构（T），所述电介质沟槽隔离结构（T）包括至少部分在所述厚度方向（V）上延伸的沟槽以及填充在其中的电介质填充物。 

2.根据权利要求1所述的半导体器件，其特征在于，所述电介质沟槽隔离结构（T）包括从沟槽侧壁生长出的硅外延层（SiEp）和/或设置在所述沟槽内的所述电介质填充物。 

3.根据权利要求1-2中任一项所述的半导体器件，其特征在于，所述电介质沟槽隔离结构（T）从所述第一表面（S1）延伸至所述第二表面（S2）。 

4.根据权利要求1-2中任一项所述的半导体器件，其特征在于，所述电介质沟槽隔离结构（T）设置用于将所述有源区域（11）与所述边 缘终端区域（12）间隔开。 

5.根据权利要求1-2中任一项所述的半导体器件，其特征在于，所述第一区域（111）是在厚度方向（V）上靠近所述第一表面（S1）的具有第一掺杂的基极区（111），并且在所述半导体衬底（1）上形成多个在所述厚度方向（V）延伸并在所述第一平面方向（H）上彼此相邻的功能单元（F），所述功能单元（F）共享所述基极区（111），相邻的功能单元（F）之间设置有至少在所述第一平面方向（H）上将所述功能单元（F）间隔开的所述电介质沟槽隔离结构（T）。 

6.根据权利要求5所述的半导体器件，其特征在于，在所述厚度方向（V）上看，所述功能单元（F）被间隔后形成为具有至少一个所述功能单元（F）、具有以对称或非对称的方式间隔后的区域、具有任意的面积比、具有条状、具有网状、具有多边形状和具有连续的或非连续的形状中至少一种的间隔形式。 

7.根据权利要求5所述的半导体器件，其特征在于，所述电介质沟槽隔离结构（T）至少从所述第一表面（S1）和/或所述第二表面（S2）出发并且至少部分地延伸进入所述基极区（111）。 

8.根据权利要求5所述的半导体器件，其特征在于，还包括场截止层（FS），所述场截止层（FS）在所述厚度方向（V）上设置在所述基极区（111）和所述第二区域（112）之间。 

9.根据权利要求8所述的半导体器件，其特征在于，所述功能单元（F）选自二极管、绝缘栅双极型晶体管和功率MOS晶体管中的任一种。 

10.根据权利要求9所述的半导体器件，其特征在于，所述功能单元（F）交替地设置在所述有源区域（11）。 

11.根据权利要求10所述的半导体器件，其特征在于，所述第二区域（112）包括多个分别配属于绝缘栅双极型晶体管和二极管的第二区域部段，所述第二区域部段具有相反的导电类型。 

12.根据权利要求8所述的半导体器件，其特征在于，所述电介质沟槽隔离结构（T）包括连续地在所述厚度方向（V）上延伸的电介质沟槽或者多个在所述厚度方向（V）上排布的间隔开的多个电介质子沟槽部段。 

13.根据权利要求12所述的半导体器件，其特征在于，所述电介质沟槽从所述第一表面（S1）或所述第二表面（S2）延伸至所述基极区（111），或者多个所述电介质子沟槽部段从所述第一表面（S1）和/或所述第二表面（S2）延伸至所述基极区（111）。 

14.根据权利要求12所述的半导体器件，其特征在于，所述电介质沟槽或多个所述电介质子沟槽部段从所述第一表面（S1）延伸至所述场截止层（FS），并贯穿所述场截止层（FS）。 

15.根据权利要求12所述的半导体器件，其特征在于，所述电介质沟槽或多个所述电介质子沟槽部段从所述场截止层（FS）延伸至所述基极区（111）。 

16.根据权利要求1至2中任一项所述的半导体器件，其特征在于，所述有源区域（11）为垂直功率器件的有源区域，在所述边缘终端区域（12）和所述有源区域（11）之间设置有所述电介质沟槽隔离结构（T），并且所述电介质沟槽隔离结构（T）环绕所述有源区域（11）设置并且至少延伸至所述第一表面（S1）。 

17.根据权利要求16所述的半导体器件，其特征在于，所述第一区域（111）形成p-n结结构或者超结结构，所述p-n结结构或者超结结 构包括第一导电类型的半导体区和第二导电类型的半导体区。 

18.根据权利要求17所述的半导体器件，其特征在于，所述边缘终端区域（12）包括第三区域（115）、第五区域（116）和位于所述第三区域（115）的靠近所述第一表面（S1）的一侧的所述第一导电类型的体区（114），并且所述电介质沟槽隔离结构（T）贯穿所述边缘终端区域（12）和所述体区（114）延伸。 

19.根据权利要求18所述的半导体器件，其特征在于，所述体区（114）中形成有所述第二导电类型的第四区域（113），并且在所述第四区域（113）中形成Si二极管，所述Si二极管越过相邻的所述电介质沟槽隔离结构（T）与所述第五区域（116）部分连接。 

20.根据权利要求19所述的半导体器件，其特征在于，还包括场截止层（FS），所述场截止层（FS）在所述第一平面方向（H）上设置在所述第三区域（115）外侧并且在所述厚度方向（V）上在所述第一表面（S1）和所述第二表面（S2）之间延伸。 

Images