CN103311300A - 电荷补偿半导体器件 - Google Patents

电荷补偿半导体器件 Download PDF

Info

Publication number
CN103311300A
CN103311300A CN2013101389968A CN201310138996A CN103311300A CN 103311300 A CN103311300 A CN 103311300A CN 2013101389968 A CN2013101389968 A CN 2013101389968A CN 201310138996 A CN201310138996 A CN 201310138996A CN 103311300 A CN103311300 A CN 103311300A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor layer
conduction type
semiconductor device
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101389968A
Other languages
English (en)
Other versions
CN103311300B (zh
Inventor
S·加梅里特
F·希尔勒
H·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/414,037 external-priority patent/US8901642B2/en
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103311300A publication Critical patent/CN103311300A/zh
Application granted granted Critical
Publication of CN103311300B publication Critical patent/CN103311300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

一种半导体器件包括半导体本体和布置在该本体的第一表面上的源极金属化。所述本体包括：含有补偿结构的第一半导体层；邻接第一层的第二半导体层，所述第二半导体层包括第一传导类型的半导体材料并且具有低于所述半导体材料的单位面积击穿电荷的水平单位面积掺杂电荷；邻接第二层的第一传导类型的第三半导体层，并且所述第三半导体层包含自充电电荷陷阱、浮动场板以及与第三层形成pn结的第二传导类型的半导体区域中的至少一个；并且第一传导类型的第四半导体层，所述第四半导体层与第三层邻接并且具有高于第三层的最大掺杂浓度的最大掺杂浓度。第一半导体层被布置在第一表面和第二半导体层之间。

Description

电荷补偿半导体器件
优先权要求
此申请是于2012年3月7日提交的专利申请号为13/414,037的美国专利申请的部分延续申请(CIP，Continuation-In-Part)，所述申请的内容整体通过引用结合于此。
技术领域
本发明的实施例涉及具有电荷补偿结构的半导体器件，特别地涉及具有电荷补偿结构的功率半导体晶体管，并且涉及用于生产这种半导体器件的相关方法。
背景技术
半导体晶体管、特别是诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)之类的场效应受控开关器件已被用于各种应用，这些应用包括但不限于用作电源和功率转换器中的开关、电动汽车中的开关、空调机以及甚至立体声系统中的开关。特别地关于能够切换大电流和/或在较高电压下操作的功率器件，常常期望低接通状态电阻Ron和高击穿电压Ubd。
出于该目的，开发了电荷补偿半导体器件。补偿原理基于竖直MOSFET的漂移区域中的n掺杂区和p掺杂区中的电荷的相互补偿。
通常情况下，由p型和n型区形成的电荷补偿结构被布置在具有源极、本体区域和栅极区域的实际MOSFET结构之下，并且还布置在相关联的MOS沟道之下，所述MOS沟道在半导体器件的半导体体积中彼此相邻地布置或者彼此交错，使得在断开状态下它们的电荷可以相互耗尽并且在激活状态或接通状态下导致从表面附近的源极电极到布置在背面上的漏极电极的不间断的、低阻抗的传导路径。
借助p型掺杂和n型掺杂的补偿，在导致接通状态电阻Ron显著减少的补偿部件的情况下，尽管损失电流承载面积，但是电流承载区域的掺杂可以显著增加。这些半导体功率器件的接通状态电阻Ron的减少与热损失的减少相关联，使得具有电荷补偿结构的这些半导体功率器件较之传统的半导体功率器件保持“冷”。
同时，半导体器件的开关损耗变得更加重要。根据器件操作，分别存储在空间电荷区域中的输出电荷QOSS和电能EOSS主要确定开关损耗，所述空间电荷区域分别在断开状态下和在反向偏置期间形成。具有电荷补偿结构的半导体器件的存储的电荷QOSS可能相当高。这可能导致显著的开关损耗EOSS。除了实现反向阻断(blocking)之外，输出电荷QOSS(在特定阻断电压下)不得不被完全去除，这导致了开关延迟。
因此，需要减少具有电荷补偿结构的半导体器件的开关损耗和开关延迟。
发明内容
根据半导体器件的实施例，所述半导体器件包括具有第一表面的半导体本体和布置在所述第一表面上的源极金属化(metallization)，所述半导体本体的第一表面限定竖直方向。在竖直横截面中，所述半导体本体进一步包括：第一传导类型的漂移区域；第二传导类型的至少两个补偿区域，每个补偿区域都与漂移区域形成pn结并且与源极金属化低阻电连接；第一传导类型的漏极区域，所述漏极区域的最大掺杂浓度高于漂移区域的最大掺杂浓度；以及布置在漂移区域和漏极区域之间的第一传导类型的第三半导体层，并且所述第三半导体层包括浮动场板(floating field plate)和与第三半导体层形成pn结的第二传导类型的浮动半导体区域中的至少一个。
根据半导体器件的实施例，所述半导体器件包括半导体本体，所述半导体本体包括：限定竖直方向的第一表面；延伸到第一表面并且包括pn补偿结构的第一半导体层；第二半导体层，与第一半导体层邻接并且由第一传导类型的半导体材料制成，并且所述第二半导体层的水平单位面积掺杂电荷低于半导体材料的单位面积击穿电荷；以及第一传导类型的第三半导体层，其与第二半导体层邻接并且包括自充电电荷陷阱、浮动场板和与第三半导体层形成pn结的第二传导类型的半导体区域中的至少一个。
根据半导体器件的实施例，所述半导体器件包括半导体本体和布置在第一表面上的第一金属化，所述半导体本体具有限定竖直方向的第一表面。所述半导体本体在竖直横截面中进一步包括：延伸到第一表面并且包括连接到第一金属化的pn补偿结构的第一半导体层；以及第一传导类型的第三半导体层，其布置在第一半导体层之下并且包括浮动场板和与在第三半导体层形成封闭的pn结的第二传导类型的半导体区域中的至少一个。
根据用于生产半导体器件的方法的实施例，所述方法包括：提供第一传导类型的半导体本体，所述半导体本体包括限定竖直方向的顶表面和与顶表面相对布置的背面表面；在半导体本体中，从顶表面形成槽场板和第二传导类型的形成半导体本体内的pn结的半导体区域中的至少一个，所述槽场板部分地通过介电区域与半导体本体分离；在顶表面上外延沉积第一传导类型的至少两个半导体层；在所述至少两个半导体层的最上面的半导体层中形成pn补偿结构，使得在竖直横截面中形成第二传导类型的至少两个补偿区域，每个补偿区域与最上面的半导体层的剩余部分形成pn结；并且在所述至少两个半导体层上面形成与至少两个补偿区域低阻接触的第一金属化。
根据半导体器件的实施例，所述半导体器件包括具有第一表面的半导体本体和布置在第一表面上的源极金属化，所述半导体本体的第一表面限定竖直方向。在竖直横截面中，所述半导体本体包括第一传导类型的漂移区域、最大掺杂浓度高于漂移区域的最大掺杂浓度的第一传导类型的漏极区域和布置在漂移区域和漏极区域之间的第一传导类型的第三半导体层，并且所述第三半导体层包括浮动场板和与第三半导体层形成pn结的第二传导类型的浮动半导体区域中的至少一个。在竖直横截面中，与源极金属化欧姆接触的至少两个场板被设置在漂移区域中并通过相应的场介电层与漂移区域分离。
根据半导体器件的实施例，所述半导体器件包括具有第一表面的半导体本体和布置在第一表面上的源极金属化，所述半导体本体的第一表面限定竖直方向。所述半导体本体还包括：包括补偿结构的第一半导体层；与第一半导体层邻接的第二半导体层，所述第二半导体层由第一传导类型的半导体材料构成并且所述第二半导体层的水平单位面积掺杂电荷低于所述半导体材料的单位面积击穿电荷；与第二半导体层邻接的第一传导类型的第三半导体层，并且所述第三半导体层包括自充电电荷陷阱、浮动场板和与所述第三半导体层形成pn结的第二传导类型的半导体区域中的至少一个；以及与第三半导体层邻接的第一传导类型的第四半导体层，并且所述第四半导体层的最大掺杂浓度高于第三半导体层的最大掺杂浓度。第一半导体层被布置在第一表面和第二半导体层之间。
根据用于驱动负载的电路的实施例，所述电路包括：被设计的电路电压；和额定击穿电压高于所述所设计的电路电压的至少一个半导体开关。所述至少一个半导体开关包括半导体本体，所述半导体本体具有第一表面并且包括第一传导类型的第一半导体层、邻接第一半导体层的第一传导类型的第二半导体层、邻接第二半导体层的第一传导类型的第三半导体层和与第一半导体层形成pn结的第二传导类型的本体区域。所述至少一个半导体开关还包括：布置在第一表面上并与本体区域欧姆接触的源极金属化；和与第三半导体层欧姆接触的漏极金属化。所述第一半导体层包括与源极金属化欧姆接触的补偿结构，并且所述第三半导体层包括浮动补偿结构。
根据用于生产半导体器件的方法的实施例，所述方法包括；提供第一传导类型的半导体本体，所述半导体本体包括限定竖直方向的顶表面和与顶表面相对布置的背面表面；在半导体本体中，从顶表面形成浮动槽场板和形成半导体本体内的pn结的第二传导类型的浮动半导体区域中的至少一个，所述浮动槽场板通过介电区域部分地与本导体本体分离；在顶表面上外延沉积第一传导类型的至少两个半导体层；在所述至少两个半导体层的上面的半导体层中形成补偿结构；以及在所述至少两个半导体层上面形成与所述补偿结构欧姆接触的第一金属化。
本领域技术人员在阅读以下的详细描述之后并且在查看附图之后将认识到另外的特征和优点。
附图说明
附图中的部件不一定依比例绘制，而是重点在于说明本发明的原理。此外，在附图中，相同的附图标记表示对应的部分。在附图中：
图1图示了穿过根据实施例的半导体器件的半导体本体的竖直横截面；
图2图示了穿过根据实施例的图1中图示的半导体器件的竖直横截面的部分；
图3图示了根据实施例的图1中图示的半导体器件的竖直电场分布；
图4图示了穿过根据实施例的半导体器件的半导体本体的竖直横截面；
图5图示了根据实施例的图4中图示的半导体器件的竖直电场分布；
图6图示了穿过根据实施例的半导体器件的半导体本体的竖直横截面；
图7图示了穿过根据实施例的半导体器件的半导体本体的竖直横截面；
图8图示了穿过根据实施例的半导体器件的半导体本体的竖直横截面；
图9到图12图示了在根据另外的实施例的方法的方法步骤期间穿过半导体本体的竖直横截面；
图13图示了穿过根据实施例的半导体器件的半导体本体的竖直横截面；
图14图示了根据实施例的图7中图示的半导体器件的竖直电场分布；
图15图示了根据另外的实施例的图7中图示的半导体器件的垂直电场分布；和
图16图示了根据实施例的电路。
具体实施方法
在以下的详细描述中，参照形成其一部分的附图，并且在附图中借助图示示出了其中可以实践本发明的具体实施例。在这一点上，参照所描述的(多幅)附图的取向使用了方向术语，诸如“顶”、“底”、“前”、“后”、“头”、“尾”等。由于实施例的部件可以位于许多不同的取向上，因此方向术语用于说明的目的而绝非作为限制。将理解，在不偏离本发明的范围的情况下可以利用其它实施例并且可以进行结构或逻辑的改变。因此以下的详细描述不要被视为限制意义，并且本发明的范围由所附权利要求限定。
现在将详细参照各种实施例，在附图中图示了所述各种实施例的一个或多个例子。每个例子都被提供作为解释，并且不意味着作为本发明的限制。例如，被说明或描述为一个实施例的部分的特征可以在其它实施例上使用或者结合其它实施例使用，以产生另外的实施例。本发明旨在包括这些修改和变化。使用具体语言描述了例子，该具体语言不应被解释为限制所附权利要求的范围。附图不依比例绘制并且仅用于说明性目的。为了清楚起见，在没有另外阐明的情况下，在不同图中，相同的元件或制造步骤已由相同的附图标记表示。
如本说明书中使用的术语“水平”旨在描述与半导体基板或本体的第一表面或主水平表面基本上平行的取向。这可以是例如晶片或管芯的表面。
如本说明书中使用的术语“竖直”旨在描述被基本上布置为与第一表面垂直(即平行于半导体基板或本体的第一表面的法向方向)的取向。
在本说明书中，半导体基板或半导体本体的第二表面被视为由下面的或背面的表面形成，而第一表面被视为由半导体基板的上面的、正面的或者主表面形成。因此在考虑该取向的情况下，如本说明书中使用的术语“上面”和“之下”描述了一结构特征相对于另一结构特征的相对位置。
在本说明书中，n掺杂被称为第一传导类型，而p掺杂被称为第二传导类型。替选地，半导体器件可以被形成为具有相反的掺杂关系，使得第一传导类型可以是p掺杂，并且第二传导类型可以是n掺杂。此外，一些图通过指示靠近掺杂类型的“-”或“+”而图示了相对掺杂浓度。例如，“n-”意味着小于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有大于“n”掺杂区域的掺杂浓度。然而，除非另外阐明，否则指示相对掺杂浓度并不意味着有相同相对掺杂浓度的掺杂区域不得不具有相同绝对掺杂浓度。例如，两个不同的n+掺杂区域可以具有不同的绝对掺杂浓度。这同样例如适用于n+掺杂和p+掺杂区域。
本说明书中描述的具体实施例涉及但不限于半导体器件，特别地涉及场效应半导体晶体管及其制造方法。在本说明书中，术语“半导体器件”和“半导体部件”被同义地使用。所形成的半导体器件通常是竖直半导体器件、诸如竖直MOSFET，其具有布置在第一表面上的源极金属化和绝缘栅电极以及布置在与第一表面相对布置的第二表面上的漏极金属化。通常情况下，所形成的半导体器件是具有有源区域的功率半导体器件，所述有源区域具有用于承载和/或控制负载电流的多个MOSFET单元。此外，所述功率半导体器件通常具有外围区域，从上面观看时，所述外围区域具有至少部分地围绕有源区域的至少一个边缘终止结构。
如本说明书中使用的术语“功率半导体器件”旨在描述具有高电压和/或高电流开关能力的单个芯片上的半导体器件。换句话说，所述功率半导体器件旨在用于(通常在安培范围内的)高电流。在本说明书内，术语“功率半导体器件”和“功率半导体部件”被同义地使用。
如本说明书中使用的术语“场效应”旨在描述第一传导类型的传导“沟道”的电场介导形成和/或第二传导类型的半导体区域(通常是第二传导类型的本体区域)中的沟道的传导性和/或形状的控制。由于场效应，在第一传导类型的源极区域或发射极区域和第一传导类型的漂移区域之间形成和/或控制穿过沟道区域的单极电流路径。漂移区域可以分别与漏极区域或集电极区域接触。漏极区域或集电极区域与漏极或集电极电极低阻电接触。源极区域或发射极区域与源极或发射极电极低阻电接触。在本说明书的上下文中，术语“低阻电接触”旨在描述：当未将电压施加到半导体器件和/或施加在半导体器件两端时，在半导体器件的相应元件或部分之间存在低欧姆的欧姆电流路径。在本说明书内，术语“低阻电接触”、“电耦合”、“低欧姆接触”以及“低阻电连接”被同义地使用。同样地，术语“电阻电接触”、“欧姆接触”以及“电阻电连接”在本说明书中同义地被使用。
在本说明书的上下文中，术语“MOS”(金属氧化物半导体)应被理解为包括更通用的术语“MIS”(金属绝缘体半导体)。例如，术语MOSFET(金属氧化物半导体场效应晶体管)应被理解为包括具有并非是氧化物的栅极绝缘体的FET，即术语MOSFET分别在IGFET(绝缘栅场效应晶体管)和MISFET(金属绝缘体半导体场效应晶体管)的更通用的术语含义下使用。
在本说明书的上下文中，术语“栅极电极”旨在描述如下电极：所述电极靠近本体区域定位并且与本体区域绝缘，而且被配置来形成和/或控制穿过本体区域的沟道区域。
在本说明书的上下文中，术语“场电极”旨在描述如下电极：所述电极被布置成靠近半导体区域(通常是漂移区域)，部分地与半导体区域绝缘，并且被配置来通过充电到适当的电压(通常对于n型半导体区域是关于周围的半导体区域的负电压)来扩展半导体区域中的耗尽部分。
在本说明书的上下文中，术语“浮动场板”旨在描述形成电极的传导区域，所述传导区域被布置在半导体区域(通常是漂移区域)中，在竖直横截面中在三个面与半导体区域绝缘，并且被配置来在半导体器件的阻断模式期间捕获电荷(对于n型半导体区域，通常是负电荷)，使得半导体区域的一部分被捕获的电荷耗尽。传导区域通常是由具有金属或接近金属的电导率的材料制成，诸如例如钨的金属、高掺杂多晶硅、硅化物等。此外，浮动场板可以由其中可以形成电子沟道的弱掺杂单晶半导体区域形成。
在本说明书的上下文中，术语“自充电电荷陷阱”旨在描述如下浮动场板：所述浮动场板被配置来在半导体器件的阻断模式期间和/或在使半导体器件换向期间生成并且捕获电荷。术语“自充电电荷陷阱”应涵盖如下浮动场板：所述浮动场板包括用于在使半导体器件换向期间和/或在半导体器件的阻断模式期间生成电子-空穴对的电荷生成中心。此外，术语“自充电电荷陷阱”应涵盖如下浮动场板：所述浮动场板在与周围的半导体材料接触的开口区域中至少具有在场板中和/或在周围的半导体材料中的中度或高度n掺杂的场停止部分。在使半导体器件换向期间和/或在半导体器件的阻断模式期间，电子可以在场停止部分中被释放并且在自充电电荷陷阱中被捕获。场停止部分的掺杂浓度被选择为使得在换向期间和/或在阻断模式期间形成的电场停止在场停止部分中或者靠近场停止部分。
在本说明书的上下文中，术语“平台(mesa)”或“平台区域”旨在描述如下半导体区域：所述半导体区域在竖直横截面中延伸到半导体基板或半导体本体中的两个邻近槽之间。
如本说明书中使用的术语“换向”旨在描述半导体器件的电流从正向方向或导通方向切换到相反方向或反向方向，在所述正向方向或传导方向上，pn负载结、例如MOSFET的本体区域和漂移区域之间的pn结被正向偏置，而在所述相反方向或反向方向上，pn负载结被反向偏置。如在本说明书中使用的术语“硬换向”旨在描述以至少约1010V/s的速度换向，更通常地以至少约2*1010V/s的速度换向。
在下文中，主要参照硅(Si)半导体器件解释涉及半导体器件以及用于形成半导体器件的制造方法的实施例。因此，单晶半导体区域或单晶半导体层通常指的是单晶硅区域或单晶硅层。然而，应该理解，半导体本体40可以由适于制造半导体器件的任何半导体材料制成。这样的材料的例子包括但不限于：基础半导体材料，诸如硅(Si)或锗(Ge)；IV族化合物半导体材料，诸如碳化硅(SiC)或硅锗(SiGe)；二元、三元或四元III-V半导体材料，诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP)；和二元或三元II-VI半导体材料，诸如碲化镉(CdTe)和碲化汞镉(HgCdTe)和其它一些。上述半导体材料还被称为同质结半导体材料。当组合两种不同的半导体材料时，形成了异质结半导体材料。异质结半导体材料的例子包括并不限于氮化铝镓(AlGaN)-氮化铝铟镓(AlGaInN)、氮化铟镓(InGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(AlGaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(AlGaN)、硅-碳化硅(SixC1-x)以及硅-SiGe异质结半导体材料。对于功率半导体应用，当前主要使用Si、SiC、GaAs和GaN材料。如果半导体本体包括分别具有高击穿电压和高临界雪崩场强的高带隙材料(诸如SiC或GaN)，则相应的半导体区域的掺杂可以被选择为较高，这减少了接通状态电阻Ron(在下文中还被称为接通电阻Ron)。
参照图1，解释了半导体器件100的第一实施例。图1图示了穿过半导体器件100的半导体本体40的竖直横截面。半导体本体40在限定竖直方向en的第一表面101和与第一表面101相对布置的第二表面102之间延伸。通常形成源极金属化的第一金属化(未在图1中示出)被布置在第一表面101上。通常形成漏极金属化的第二金属化11被布置在第二表面102上。此外，通常形成栅极金属化的第三金属化(同样未在图1中示出)通常也被布置在第一表面101上并且与第一金属化和半导体本体40绝缘。因此，半导体器件100可以作为三端器件操作。
半导体本体40通常包括大块单晶材料4和在其上形成的至少一个外延层3、2、1。由于可以在一个或多个外延层的沉积期间调整掺杂浓度，因此使用(多个)外延层3、2、1提供了调节(tailor)材料的背景掺杂的更多自由度。
在图1中图示的示例性实施例中，半导体本体40包括：延伸至第一表面101的n型第一半导体层1；布置在第一半导体层1之下并且与第一半导体层1邻接的n型第二半导体层2；布置在第二半导体层2之下并且与第二半导体层2邻接的n型第三半导体层3；以及布置在第三半导体层3之下并且与第三半导体层3邻接的n+型半导体层4，所述n+半导体层4延伸至第二表面102并且通常形成漏极接触层。
根据实施例，第一半导体层1包括多个p型本体区域5和具有p型补偿区域6的pn补偿结构，每个p型补偿区域6都与相应本体区域5邻接。p型补偿区域6在竖直横截面中竖直布置在第一半导体层1的形成漂移区域1a的剩余n型部分1a之间。
在示例性实施例中，p型补偿区域6被形成为竖直取向的柱。替选地，p型补偿区域6被形成为基本上竖直取向的条形平行六面体。
补偿区域6与源极金属化低阻电连接。这关于图2进行解释，所述图2图示了图1中图示的第一半导体层1以及在第一表面101上通常形成的结构的放大的部分。图2的图示部分通常分别对应于第一半导体层1的多个单位单元(unit cell)中的一个以及半导体器件100的上部分。
在示例性实施例中，p+型本体接触区域5c和n+型源极区域15在本体区域5中形成。此外，p+型接触区域6c在本体接触区域5c和补偿区域6之间延伸。为了清楚起见，在图1以及以下的图中未示出本体接触区域5c、源极区域15和接触区域6c。
介电区域13被布置在第一表面101上。介电区域13的部分13a被布置在第一表面101和栅极电极12之间，栅极电极12在水平方向上从漂移区域1a沿本体区域5至少延伸到源极区域15，使得可以在本体区域5中通过场效应沿形成栅极介电区域的部分13a形成反型沟道，其在这里还被称为MOS沟道。因此，半导体器件100可以作为MOSFET操作。
介电区域13的剩余部分分别形成源极金属化10和栅极电极12与第一表面101之间的层间电介质。
在示例性实施例中，源极金属化10经由通过层间电介质13形成的且被形成到半导体本体中的浅槽接触而与源极区域15和本体接触区域5c电接触。在其它实施例中，源极金属化10在第一表面101处与源极区域15和本体接触区域5c电接触。
根据实施例，p型补偿区域6和漂移区域1a的掺杂浓度被选择为使得在断开状态下，它们的电荷可以相互耗尽，并且在接通状态下形成了从源极金属化10到漏极金属化1的不间断的、低阻传导路径。
根据另一实施例，栅极电极12和栅极电介质13a可以在从第一表面101延伸到半导体本体中的槽中形成。在该实施例中，本体区域5和源极区域15与槽的上部分邻接，而漂移区1a与槽的下部分邻接。在该实施例中，漂移区1a可以不延伸到有源区中的第一表面101。再次参照图1，解释了另外的实施例。
MOSFET在通常的应用中主要暴露于显著低于额定阻断电压的反向电压。通常，MOSFET在标称操作(nominal operation)期间在电路中以所设计的电路电压被使用，所述标称操作导致了为额定阻断电压的仅约30％至约70％的标称反向电压Uc，例如对于650V的额定阻断电压约为400伏。此外，传统的补偿MOSFET通常被设计为使得在与仅约10％的标称反向电压Uc或甚至更低的对应的相当低的反向电压处，pn补偿结构在水平方向上已经基本上耗尽，以减少存储的电能EOSS。甚至进一步，存储的电荷QOSS主要由与传统的补偿结构的水平耗尽对应的电荷Qh确定。因此，在传统的补偿MOSFET中通常存在接通电阻Ron和存储电荷QOSS之间的权衡。这可以被表达为Ron*QOSS-＝Ron*Qh＝常数。因此，在传统的补偿MOSFET中通常存在正向电流损失和开关损耗之间的权衡。
即使当考虑到通常的电压峰值时，MOSFET通常暴露于显著在正常操作期间的额定击穿电压Ubd之下的反向电压。从仅少有地发生的未预期的开关事件可能得到较高的值。然而，传统的补偿MOSFET的可耗尽的半导体体积对应于至少100％的额定阻断电压。因此，传统的补偿MOSFET相对于存储的电荷QOSS通常“尺寸过大”。
根据实施例，半导体器件100的补偿结构1a、6和第二半导体层2被确定尺寸为使得标称反向断开电压Uoff在阻断模式期间基本上在补偿结构1a、6和第二半导体层2两端降低，该标称反向断开电压Uoff低于额定击穿电压Ubd并且对应于标称反向电压Uc加上考虑到预期的电压峰值的约10％至约20％的(对于功率半导体器件例如为数个10V的)安全裕度，在该阻断模式中漂移区域1a和本体区域5之间的pn结被反向偏置。因此，较之传统的补偿MOSFET，存储的电荷QOSS和开关损耗在给定的接通电阻Ron和额定击穿电压Ubd处可以被减少。
根据经验，第一半导体层1在由硅制成时的竖直延伸等于或略大于约50nm*Uoff，但是小于约50nm*Ubd。因此，补偿结构1a、6可以仅阻断高达约标称反向断开电压Uoff的反向电压。
第二半导体层2可以具有与所述漂移区域1a相同的掺杂浓度。
布置在补偿结构1a、6之下的第二半导体层2的体积可以在约标称反向断开电压Uoff的反向电压处作为场停止而操作。因此，第二半导体层2通常具有约为Qc*Uoff/Ubd的水平单位面积掺杂电荷Q，例如约为所使用的半导体材料的单位面积击穿电荷Qc的三分之二。例如，对于硅，单位面积击穿电荷Qc根据掺杂浓度而为约2*1012基本电荷/平方厘米至3*1012基本电荷/平方厘米。
根据实施例，第三半导体层3包括另一结构，其被配置成：当第二半导体层2在阻断模式期间被穿通(punch)时，即当在补偿区域6之间形成的空间电荷区域延伸穿过第二半导体层2时，耗尽第三半导体层3。因此，避免了半导体器件100在标称反向断开电压Uoff和额定击穿电压之间的电压处的雪崩击穿。
在图1中图示的示例性实施例中，部分地与第三半导体层3绝缘并且与第三半导体层3邻接的浮动场板7被布置在每个补偿区域6之下的第三半导体层3中。浮动场板7可以被布置成基本上相对于对应的补偿区域6居中。在其它实施例中，浮动场板7相对于补偿区域6偏移。甚至进一步，补偿区域6和浮动场板7的间距(pitch)和横向取向可以不同。
在半导体器件100的阻断模式期间并且如果第二半导体层2被穿通，则浮动场板7被充电，即对于n型第三半导体层3充负电。因此，第三半导体层3在场板7之间水平耗尽并且因此避免了半导体器件100在标称反向断开电压Uoff和额定击穿电压Ubd之间的电压处的雪崩击穿。由于使用浮动场板7，因此第三半导体层3的掺杂浓度可以相当高，例如基本上与漂移区域1a的掺杂浓度匹配。因此，半导体器件100的接通状态电阻Ron通常保持低。此外，浮动场板7仅在标称反向断开电压Uoff以上的异常高的电压处充电。因此，半导体器件100的正常操作期间的开关损耗保持低。由于在标称反向断开电压Uoff以上的反向电压极少见，因此较之相同接通状态电阻Ron的传统的补偿MOSFET，半导体器件100的总体开关损耗通常更低。换句话说，改进了开关损耗和正向电流损失之间的权衡。
在图1中图示的示例性实施例中，在图示的横截面中，每个浮动场板7的侧壁和底壁通过例如包括氧化硅的相应绝缘区域8与第三半导体层3分离。因此，浮动场板7和绝缘区域8形成了电子的自充电电荷陷阱7、8。
根据实施例，浮动场板7包括用于在电场中生成电子-空穴对的电荷生成中心。例如，浮动场板7可以包括费米能量在第三半导体层3的半导体材料的导带中的传导材料。例如，浮动场板7可以包括如钨的金属或者在电场中具有高电荷生成速率的硅化物。当金属被用作浮动场板7的传导材料时，可以在每个浮动场板7和第三半导体层3之间使用对接(butting)接触，以避免整流接触。
替选地，浮动场板7可以包括具有晶格缺陷的传导半导体材料，诸如高掺杂的多晶硅或无定形硅。晶格缺陷也可以通过注入形成。此外，通过将Au、Cu或Pt注入到浮动场板7的半导体材料中和/或浮动场板7和相应绝缘区域8之间的界面处而形成的深陷阱可以被用作电荷生成中心。甚至进一步，浮动场板7可以包括一个或多个空腔。半导体材料和空腔之间的界面也可以形成电子-空穴对的生成中心。
在反向电压超过标称反向断开电压Uoff的情况下，电子-空穴对在浮动场板7的电荷生成中心处生成并且在电场中被分离。空穴在电场中分别朝向源极金属化和第一表面101移动，而生成的电子由于绝缘区域8而保持捕获于浮动场板7中。当浮动场板7被充分充电并且基本上没有场时，电子-空穴对的生成停止。捕获的电荷为第三半导体层3的耗尽部分的固定电荷提供了反电荷。绝缘区域8也可以在顶部上部分地与浮动场板7绝缘。
在图1中图示的示例性实施例中，通过绝缘区域8中的相应的绝缘区域8部分地绝缘的浮动场板7形成自充电电子陷阱7、8。在其中第三半导体层3是p型的其他实施例中，自充电空穴陷阱7、8由部分地绝缘的浮动场板7提供。
当半导体器件100再次在正向电流方向上切换时，充电的浮动场板7被再次放电，以维持低接通电阻Ron。
在竖直横截面中，浮动场板7和自充电电荷陷阱7、8分别具有通常较之最大水平延伸更大的竖直延伸。在竖直横截面中，绝缘区域8可以是基本上U形的，但是也可以是基本上V形的。
根据实施例，自充电电荷陷阱7、8基本上延伸到漏极层4。图3图示了在阻断模式期间的在图1中图示的半导体器件100沿竖直线‘s’的电场分布，竖直线‘s’部分地行进通过补偿区域6之一。当在标称反向断开电压Uoff处或在其之下的反向电压U(U≤Uoff)施加在漏极金属化和源极金属化之间时，反向电压U基本上在第一半导体层1和第二半导体层2两端降低。这可以从电场分布E1推断。注意，电压降对应于电场沿路径s的线积分。在标称反向断开电压Uoff之上的反向电压U处，第二半导体层2被穿通，并且反向电压U的部分在第三半导体层3两端降低。这针对电场分布E2进行图示，所述电场分布E2对应于在漏极金属化和源极金属化之间施加击穿电压Ubd。在这种情况下，在半导体本体中达到临界场强Ec并且在第二半导体层2之下的电压降约为Ubd-Uoff。注意，在虚线k的右侧的区域、即在虚线k和表示电场分布E2的曲线之间的区域与标称反向断开电压Uoff相对应。
图4图示了穿过半导体器件200的半导体本体40的竖直横截面。图4中所示的半导体器件200与上文关于图1至图3解释的半导体器件100相似。然而，p型浮动半导体区域9被布置在相应浮动场板7上面并且与相应浮动场板7接触。因此，浮动场板7不与第三半导体层3直接接触，而是经由在第三半导体层3和p型浮动半导体区域9之间形成的相应pn结电接触。在其它实施例中，p型浮动半导体区域9相对浮动场板7略微移位。这便于在半导体器件200在正向电流方向上再次切换时对充电的浮动场板7的完全放电。替选地，通过将间断的p型浮动半导体区域9布置在浮动场板7上，可以便于对充电的浮动场板7的完全放电。例如，在穿过半导体器件200的另一竖直横截面中可以不存在p型浮动半导体区域9。由于p型浮动半导体区域9，较之不具有p型浮动半导体区域9的半导体器件，阻断模式和高反向电压期间的第三半导体层3中的电场得以增加。
这在图5中图示，图5示出了在阻断模式期间的在图4中图示的半导体器件200沿竖直线‘s’的电场分布，所述竖直线‘s’部分地行进通过补偿区域6之一。当在标称反向断开电压Uoff处或在其之下的反向电压U(U≤Uoff)施加在漏极金属化和源极金属化之间时，反向电压U基本上在第一半导体层1和第二半导体层2两端降低，如电场分布E1所示。
在标称反向断开电压Uoff之上的反向电压U处，第二半导体层2被穿通并且反向电压U的部分在第三半导体层3两端降低。这由电场分布E2图示，所述电场分布E2对应于在漏极金属化和源极金属化之间施加击穿电压Ubd。在该情况下，在半导体本体40中达到临界场强Ec并且在第二半导体层2之下的电压降约为Ubd-Uoff。这与上文关于图3针对半导体器件100所解释的相似。然而，对于图4的半导体器件200，反向电压U的在第三半导体层3两端降低的部分显著较大。因此在基本上相同的接通状态电阻Ron下，较之图1的半导体器件100，图4的半导体器件200通常具有较高的击穿电压Ubd。
图6图示了穿过半导体器件300的半导体本体40的竖直横截面。图6中所示的半导体器件300与上文关于图4和5解释的半导体器件200相似。然而，由相应浮动场板7(其分别通过介电区域8与第三半导体层3部分地分离)形成的每个自充电电荷陷阱7、8在竖直方向上分为下自充电电荷陷阱7、8和上自充电电荷陷阱7、8。通常，p型浮动半导体区域9至少布置在上自充电电荷陷阱7、8上。再次，p型浮动半导体区域9可以与相应浮动场板7邻接或者通过第三半导体层3的相应部分与相应浮动场板7分离。此外，超过两层的自充电电荷陷阱7、8可以一个被布置在另一个上面。甚至进一步，自充电电荷陷阱7、8的间距可以在自充电电荷陷阱7、8的不同层之间不同和/或自充电电荷陷阱7、8的不同层可以在水平方向上偏移。
图7图示了穿过半导体器件400的半导体本体40的竖直横截面。图7中所示的半导体器件400与上文关于图1至3解释的半导体器件100相似。然而，浮动p型半导体区域5a、6a被布置在半导体器件400的第三半导体层3中，而不是在通过介电区域在侧面和底面与第三半导体层3分离的浮动场板形成的自充电电荷陷阱中。
在图7中图示的示例性实施例中，浮动p型半导体区域5a、6a具有相同的间距并且分别相对于补偿区域6和本体区域5竖直地居中。然而，浮动p型半导体区域5a、6a也可以分别相对于补偿区域6和本体区域5水平地偏移，和/或具有不同的间距。
与上文关于图1至3针对半导体器件100所解释的相似，半导体器件400的第一半导体层1中的在阻断模式期间形成的空间电荷区域在高达标称反向断开电压Uoff的反向电压处并未延伸通过第二半导体层2。只有当反向电压超过标定反向断开电压Uoff时，第二半导体层2才被穿通。在该情况下，第三半导体层3在浮动p型半导体区域5a、6a之间首先水平耗尽。
浮动p型半导体区域5a、6a的最大掺杂浓度可以基本上与补偿区域6和本体区域5的最大掺杂浓度分别匹配。然而，这可能取决于标称反向断开电压Uoff和击穿电压Ubd之间的比。上浮动p型半导体区域5a和下浮动p型半导体区域6a的最大掺杂浓度可以基本上匹配。
当第三半导体层3在浮动p型半导体区域5a、6a之间水平耗尽时，电子和空穴通常分别放电到漏极金属化和源极金属化中。当半导体器件400随后切换到正向电流模式时，浮动p型半导体区域5a、6a仍可以被充电。因此，接通电阻Ron可能增加。然而，第二半导体层2的穿通仅在罕见的情况下发生，并且浮动p型半导体区域5a、6a在随后的开关周期中利用热生成的电荷载流子进行再充电。因此，较之传统的补偿MOSFET，按时间平均的接通电阻Ron至多仅略微增加，而开关损耗显著减少。
在图7中图示的示例性实施例中，浮动p型半导体区域5a、6a在竖直横截面中被形成为基本上竖直取向的柱。在其它实施例中，浮动p型半导体区域5a、6a在竖直横截面中被形成为基本上取向的条形平行六面体。不同于补偿区域6和本体区域5，在浮动p型半导体区域5a、6a和源极金属化或所提供的任何其它端子之间不存在低电阻率电流路径。浮动p型半导体区域6a可以比补偿区域6更高地掺杂，因为浮动p型半导体区域6a通常在阻断模式中未耗尽。
根据实施例，泡形p型浮动半导体区域6a而非柱形p型浮动半导体区域6a被布置在第三半导体层3中。这在图8中图示，图8对应于穿过相似的半导体器件500的半导体本体40的竖直横截面。
为了改进上文关于图7和图8解释的浮动p型半导体区域5a、6a的放电，可以提供放电结构。例如，与第三半导体层3接触的n+型接触区域可以与p型半导体区域6a邻接。此外，用于在电场中生成电子-空穴对的诸如晶格缺陷或杂质的电荷生成中心可以被提供在p型半导体区域6a和相应n+型接触区域之间形成的pn结处和/或靠近该pn结。例如，硅化物、多晶硅或无定形硅区域可以被嵌入在每个p型半导体区域6a和相应n+型接触区域之间。替选地，n型子区域可以被布置在一些或所有浮动p型半导体区域6a的上部分中。n型子区域通常经由相应金属或硅化物区域与相应p型半导体区域6连接。此外，可以在一些或所有浮动p型半导体区域6a中形成电荷生成中心。
替选地，高电阻率弱p掺杂半导体区域可以使p型半导体区域6a与相应补偿区域6连接，以改进阻断模式期间的放电。弱p掺杂半导体区域的掺杂浓度通常被选择为使得它们在低反向电压处被完全耗尽，该低反向电压例如小于额定阻断电压的约10％或甚至小于额定阻断电压的约3％。
图9至图12在竖直横截面中图示了根据若干实施例的用于形成半导体器件100的方法。这些图示出了在特定方法步骤期间或之后穿过所述半导体本体的竖直横截面。在第一工艺中，提供具有顶表面103以及与顶表面103相对的第二或背面表面102的半导体本体、例如晶片或基板。顶表面103的法向方向en基本上平行于竖直方向。如图9中所图示，半导体本体通常包括n+型第四半导体层4，所述n+型第四半导体层4延伸到第二表面102并且通常形成要被生产的半导体器件中的漏极层。n型半导体层31被布置在第四半导体层4上并且延伸到顶表面103。
参照图10，将竖直槽50从顶表面103刻蚀到半导体层31中。此外，竖直槽50的侧壁和底壁通过介电区域8绝缘。这可以通过沉积和/或热氧化以及从顶表面103去除所形成的介电层来实现。替选地，用于形成竖直槽50的介电层或硬掩膜可以用作用于形成场板的刻蚀停止并且随后被去除。
参照图11，场板7在竖直槽50中形成。形成场板7可以包括：沉积传导材料，诸如如钨的金属、高掺杂多晶硅、高掺杂无定形硅或高掺杂多孔硅，以及回刻蚀沉积的传导材料。
通常，场板7被形成为使得在场板7中包括电荷生成中心。例如，可以在传导材料中通过注入形成晶格缺陷。替选地或附加地，可以通过将Au、Cu或Pt注入到浮动场板7的沉积的半导体材料中和/或浮动场板7和相应绝缘区域8之间的界面处来形成深陷阱。
此后，通常在顶表面103上沉积若干外延层并且执行离子注入工艺，以通过增加半导体层31的竖直厚度来形成第三半导体层3，形成布置在第三半导体层3上的第二半导体层2和布置在第二半导体层2上的第一半导体层1，并且形成第一半导体层1中的补偿区域6和本体区域5。在图12中图示了得到的半导体结构100。通常，补偿区域6被形成为基本上竖直取向的柱或者基本上竖直取向的条形平行六面体。
通常利用积分离子剂量执行离子注入工艺，使得当在半导体本体40两端在反向电流方向上施加约为标称反向断开电压Uoff的反向电压(其低于半导体器件的额定击穿电压)时，第一半导体层1的形成漂移区域的剩余部分1a基本上被耗尽，所述反向电流方向对应于反向偏置在补偿区域6和漂移区域1a之间形成的pn结。
第二半导体层2通常被形成为其水平单位面积掺杂电荷低于所沉积的半导体材料的单位面积击穿电荷。
可选地，p型浮动半导体区域可以在浮动场板7之上的第三半导体层3中形成。
随后，可以通过注入来形成n+型源极区域、p型本体区域和p+型本体接触区域。此外，通常在第一半导体层1延伸到的第一表面101上形成绝缘栅极电极。通常在第一表面101上形成层间电介质并且使其在源极和本体区域上凹陷。得到的半导体器件100在图1、2中图示。
随后，在第一表面101上形成与源极区域、本体接触区域并且因此与本体区域和补偿区域6低电阻率接触的源极金属化。为了形成三端MOSFET，在第二表面102上沉积漏极金属化。
可以同样形成如图7和图8中图示的半导体器件。然而，不是如上文关于图10和图11解释的那样在槽中形成场板，而是例如通过注入来形成浮动p型半导体区域。
通常，在浮动p型半导体区域中的至少一个中形成具有晶格缺陷的子区域。此外，n+型接触区域可以被形成为与至少一个浮动p型半导体区域、其子区域和第三半导体层3邻接或者嵌入在至少一个浮动p型半导体区域中。
根据实施例，所形成的半导体器件包括具有第一表面的半导体本体和布置在第一表面上的源极金属化，所述第一表面限定竖直方向。在竖直横截面中，半导体本体进一步包括：第一传导类型的漂移区域；第二传导类型的至少两个补偿区域，所述补偿区域的每个都与漂移区域形成pn结并且与第一金属化低阻电连接；以及第一传导类型的第三半导体层，所述第三半导体层被布置在漂移区域之下并且包括浮动场板、自充电电荷陷阱和与第三半导体层形成pn结的第二传导类型的浮动半导体区域中的至少一个。
通常，由第一传导类型的半导体材料制成的第二半导体层被布置在漂移区域和第三半导体层之间并且与漂移区域和第三半导体层邻接，而且其水平单位面积掺杂电荷低于所述半导体材料的单位面积击穿电荷。
所形成的半导体器件通常是竖直MOSFET，更通常的是竖直功率MOSFET，其中第一金属化形成源极金属化。可以分别形成并与源极金属化相对布置漏极金属化。替选地，漏极金属化可以分别形成并布置在第一表面上，以形成所谓的漏极向上(drain up)MOSFET。在漏极向上MOSFET中，第一传导类型的高掺杂的埋层通常被布置在第三半导体层之下并且经由第一传导类型的高掺杂的下沉(sinker)区域与漏极金属化低阻电连接。
在另一实施例中，所形成的半导体器件是横向MOSFET，更通常的是横向功率MOSFET。在该实施例中，漂移区域、第二半导体层和第三半导体层在竖直横截面中并列布置。在该实施例中，第一金属化形成源极金属化，并且漏极金属化和栅极金属化通常也被布置在第一表面上。此外，如上文在图1、3至6、11和12中图示的那样，在竖直横截面中浮动场板和自充电电荷陷阱较之它们在竖直MOSFET中的取向分别通常被旋转了约90°。
根据实施例，所形成的半导体器件包括半导体本体，所述半导体本体包括：限定竖直方向的第一表面；延伸到第一表面并包括pn补偿结构的第一半导体层；第二半导体层，所述第二半导体层包括第一传导类型的半导体材料，被布置在第一半导体层之下，并且所述第二半导体层的水平单位面积掺杂电荷低于半导体材料的单位面积击穿电荷；以及第一传导类型的第三半导体层，所述第三半导体层被布置在第二半导体层之下并且包括浮动场板、自充电电荷陷阱和与所述第三半导体层形成pn结的第二传导类型的半导体区域中的至少一个。
图13图示了穿过半导体器件600的半导体本体40的竖直横截面。图13中所示的半导体器件600与上面关于图7所解释的半导体器件400相似。然而，不是在第一半导体层1中布置多个p型补偿区域以形成pn补偿结构，而是在半导体器件600的第一半导体层1中形成槽场板补偿结构。
在图13中所图示的示例性实施例中，若干竖直槽51从第一表面101延伸穿过n型源极层15、邻接的p型本体层5并且部分地延伸到通常形成半导体器件600的漂移区域1a的邻接的n型第一半导体层1中。此外，浅槽52在相邻的竖直槽51之间从第一表面101穿过n型源极层15部分地延伸到本体层5中。因此，源极层15和本体层5分别通过槽51、52被分为分离的源极区域15和本体区域5。在示例性实施例中，本体区域5中的每个都邻接两个间隔开的源极区域15。
每个竖直槽51在上部分包括通过栅极介电区域13a与半导体本体40绝缘的栅极电极12，而在下部分包括与布置在第一表面101上的源极金属化10低欧姆接触，并通过场介电层13b与漂移区域1a绝缘以及与栅极电极12绝缘的场板17。在其它实施例中，栅极电极12和栅极介电区域13a被形成在第一表面101上。
介电区域13的部分13a被布置在第一表面101上，并且被布置在源极金属化10和相应的栅极电极12之间，所述相应的栅极电极12在竖直方向上沿着相应的栅极介电区域13a从漂移区域1a至少部分地延伸到相应的源极区域15，使得可以通过场效应而在邻接的本体区域5中形成反型沟道。因此，半导体器件600也可以作为MOSFET操作。
通常，半导体器件600是功率半导体器件，所述功率半导体器件在其有源区分别具有多个单位单元以及限定单位单元的竖直槽51。注意，竖直槽51可以例如基本上是条形的并且形成一维或二维晶格，但是当从上面观看时也可能是环形的。
介电区域13的部分13c在源极金属化10和栅极电极12之间形成层间电介质13c。
在示例性实施例中，源极金属化10经由高掺杂本体接触区域5c和浅槽接触而与源极区域15和本体接触区域5c电接触，所述浅槽接触穿过层间电介质13被形成以及被形成到半导体本体40中。在其它实施例中，源极金属化10与源极区域15和本体接触区域5c在第一表面101处或基本上靠近第一表面101电接触。
场板17可以在穿过半导体本体40的另一竖直横截面中经由相似的槽接触与源极金属化10连接。此外，栅极电极12可以在穿过半导体本体40的另一竖直横截面中经由相应的接触与栅极金属化(在图13中未示出)相连接。
由于设置在漂移区域1a中并在器件操作期间处于或至少基本上靠近源极电势的绝缘槽场板17，在场板17中的和在漂移区域1a的被布置在成对的相邻场板17之间的部分中的电荷在阻断模式(断开状态和在反向偏置期间)下在反向偏置形成在漂移区域1a和本体区域之间的pn结期间可以相互耗尽，而在接通状态下，从源极金属化10到漏极金属化11可形成通常与漂移区域1a低欧姆接触的低阻传导路径。因此，在半导体器件600的第一半导体层1中形成场板补偿结构，而不是如上面关于图1至图8所解释的pn补偿结构。
漏极金属化11通常与第一传导类型的漏极区域4低欧姆接触并且与该第一传导类型的漏极区域4邻接，所述第一传导类型的漏极区域4具有高于漂移区域1a的最大掺杂浓度的最大掺杂浓度。
类似于上面关于图1到图8针对半导体器件100到500所解释的那样，半导体器件600通常还包括n型第三半导体层3，所述n型第三半导体层3分别被布置在漏极区域4和漂移区域1a与第一半导体层1之间。
根据实施例，在第三半导体层3中形成另一电荷补偿结构、通常是浮动补偿结构。
在图13中所图示的示例性实施例中，第三半导体层3包括若干与所述第三半导体层3形成相应的pn结的浮动p型半导体区域5a、6a。注意，在浮动p型半导体区域5a、6a与源极金属化11或所提供的任何其它端子之间都没有低欧姆电流路径。
在其它实施例中，不是浮动p型半导体区域5a、6a或除了浮动p型半导体区域5a、6a以外，类似于上面关于图1至图6所解释的自充电电荷陷阱和/或浮动场板被布置在第三半导体层3中。
同场板17和竖直槽51相比，浮动p型半导体区域5a、6a可分别具有相同的或不同的间距。
在图13中图示的示例性实施例中，浮动p型半导体区域5a、6a相对于场板17和竖直槽51分别是水平偏移的。但是，浮动p型半导体区5a、6a也可以分别相对于场板17和竖直槽51居中。
在图13中图示的示例性实施例中，浮动p型半导体区域5a、6a在竖直横截面中被形成为基本上竖直取向的柱。在其它实施例中，浮动p型半导体区域5a、6a在竖直横截面中被形成为基本上取向的条形平行六面体。此外，如上面关于图8所解释的那样，若干间隔开的泡形浮动p型半导体区域6a可以被布置在彼此之下。泡形浮动p型半导体区域6a中的每个都可以与相应的并且通常更高掺杂的上面的浮动p型半导体区域5a邻接。
根据实施例，n型第二半导体层2被布置在漂移区域1a和第三半导体层3之间并且与漂移区域1a和第三半导体层3邻接地被布置，而且所述n型第二半导体层2的水平单位面积掺杂电荷分别低于半导体层2和半导体本体40的半导体材料的单位面积击穿电荷。
类似于上面关于图1至图8针对半导体器件100到500所解释的那样，在阻断模式期间在半导体器件600的第一半导体层1中形成的空间电荷区域在高达标称反向断开电压Uoff的反向电压处并不延伸穿过第二半导体层2。只有当反向电压超过标称反向断开电压Uoff时，第二半导体层2才被穿通。在这个情况下，第三半导体层3首先在浮动p型半导体区域5a、6a之间被水平耗尽。
当第三半导体层3在浮动p型半导体区域5a、6a之间被水平耗尽时，电子和空穴通常分别被放电到漏极金属化11和源极金属化10中。当半导体器件600随后被切换到正向电流模式时，浮动p型半导体区域5a、6a在某些应用中仍然可以被充电。因此，接通电阻Ron可以增加。然而，第二半导体层2的穿通在这些应用中只可发生在极少情况下，并且在随后的开关周期中，利用热生成的电荷载流子来给浮动p型半导体区域5a、6a再充电(放电)。因此，较之传统的补偿MOSFET，按时间平均的接通电阻Ron至多仅略微增加，而开关损耗显著减少。
另外并且如下面将关于图16所解释的那样，存在诸如驱动感性负载(例如电动机)之类的应用，在这些应用中，MOSFET定期地在反向导通模式下被驱动。因为这将导致浮动p型半导体区域5a、6a的定期再充电，所以即使没有提供如上面关于图7和图8所解释的附加放电结构，接通电阻Ron也可以基本上根本不增加。
半导体器件600可以类似于上面关于图9到图12所解释的那样被制作。在第一工艺中，可以提供具有限定竖直方向的顶表面和与顶表面相对布置的底面表面的第一传导类型的半导体本体。
此后，形成第二传导类型的间隔开的浮动半导体区域，其每个都形成半导体本体内的pn结。
替选地，在半导体本体中可以从顶表面形成若干个间隔开的浮动槽场板，所述浮动槽场板通过介电区域部分地与半导体本体分离。
此后，通过外延沉积，在顶表面上可以形成第一传导类型的至少两个半导体层。在所述至少两个半导体层中的上面的半导体层(例如最上面的半导体层)中，形成槽场板补偿结构。这可包括：将竖直槽形成到半导体本体中；用介电层使竖直槽的侧壁和底壁绝缘，所述介电层例如是氧化硅层；在竖直槽中的每个竖直槽的下部分形成传导区域、例如掺杂的多晶硅区域以及在传导区域上形成另一介电层。因此，形成了与半导体本体绝缘的槽场板。
替选地，通过在最上面的半导体层中形成第二传导类型的间隔开的补偿区域可以形成pn补偿结构。
此后，第一金属化可以在至少两个半导体层上面被形成并分别与传导区域和间隔开的补偿区域欧姆接触。
上面关于图1到图8以及图13所解释的半导体器件100至600有共同点：它们的半导体本体40包括：具有补偿结构6、17、13b的第一半导体层1；第二半导体层2，所述第二半导体层2与第一半导体层1邻接，由第一传导类型的半导体材料制成并且具有低于所述半导体材料的单位面积击穿电荷的水平单位面积掺杂电荷；第一传导类型的第三半导体层3，所述第三半导体层3与第二半导体层2邻接并且具有一个或多个自充电电荷陷阱、一个或多个浮动场板7和/或第二传导类型的一个或多个通常浮动的半导体区域9、6a、5a，其与所述第三半导体层3形成pn结；以及第一传导类型的第四半导体层4，所述第四半导体层4与第三半导体层3邻接并且具有高于第三半导体层3的最大掺杂浓度的最大掺杂浓度。第一半导体层1被布置在第一表面101和第二半导体层2之间。
通常，第一半导体层1具有第一传导类型。
根据实施例，第一半导体层1在竖直横截面中包括第二传导类型的至少两个间隔的补偿区域6，通常是多个补偿区域6。至少两个补偿区域6中的每个都与第一半导体层1的第一部分形成pn结，所述第一半导体层1的第一部分被布置在所述至少两个补偿区域6之间。所述至少两个补偿区域6和(多个)所述第一部分形成具有基本上被补偿的积分(integral)掺杂浓度的pn补偿结构。
根据另一实施例，第一半导体层1在竖直横截面中包括至少两个场板17、通常是多个场板17，所述场板17中的每个都通过场介电层13b与第一半导体层1的第一部分分离。所述第一部分与所述至少两个场板17和相应的场介电层13b形成场板补偿结构。
通常，源极金属化10被布置在半导体本体40的第一表面101上并且与第二传导类型的本体区域欧姆接触，所述第二传导类型的本体区域分别与第一半导体层1、与至少两个补偿区域6和与场板17形成pn结。
此外，漏极金属化11通常与第四半导体层4低欧姆接触。第一半导体层1通常在源极金属化10与漏极金属化11之间的反向电压处基本上是可耗尽的，所述反向电压低于半导体器件的额定击穿电压。
通常，自充电电荷陷阱、浮动场板7和/或浮动半导体区域9、6a、5a被布置在第三半导体层3的与第二半导体层2邻接的上部分。第三半导体层3的下部分可以被布置在上部分、自充电电荷陷阱、浮动场板7和/或浮动半导体区域9、6a、5a之下。第三半导体层3的下部分可以具有比上部分低的最大掺杂浓度，但是通常低于第四半导体层4的最大掺杂浓度。第三半导体层3的下部分可以被提供来吸收由动态雪崩过程或宇宙辐射事件引起的高反向电压峰值。因此，半导体器件的稳健性可以被改善。在下文，关于图14和图15解释另外的场分布。
图14图示了图7中所图示的半导体器件400在阻断模式期间沿着竖直线‘s’的竖直电场分布，所述竖直线‘s’部分地行进通过补偿区域6之一和一个浮动半导体区域6a、5a。当在漏极金属化和源极金属化之间施加在标称反向断开电压Uoff处或在该标称反向断开电压Uoff之下的反向电压U(U≤Uoff)时，反向电压U在第一半导体层1和第二半导体层2两端显著降低。这可以从电场分布E1推断，所述电场分布E1对应于在漏极金属化和源极金属化之间施加标称反向断开电压Uoff。注意，电压降对应于电场沿着路径s的线积分。在标称反向断开电压Uoff之上的反向电压U下，第二半导体层2被穿通，并且反向电压U的部分在第三半导体层3两端降低。这针对与在漏极金属化和源极金属化之间施加击穿电压Ubd相对应的电场分布E2被图示。在这种情况下，在第二半导体层2之上的半导体本体中达到临界场强Ec。此外，在第三半导体层3之上的半导体本体中的超过Uoff的电压降的部分基本上由本体区域5的反电荷提供。
在标称操作期间，MOSFET400可以被用在具有所设计的电路电压Uc的电路中，这导致了为额定阻断电压的仅约30％到约70％的标称反向断开电压，例如对于650伏的额定阻断电压为约400伏。
根据实施例，MOSFET400可以被用在如下电路中：在所述电路中，在(多个)本体区域5和漂移区域1a之间的体二极管定期地被切换到正向偏置。因此，在正向偏置体二极管期间，在浮动半导体区域5a、6a中的任何所存储的电荷再次放电，所述所存储的电荷是由于高于Uc的开关电压(不可预见的或者罕见的高电压切换事件)。这样的电路的例子在下面关于图16被解释。
对于硅MOSFET400来说，为了在正向电流损失和开关损耗之间实现特别的权衡，第一半导体层1的以μm为单位的竖直延伸可以约是Uoff除以20V。
此外，第二半导体层2在所施加的反向电压Uoff处通常作为场停止层来操作。出于这个目的，第二半导体层2的水平单位面积掺杂电荷qoff低于所使用的半导体材料的单位面积击穿电荷qc。由于场停止层，空间电荷区域在Uoff处并没有延伸到其中布置有浮动半导体区域6a、5a的竖直深度中。因此，在第三半导体层3中没有其他的被存储的电荷QOSS被生成。注意，第一半导体层1以及第二半导体层2的最大掺杂浓度和/或第二半导体层2以及第三半导体层3的最大掺杂浓度可以基本上匹配。
根据实施例，浮动半导体区域6a、5a的更高掺杂的p型最上面的部分5a的水平单位面积掺杂电荷是约单位面积击穿电荷qc，例如在qc的从约90％到约110％的范围中。这是为了实现下补偿结构3、5a、6a的高阻断能力。图14中所图示的电场分布E2对应于具有最上面的部分5a的水平单位面积掺杂电荷的半导体器件400，所述最上面的部分5a的水平单位面积掺杂电荷低于单位面积击穿电荷qc。这导致随着在Uoff以上的所施加的反向电压的增加，第一半导体层1和第二半导体层2中的电场强度E2(电压降)也进一步增加。
不同于此，当最上面的部分5a的水平单位面积掺杂电荷高于单位面积击穿电荷qc时，电场强度E2在第一半导体层1和第二半导体层2中对于在Uoff和Ubd之间的反向电压基本上是不变的。这在图15中被图示。在这个实施例中，通过最上面的部分5a提供更多的反电荷，并且当在漏极和源极之间施加击穿电压Ubd时，在第二半导体层2之下的半导体本体中达到临界场强Ec。
图16图示了用于驱动负载R1的电路1000的电路图，所述负载R1通常是感性负载、诸如电动机，但也可能是电阻负载或容性负载。在示例性实施例中，电路1000是谐振电路，并且包括半桥1100、连接到并且被布置在半桥1100和变压器1300T之间的谐振回路1200，所述变压器1300T被连接到负载R1可以被连接到的整流阶段1400。
在示例性实施例中，所述整流阶段1400包括连接到变压器T和电容器C的两个二极管D1、D2。
在示例性实施例中，所述谐振回路1200被形成为具有电容器Cr和两个电感器Lr和Lm的LLC-回路。
在示例性实施例中，所述半桥1100包括连接到两个三端半导体开关M1、M2的电源U0，所述三端半导体开关M1、M2被形成为MOSFET并且由半桥控制器1110控制。
如在本说明书中所使用的术语“控制器”应涵盖包括逻辑电路的控制电路和连接到该逻辑电路的驱动电路。
在操作期间，通常给开关M1的第一负载端子馈有正电压，例如馈有来自直流电源的正端子的正电压。因此，开关M1形成半桥1100的高压侧开关。较之接地和直流电源U0的负端子，正电压可以大于约10V、大于约500V或甚至大于约1000V。在示例性实施例中，开关M1被形成为n沟道功率MOSFET，所述n沟道功率MOSFET具有被连接到正电压的漏极端子。
同样地，开关M2的第二负载端子与提供低于正电压的电压的源极相连，例如，可以接地或负电压，并且开关M2的第一负载端子与高压侧开关M1的第二负载端子相连。在示例性实施例中，低压侧开关M2也被形成为具有形成其第二负载端子的源极端子的n沟道功率MOSFET。低压侧开关M2的漏极端子与高压侧开关M1的源极端子并且与谐振回路1300的电容器Cr相连。半桥控制器1110经由开关M1和M2的栅极端子使所述开关M1和M2同步。这是要避免例如在切断高压侧开关M1之前接通低压侧开关M2，并且反之亦然。
根据实施例，低压侧开关M2和/或高压侧开关M1是如上面关于图1至图8和图13所解释的MOSFET、例如功率MOSFET、特别是如上面关于图7、图8和图13所解释的如下MOSFET：所述MOSFET在第一半导体层中有补偿结构并与源极金属化电接触以及具有通过第三半导体层中的浮动半导体区域6a、5a形成的间隔开的补偿结构。通常，相同类型的两个MOSFET被用作开关M1、M2。
通常，MOSFET被设计为使得浮动半导体区域6a、5a和第三半导体层分别只在处于所设计的电路电压之上的反向电压处反向偏置期间被耗尽，即标称反向断开电压Uoff可以与所设计的电路电压相对应。
在这样的通常少见的情况下，浮动半导体区域6a、5a可以被充电。然而，控制器1110通常在接下来的定期开关周期中将相应MOSFET M1、M2的体二极管切换到正向偏置。这导致给相应的半导体本体充满(flood)电子和空穴。因此，浮动半导体区域6a、5a再次放电。因此，相应的MOSFET M1、M2的Ron保持基本上不变，并且，较之使用传统的补偿MOSFET的相似电路，正向电流损失和开关损耗之间的权衡被改善。
注意，电路1000只是所谓的软切换或零电压切换应用的例子，其中，MOSFET的体二极管定期地被正向偏置。
在示例性实施例中，谐振回路1200的振荡状态由控制器1110控制，并且谐振回路1200的所存储的能量被用来实现半桥1100的开关(MOSFET)M1、M2的零电压切换。
在用于驱动负载R1的正常振荡状态下，控制器1110交替地打开开关(MOSFET)M1和M2。其间，开关M1和开关M2都会闭合短的死区时间，以避免短接。切断分别发生在通过电感器Lm的最大电流流动时。从打开的开关M2和闭合的开关M1开始，开关过程可被描述如下。谐振回路1200驱动电流通过打开的开关M2，所述打开的开关M2在第一步被切断。在M2的沟道封闭之后，电流负载M2的输出电容。这导致开关M1和开关M2间(点p)的电压上升，并导致M1的输出电容放电。当开关M1和开关M2之间的电压超过所设计的电路电压Vc为体二极管的正向电压Vf(对硅来说约0.7伏)时，开关M1的体二极管变得导通，并把在点P处的电压固定到Vc+Vf。在这种状态下，开关M1可以基本上无损耗地被接通(零电压切换)。M1的体二极管通过谐振回路1200被有源地(activiely)充满。这样做时，电流流到输入电容器中，直到电流方向反转。为了给M1和M2的输出电容在零伏到Uc之间再充电，谐振电流必须传送两次输出电荷QOSS(在Uc下)。因此，输出电荷QOSS确定完全再充电的死区时间。
除了当点P处的电压达到Vf时M2的体二极管变得导通之外，随后的M1的切断和M2的接通是类似的。
因此，每个开关周期对于两个开关M1、M2都包括电流的切断、漏电压到所设计的电路电压Vc的增加，包括极性反转到Vf的无源电压(体二极管变得导通)以及开关沟道的接通(零电压切换)。
这是由控制器1110控制的，该控制器1110因此适于控制高压侧开关M1和低压侧开关M2，使得相应的体二极管在驱动负载R1期间定期地被正向偏置以及导通。
在示例性实施例中，谐振电路1000包括两个半导体开关M1、M2，每个半导体开关都包括：半导体本体40，其具有第一表面101并且包括第一传导类型的第一半导体层1；与第一半导体层1邻接的第一传导类型的第二半导体层2；与第二半导体层2邻接的第一传导类型的第三半导体层3和通过第二传导类型的本体区域5和邻接的第一半导体层1形成的体二极管；布置在第一表面101上并与本体区域5低欧姆接触的源极金属化10；和与第三半导体层低欧姆接触的漏极金属化11。所述第一半导体层1包括与源极金属化10低欧姆接触的补偿结构1、6、17、13b。第三半导体层3包括浮动补偿结构9、5a、6a。
通常，浮动补偿结构9、5a、6a只有当施加在漏极金属化11和源极金属化10之间的反向电压超过谐振电路1000的所设计的电路电压时才被耗尽。
尽管已公开了本发明的各种示例性实施例，但是对于本领域技术人员将明显的是，在不偏离本发明的精神和范围的情况下可以进行将实现本发明的某些优点的各种改变和修改。对于本领域的有理性的技术人员将明显的是，可以适当地替换为执行相同功能的其它部件。应当提到，参照具体附图解释的特征可以与其它附图的特征组合，即使在其中这并未明确提到的那些情况下。对发明概念的这些修改旨在由所附权利要求覆盖。
为了易于描述，诸如“下面”、“之下”、“下”、“上面”、“上”等的空间相对术语用于解释一个元件相对于第二元件的定位。这些术语旨在涵盖器件的除了与图中描绘的取向不同的取向以外的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，并且也不旨在进行限制。在描述通篇中，相同的术语指示相同的元件。
如这里使用的术语“具有”、“包含”、“包括”、“含有”等是开放式术语，其指示所述元素或特征的存在，但是并未排除另外的元素和特征。除非上下文清楚地指示另外的情况，否则冠词“一(a)”、“一个(an)”、“该(the)”旨在包括复数以及单数。
记住变型和应用的以上范围，应当理解，本发明不受前面的描述限制，也不受附图限制。代之以，本发明仅由所附权利要求及其法律等同物限制。

Claims (50)

1.一种半导体器件，其包括具有限定竖直方向的第一表面(101)的半导体本体(40)和布置在所述第一表面(101)上的源极金属化(10)，所述半导体本体(40)在竖直横截面中还包括：
-第一传导类型的漂移区域(1，1a)；
-第二传导类型的至少两个补偿区域(6)，所述补偿区域(6)中的每个都与漂移区域形成pn结并与源极金属化低阻电连接；
-第一传导类型的漏极区域(4)，所述漏极区域(4)的最大掺杂浓度高于漂移区域的最大掺杂浓度；以及
-第一传导类型的第三半导体层(3)，所述第三半导体层(3)被布置在漂移区域和漏极区域之间并包含浮动场板(7)和与第三半导体层形成pn结的第二传导类型的浮动半导体区域(5a，6a，9)中的至少一个。
2.根据权利要求1所述的半导体器件，其还包括第二半导体层(2)，所述第二半导体层(2)包括第一传导类型的半导体材料，所述第二半导体层(2)被布置在漂移区域和第三半导体层之间且与所述漂移区域和第三半导体层邻接，并且所述第二半导体层(2)的水平单位面积掺杂电荷低于所述半导体材料的单位面积击穿电荷。
3.根据权利要求1或者2所述的半导体器件，其中，与漂移区域邻接的第二传导类型的本体区域(5)被布置在所述第一表面和所述至少两个补偿区的每个之间。
4.根据权利要求1或2所述的半导体器件，还包括与漏极区域低阻接触的漏极金属化(11)，其中漏极区域在施加在源极金属化和漏极金属化之间的反向电压处基本上是可耗尽的，所述反向电压低于半导体器件的额定击穿电压。
5.根据权利要求1或2所述的半导体器件，其中，浮动场板(7)的侧壁和浮动场板(7)的底壁中的至少一个通过介电区域(8)与第三半导体层绝缘，以形成电荷陷阱。
6.根据权利要求5所述的半导体器件，其中，介电区域(8)在竖直横截面中基本上是U形或V形的。
7.根据权利要求1或2所述的半导体器件，其中，浮动场板(7)包括至少一个电荷生成中心。
8.根据权利要求1或2所述的半导体器件，其中，浮动场板(7)包括空腔、多晶半导体材料、无定形半导体材料、包括晶格缺陷的半导体材料、形成深陷阱的半导体材料杂质、硅化物和金属中的至少一个。
9.根据权利要求1或2所述的半导体器件，其中，浮动场板(7)被布置在浮动半导体区域之下。
10.根据权利要求1或2所述的半导体器件，其中，浮动场板(7)与浮动半导体区域间隔开。
11.根据权利要求1或2所述的半导体器件，其中，所述至少两个补偿区域(6)在竖直方向上基本上沿着漂移区域延伸。
12.根据权利要求1或2所述的半导体器件，其中，所述至少两个补偿区域(6)中的每个在竖直横截面中被形成为基本上竖直取向的柱和基本上竖直取向的条形平行六面体之一。
13.根据权利要求1或2所述的半导体器件，其中，浮动半导体区域(5a，6a)在竖直横截面中被形成为基本上竖直取向的柱和基本上竖直取向的条形平行六面体之一。
14.根据权利要求1或2所述的半导体器件，其中，第三半导体层(3)被布置在漂移区域之下。
15.根据权利要求1或2所述的半导体器件，其中，第三半导体层(3)包含至少两个间隔开的浮动半导体区域，所述浮动半导体区域竖直地被布置在彼此之下。
16.一种半导体器件，其包括半导体本体，所述半导体本体包括：
-限定竖直方向的第一表面(101)；
-延伸到第一表面并包括pn补偿结构的第一半导体层(1)；
-与第一半导体层邻接的第二半导体层(2)，所述第二半导体层(2)包括第一传导类型的半导体材料，并且所述第二半导体层(2)的水平单位面积掺杂电荷低于半导体材料的单位面积击穿电荷；和
-邻接第二半导体层的第一传导类型的第三半导体层(3)，并且所述第三半导体层(3)包含自充电电荷陷阱、浮动场板以及与第三半导体层形成pn结的第二传导类型的半导体区域(5a，6a，9)中的至少一个。
17.根据权利要求16所述的半导体器件，其中，第一半导体层(1)具有第一传导类型并且包括第二传导类型的至少两个补偿区域(6)，所述至少两个补偿区域中的每个都与第一半导体层的第一部分形成pn结，所述第一半导体层的第一部分被布置在所述至少两个补偿区域之间并与所述至少两个补偿区域形成pn补偿结构。
18.根据权利要求17所述的半导体器件，还包括：布置在第一表面上与所述至少两个补偿区域低阻接触的源极金属化(10)，与第三半导体层(3)邻接且最大掺杂浓度高于第三半导体层的最大掺杂浓度的第一传导类型的漏极区域(4)和与漏极区域低阻接触的漏极金属化(11)，其中，在源极金属化和漏极金属化之间的低于半导体器件的额定击穿电压的反向电压处，第一半导体层的第一部分基本上是可耗尽的。
19.根据权利要求16或17所述的半导体器件，其中，半导体区域(5a，6a，9)是浮动半导体区域。
20.一种半导体器件，其包括具有限定竖直方向的第一表面的半导体本体和布置在第一表面上的第一金属化，其中所述半导体本体在竖直横截面中还包括：
-延伸到第一表面的第一半导体层(1)，并且所述第一半导体层(1)包括与第一金属化连接的pn补偿结构；以及
-布置在第一半导体层之下的第一传导类型的第三半导体层(3)，并且所述第三半导体层(3)包括浮动场板(7)和与第三半导体层形成封闭的pn结的第二传导类型的半导体区域(5a，6a)中的至少一个。
21.根据权利要求20所述的半导体器件，其中，第一半导体层(1)具有第一传导类型并包含与第一金属化低阻电连接的第二传导类型的至少两个补偿区域，所述至少两个补偿区域中的每个都与第一半导体层的第一部分形成pn结，第一半导体层的第一部分被布置在所述至少两个补偿区域之间并与所述至少两个补偿区域形成pn补偿结构。
22.一种用于生产半导体器件的方法，其包括：
-提供包括限定竖直方向的顶表面(103)和与顶表面相对布置的底面表面(102)的第一传导类型的半导体本体(4，31)；
-在半导体本体中从顶表面形成槽场板(7)和第二传导类型的半导体区域(5a，6a，9)中的至少一个，所述槽场板(7)通过介电区域(8)部分地与半导体本体分离，所述第二传导类型的半导体区域(5a，6a，9)形成半导体本体内的pn结；
-在顶表面上外延沉积第一传导类型的至少两个半导体层(1，2)；
-在所述至少两个半导体层的最上面的半导体层(1)中形成pn补偿结构，使得在竖直横截面中形成第二传导类型的至少两个补偿区域(6)，所述至少两个补偿区域(6)中的每个都与最上面的半导体层的剩余部分形成pn结；和
-在所述至少两个半导体层之上形成第一金属化(10)，所述至少两个半导体层与所述至少两个补偿区域低阻接触。
23.根据权利要求22所述的方法，其中，形成槽场板包括如下内容中的至少一个：从顶表面刻蚀竖直槽(50)，使竖直槽的侧壁和底壁绝缘，以及至少部分地用传导材料填充竖直槽。
24.根据权利要求22或23所述的方法，其还包括在槽场板中形成电荷生成中心和在第二传导类型的半导体区域中形成电荷生成中心中的至少一个。
25.根据权利要求22或23所述的方法，其中，所述至少两个半导体层中的下半导体层以低于所沉积的半导体材料的单位面积击穿电荷的水平单位面积掺杂电荷来形成。
26.一种半导体器件，其包括具有限定竖直方向的第一表面(101)的半导体本体(40)和布置在第一表面上的源极金属化(10)，其中，在竖直横截面中，半导体本体(40)包括：
-第一传导类型的漂移区域(1，1a)；
-至少两个场板(17)，所述场板(17)中的每个都被沉积在漂移区域(1a)中，通过场介电层(13b)与漂移区域(1a)分离且与源极金属化(10)欧姆接触；
-第一传导类型的漏极区域(4)，所述漏极区域(4)的最大掺杂浓度高于漂移区域(1a)的最大掺杂浓度；和
-布置在漂移区域(1)和漏极区域(4)之间的第一传导类型的第三半导体层(3)，并且所述第三半导体层(3)包括浮动场板(7)和与第三半导体层(3)形成pn结的第二传导类型的浮动半导体区域(9，6a，5a)中的至少一个。
27.根据权利要求26所述的半导体器件，其还包括第二半导体层(2)，所述第二半导体层(2)包括第一传导类型的半导体材料，所述第二半导体层(2)被布置在漂移区域(1a)与第三半导体层(3)之间并与漂移区域(1a)和第三半导体层(3)邻接，而且所述第二半导体层(2)的水平单位面积掺杂电荷低于所述半导体材料的单位面积击穿电荷。
28.根据权利要求26或27所述的半导体器件，其中，所述至少两个场板(17)中的每个都被布置在从第一表面部分地延伸到漂移区域(1a)中的竖直槽的下部分。
29.根据权利要求26或27所述的半导体器件，其中，与漂移区域(1a)邻接的第二传导类型的本体区域(5)被布置在第一表面(101)和漂移区域(1a)之间，并且其中所述至少两个场板(17)被布置在所述本体区域(5)之下。
30.根据权利要求26或27所述的半导体器件，还包括与漏极区域(4)欧姆接触的漏极金属化(11)，其中，在施加在源极金属化(10)和漏极金属化(11)之间的低于半导体器件的额定击穿电压的反向电压下，漂移区域(1a)基本上是可耗尽的。
31.根据权利要求26或27所述的半导体器件，其中，所述至少两个场板(17)在竖直方向上基本上沿着漂移区域(1a)延伸。
32.根据权利要求26或27所述的半导体器件，其中，所述浮动半导体区域(6a)在竖直横截面中是基本上竖直取向的柱或基本上竖直取向的条形平行六面体。
33.根据权利要求26或27所述的半导体器件，其中，所述第三半导体层(3)被布置在漂移区域(1a)之下。
34.根据权利要求26或27所述的半导体器件，其中，所述第三半导体层(3)包括至少两个间隔开的浮动半导体区域(6a)，所述浮动半导体区域(6a)竖直地被布置在彼此之下。
35.一种半导体器件，其包括半导体本体(40)，所述半导体本体(40)包括：
-限定竖直方向的第一表面(101)；
-包括补偿结构(6，17，13b)的第一半导体层(1)；
-与第一半导体层(1)邻接的第二半导体层(2)，所述第二半导体层(2)包括第一传导类型的半导体材料，并且所述第二半导体层(2)的水平单位面积掺杂电荷低于所述半导体材料的单位面积击穿电荷，其中第一半导体层(1)被布置在第一表面(101)和第二半导体层(2)之间；
-与第二半导体层(2)邻接的第一传导类型的第三半导体层(3)，并且所述第三半导体层(3)包括自充电电荷陷阱、浮动场板(7)和与第三半导体层(3)形成pn结的第二传导类型的半导体区域(9，6a，5a)中的至少一个；和
-与第三半导体层(3)邻接的第一传导类型的第四半导体层(4)，并且所述第四半导体层(4)的最大掺杂浓度高于第三半导体层(3)的最大掺杂浓度。
36.根据权利要求35所述的半导体器件，其中，所述第一半导体层(1)具有第一传导类型，并且在竖直横截面中包括第二传导类型的至少两个补偿区域(6)，所述至少两个补偿区域(6)中的每个都与第一半导体层的第一部分形成pn结，其中所述第一半导体层的第一部分被布置在所述至少两个补偿区域(6)之间并与所述至少两个补偿区域(6)形成pn补偿结构。
37.根据权利要求35或36所述的半导体器件，其中，所述第一半导体层具有第一传导类型，并且在竖直横截面中包括至少两个场板(17)，所述至少两个场板(17)中的每个都通过场介电层(13b)与第一半导体层(1)的第一部分(1a)分离，其中所述第一半导体层的第一部分被布置在所述至少两个场板(17)之间并与所述至少两个场板(17)和相应的场介电层(13b)形成场板补偿结构。
38.根据权利要求35或36所述的半导体器件，还包括布置在第一表面上与所述至少两个补偿区域欧姆接触的源极金属化(10)，并且包括与第四半导体层欧姆接触的漏极金属化，其中在源极金属化和漏极金属化之间的低于半导体器件的额定击穿电压的反向电压处，第一半导体层基本上是可耗尽的。
39.根据权利要求35或36所述的半导体器件，其中，半导体区域(9，6a，5a)是浮动半导体区域(9，6a，5a)。
40.根据权利要求35或36所述的半导体器件，其中，第三半导体层(3)包括与第二半导体层(2)邻接的上部分和与第四半导体层(4)邻接的下部分，并且被布置在自充电电荷陷阱、浮动场板(7)和/或第二传导类型的半导体区域(9，6a，5a)之下。
41.一种用于驱动负载(R1)的电路，其包括：
-所设计的电路电压；和
-至少一个半导体开关(M1，M2，100，200，300，400，500，600)，其具有高于所设计的电路电压的额定击穿电压并且包括：
-具有第一表面(101)的半导体本体(40)，所述半导体本体(40)包含第一传导类型的第一半导体层(1)、与第一半导体层(1)邻接的第一传导类型的第二半导体层(2)、与第二半导体层(2)邻接的第一传导类型的第三半导体层(3)和与第一半导体层(1)形成pn结的第二传导类型的本体区域(5)；
-布置在第一表面(101)上并与本体区域(5)欧姆接触的源极金属化(10)；和
-与第三半导体层(3)欧姆接触的漏极金属化(11)，
第一半导体层(1)包含与源极金属化(10)欧姆接触的补偿结构(1，6，17，13b)，并且第三半导体层(3)包含浮动补偿结构(9，5a，6a)。
42.根据权利要求41所述的电路，其中，只有当在漏极金属化和源极金属化之间施加超过所设计的电路电压的反向电压时，浮动补偿结构才被耗尽。
43.根据权利要求41或42所述的电路，其中，第一半导体层在基本上垂直于第一表面(101)的竖直横截面中包括第二传导类型的至少两个补偿区域(6)，所述至少两个补偿区域中的每个都与源极金属化欧姆接触并与第一半导体层的第一部分形成pn结，其中所述第一半导体层的第一部分被布置在所述至少两个补偿区域之间并与所述至少两个补偿区域形成pn补偿结构。
44.根据权利要求41或42所述的电路，其中，第二半导体层(2)包括如下半导体材料：所述半导体材料的水平单位面积掺杂电荷低于所述半导体材料的单位面积击穿电荷。
45.根据权利要求41或42所述的电路，其中，所述电路包括半桥(1100)，并且其中半桥的高压侧开关(M1)和半桥的低压侧开关(M2)中的至少一个由至少一个半导体开关形成。
46.根据权利要求45所述的电路，其中，半桥(1100)包括控制器(1110)，所述控制器(1110)适于控制高压侧开关(M1)和低压侧开关(M2)中的至少一个，使得相应的pn结在驱动负载(R1)期间至少被正向偏置数次。
47.根据权利要求41或42所述的电路，其中，所述电路包括谐振回路(1200)，所述谐振回路(1200)被形成为包含电容器和两个电感器的LLC电路，并且其中源极金属化和漏极金属化中的一个与电容器相连接。
48.根据权利要求41或42所述的电路，其中，至少一个半导体开关是功率MOSFET。
49.根据权利要求41或42所述的电路，其中，半导体本体(40)还包括与第三半导体层(3)邻接的第一传导类型的第四半导体层(4)，并且所述第四半导体层(4)的最大掺杂浓度高于第三半导体层(3)的最大掺杂浓度。
50.一种用于生产半导体器件的方法，其包括：
-提供第一传导类型的半导体本体(40)，所述半导体本体(40)包括限定竖直方向的顶表面(103)和与顶表面相对布置的底面表面(102)；
-在半导体本体中从顶表面形成浮动槽场板(7)和第二传导类型的浮动半导体区域(9，6a，5a)中的至少一个，所述浮动槽场板(7)通过介电区域(8)部分地与半导体本体分离，所述浮动半导体区域(9，6a，5a)形成半导体本体内的pn结；
-在顶表面(103)上外延沉积第一传导类型的至少两个半导体层(1，2)；
-在所述至少两个半导体层(1，2)的上面的半导体层(1)中形成补偿结构(6，17，13b)；以及
-在所述至少两个半导体层(1，2)上面形成第一金属化(10)并且所述第一金属化(10)与补偿结构欧姆接触。
CN201310138996.8A 2012-03-07 2013-03-07 电荷补偿半导体器件 Active CN103311300B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US13/414,037 2012-03-07
US13/414037 2012-03-07
US13/414,037 US8901642B2 (en) 2012-03-07 2012-03-07 Charge compensation semiconductor device
US13/780,753 2013-02-28
US13/780,753 US8866222B2 (en) 2012-03-07 2013-02-28 Charge compensation semiconductor device
US13/780753 2013-02-28

Publications (2)

Publication Number Publication Date
CN103311300A true CN103311300A (zh) 2013-09-18
CN103311300B CN103311300B (zh) 2016-03-23

Family

ID=49113557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310138996.8A Active CN103311300B (zh) 2012-03-07 2013-03-07 电荷补偿半导体器件

Country Status (3)

Country Link
US (2) US8866222B2 (zh)
CN (1) CN103311300B (zh)
DE (1) DE102013102289A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311271A (zh) * 2012-03-07 2013-09-18 英飞凌科技奥地利有限公司 电荷补偿半导体器件
CN106531810A (zh) * 2016-12-23 2017-03-22 西安锴威半导体有限公司 一种分立的功率mos场效应管及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013114259A1 (de) 2013-12-17 2015-06-18 Eaton Electrical Ip Gmbh & Co. Kg Schaltvorrichtung zum Führen und Trennen von elektrischen Strömen
DE102014115980B4 (de) 2014-11-03 2022-06-23 Infineon Technologies Ag Gerät zum Analysieren der Ionenkinetik in Dielektrika
DE102015116473A1 (de) 2015-09-29 2017-03-30 Infineon Technologies Austria Ag Halbleiterbauelement und verfahren
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864159A (en) * 1994-12-13 1999-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device structure to prevent a reduction in breakdown voltage
JP2001274414A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 電力用半導体素子およびその駆動方法
US20050045922A1 (en) * 2003-08-28 2005-03-03 Infineon Technologies Ag Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
CN101499473A (zh) * 2008-01-28 2009-08-05 株式会社电装 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管
US20100276729A1 (en) * 2007-12-10 2010-11-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device, manufacturing method thereof, and manufacturing method of trench gate
CN102007584A (zh) * 2008-02-14 2011-04-06 马克斯半导体股份有限公司 半导体装置结构及其相关工艺
CN202930388U (zh) * 2012-03-07 2013-05-08 英飞凌科技奥地利有限公司 电荷补偿半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784801B1 (fr) 1998-10-19 2000-12-22 St Microelectronics Sa Composant de puissance portant des interconnexions
EP1131852B1 (de) 1998-11-18 2008-02-13 Infineon Tehnologies AG Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE10061528C1 (de) 2000-12-11 2002-07-25 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10137676B4 (de) * 2001-08-01 2007-08-23 Infineon Technologies Ag ZVS-Brückenschaltung zum entlasteten Schalten
DE10339455B3 (de) 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
JP2006261639A (ja) * 2005-02-16 2006-09-28 Renesas Technology Corp 半導体装置、ドライバ回路及び半導体装置の製造方法
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041285B4 (de) 2005-08-31 2009-06-25 Infineon Technologies Ag Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung
DE102005041257B4 (de) 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041322B4 (de) 2005-08-31 2017-03-16 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102005047056B3 (de) 2005-09-30 2007-01-18 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
DE102007018631B4 (de) 2007-04-19 2009-01-22 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102007020659B4 (de) 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864159A (en) * 1994-12-13 1999-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device structure to prevent a reduction in breakdown voltage
JP2001274414A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 電力用半導体素子およびその駆動方法
US20050045922A1 (en) * 2003-08-28 2005-03-03 Infineon Technologies Ag Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
US20100276729A1 (en) * 2007-12-10 2010-11-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device, manufacturing method thereof, and manufacturing method of trench gate
CN101499473A (zh) * 2008-01-28 2009-08-05 株式会社电装 具有绝缘栅半导体元件的半导体器件和绝缘栅双极晶体管
CN102007584A (zh) * 2008-02-14 2011-04-06 马克斯半导体股份有限公司 半导体装置结构及其相关工艺
CN202930388U (zh) * 2012-03-07 2013-05-08 英飞凌科技奥地利有限公司 电荷补偿半导体器件
CN103311271A (zh) * 2012-03-07 2013-09-18 英飞凌科技奥地利有限公司 电荷补偿半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311271A (zh) * 2012-03-07 2013-09-18 英飞凌科技奥地利有限公司 电荷补偿半导体器件
CN106531810A (zh) * 2016-12-23 2017-03-22 西安锴威半导体有限公司 一种分立的功率mos场效应管及其制造方法

Also Published As

Publication number Publication date
US20130234761A1 (en) 2013-09-12
CN103311300B (zh) 2016-03-23
US8866222B2 (en) 2014-10-21
DE102013102289A1 (de) 2013-10-17
US9537003B2 (en) 2017-01-03
US20140346589A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
CN103311300B (zh) 电荷补偿半导体器件
JP6678810B2 (ja) 炭化珪素半導体装置および電力変換装置
CN104733519B (zh) 半导体器件
CN102593168B (zh) 半导体器件和逆导igbt
CN102386099B (zh) 具有集成多晶二极管的半导体器件及其形成方法
US20170025408A1 (en) Semiconductor Device with a Reduced Band Gap Zone
CN106206701B (zh) 控制反向导电的igbt
KR102553464B1 (ko) Dv/dt 제어 가능 igbt
CN103986447A (zh) 双极半导体开关及其制造方法
CN105322002A (zh) 反向传导igbt
CN202930388U (zh) 电荷补偿半导体器件
CN103383966B (zh) 具有改善的鲁棒性的半导体器件
CN104299997A (zh) 电荷补偿半导体器件
CN105280711A (zh) 电荷补偿结构及用于其的制造
CN107887431B (zh) 功率半导体装置
CN116682728A (zh) 隔离式iii-n族半导体装置
CN103515383A (zh) 集成功率半导体器件、其制造方法和斩波电路
CN103915485A (zh) 电荷补偿半导体器件
US9502402B2 (en) Semiconductor device
US8742550B2 (en) Charge compensation semiconductor device
CN105280712A (zh) 电荷补偿器件及其制造
CN105702719A (zh) 具有改进稳定性的功率半导体器件及其生产方法
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
US20170154965A1 (en) Semiconductor Device
CN112086512A (zh) 功率半导体器件和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant