CN106206701B - 控制反向导电的igbt - Google Patents

控制反向导电的igbt Download PDF

Info

Publication number
CN106206701B
CN106206701B CN201610371689.8A CN201610371689A CN106206701B CN 106206701 B CN106206701 B CN 106206701B CN 201610371689 A CN201610371689 A CN 201610371689A CN 106206701 B CN106206701 B CN 106206701B
Authority
CN
China
Prior art keywords
switch
igbt
voltage
control
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610371689.8A
Other languages
English (en)
Other versions
CN106206701A (zh
Inventor
J·G·拉文
R·巴布斯克
H·佩廷格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106206701A publication Critical patent/CN106206701A/zh
Application granted granted Critical
Publication of CN106206701B publication Critical patent/CN106206701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/0422—Anti-saturation measures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提出了一种用于控制第一开关和第二开关的方法，其中，每个开关是RC‑IGBT，并且其中，这两个开关被布置为半桥电路。方法包括：控制IGBT模式中的第一开关；控制第二开关，使得其在DIODE模式中时变为去饱和；其中对第二开关的控制开始在第一开关将第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与第一开关将第一开关的IGBT模式从阻断状态改变到导电状态一样长。

Description

控制反向导电的IGBT
技术领域
本发明的实施例涉及一种用于控制至少一个反向导电(RC)IGBT的方法，特别涉及控制包括两个RC-IBGT的半桥电路的方法。
发明内容
第一实施例涉及一种用于控制第一开关和第二开关的方法，其中每个开关是RC-IGBT，并且其中这两个开关被布置为半桥电路，方法包括：
-控制IGBT模式中的第一开关；
-控制第二开关，使得其在DIODE模式中时变为去饱和；
-其中对所述第二开关的控制开始在所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态一样长。
第二实施例涉及一种用于操作第一开关和第二开关的设备，其中每个开关是RC-IGBT，并且其中这两个开关被布置为半桥电路，所述设备包括处理单元，其被配置为：
-控制IGBT模式中的第一开关；
-控制第二开关，使得其在DIODE模式中时变为去饱和；
-其中对所述第二开关的控制开始在所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态一样长。
第三实施例涉及一种用于控制第一开关和第二开关的设备，其中每个开关是RC-IGBT，并且其中这两个开关被布置为半桥电路；
-用于控制IGBT模式中的第一开关的装置；
-用于控制第二开关使得其在DIODE模式中时变为去饱和的装置；
-其中对所述第二开关的控制开始在所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态一样长。
第四实施例涉及一种直接加载到数字处理设备的存储器中的计算机程序产品，其包括用于执行本文所描述的方法的步骤的软件代码部分。
附图说明
参考附示出并且图示了实施例。附图用于图示基本原理，使得仅图示了用于理解基本原理的必要的方面。附图不是成比例的。在附图中，相同附图标记表示相同特征。
图1是根据涉及可控制的辅助单元的实施例的半导体器件的一部分的示意性剖视图。
图2A是根据实施例的具有可控制的注射单元的半导体二极管的一部分的示意性剖视图。
图2B是图示操作图2A的半导体二极管的方法的示意性时序图。
图3A是根据提供注射单元和晶体管单元的分开控制的实施例的具有可控制的注射单元的RC-IGBT(反向导电IGBT)的一部分的示意性剖视图。
图3B是图示操作图3A的RC-IGBT的方法的示意性时序图。
图4A是根据提供注射单元和晶体管单元的集中控制的实施例的具有可控制的注射单元的RC-IGBT的一部分的示意性剖视图。
图4B是图示操作图4A的RC-IGBT的方法的示意性时序图。
图4C是根据提供可控制的注射单元以及空闲单元的实施例的RC-IBGT的示意性剖视图。
图4D是根据提供可集中地控制的辅助单元和晶体管单元以及空闲单元的实施例的RC-IGBT的一部分的示意性剖视图。
图4E是示出不同栅电压处的反向导电模式中的图4D的RC-IGBT的二极管特性的示意图。
图4F是示出用于势垒区的不同注入剂量下的反向导电模式中的图4D的RC-IGBT的二极管特性的示意图。
图5A是根据提供去饱和单元和晶体管单元的分开控制的另一实施例的非RC-IGBT的一部分的示意性剖视图。
图5B是图示操作图5A的非RC-IGBT的方法的示意性时序图。
图6A是根据使用电压移位器提供去饱和单元和晶体管单元的集中控制的另一实施例的非RC-IGBT的一部分的示意性剖视图。
图6B是用于图示图6A的非RC-IGBT的方法的示意性时序图。
图6C是根据涉及具有使用包含固定负电荷的控制电介质的集中控制的去饱和单元和晶体管单元的非RC-IGBT的另一实施例的半导体器件的一部分的示意性剖视图。
图6D是根据涉及交替地布置的去饱和单元和晶体管单元的另一实施例的具有使用包含固定负电荷的控制电介质的集中控制的去饱和单元和晶体管单元的一部分的示意性剖视图。
图6E是具有集中控制的去饱和单元和晶体管单元以及低通电路的非RC-IGBT的一部分的示意性剖视图。
图7是根据提供未受控制的辅助单元的实施例的半导体二极管的一部分的示意性剖视图。
图8是根据提供未受控制的辅助单元的实施例的IGBT的一部分的剖视图。
图9A示出了包括半桥布置的示意图，该半桥布置包括两个RC-IGBT和电感器；
图9B示出了描绘在电感器之上的示例性负载电流IL的示图。
图10示出了包括用于RC-IGBT的模式和状态的表格；
图11示出了针对正负载电流IL的一部分的RC-IGBT的时序图；
图12示出了针对正负载电流IL的一部分的RC-IGBT的备选时序图；
图13示出了包括数个半桥电路的示例性拓扑；
图14示出了包括数个半桥电路的备选拓扑。
具体实施方式
在以下详细描述中，对形成其一部分并且以图示的方式示出可以实践本发明的特定实施例的附图进行参考。应理解到，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或者逻辑改变。例如，针对一个实施例所说明或所描述的特征可以使用在其他实施例上或者结合其他实施例以产生另一实施例。应预期到，本发明包括这样的修改和变型。使用特定语言描述示例，其不应当被解释为限制随附权利要求的范围。附图不按比例并且仅出于说明性目的。为了清晰，如果没有另外规定，则已经通过不同附图中的对应的附图标记指代相同元件。
术语“具有(having)”、“包含(containing)”、“(包括including)”、“包括(comprising)”等等是开放的，并且术语指示规定结构、元件或者特征的存在，但是不排除附加元件或者特征。除非上下文另外清楚指示，否则量词“一”、“一个”和“该”旨在包括复数以及单数。
术语“电连接的”描述电连接的元件之间的永久低电阻连接例如有关元件之间的直接接触或者经由金属和/或高掺杂半导体的低电阻连接。术语“电耦合的”包括适于信号传输的一个或多个中介元件可以提供在电耦合的元件例如可控制以暂时提供第一状态中的低电阻连接和第二状态中的高电阻电解耦的元件之间。
附图通过靠近掺杂类型“n”或“p”的“-”或“+”图示相对掺杂浓度。例如，“n-”意指低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或者不同的绝对掺杂浓度。
在例如[D.Werber,F.Pfirsch,T.Gutt,V.Komarnitskyy,C.Schaeffer,T.Hunger,D.Domes:"6.5kV RCDC For Increased Power Density in IGBT-Modules",ISPSD 2014，威可洛亚，夏威夷，2014年]中描述了反向导电(RC)IGBT。
如果p掺杂集电极区域借助于n掺杂区域部分中断，则可以建造反向导电IGBT。这样做，一方面，给定二极管功能性，另一方面，存在针对IGBT将少数载流子注射到低正向电压Vce(sat)的漂移区中的足够的区域。利用这样的方法，二极管功能性不再独立于门控制的状态。
RC-IGBT、技术、结构、实施例
图1示出了可以是半导体二极管或IGBT例如RB-IGBT(反向阻断IGBT)或RC-IGBT(反向导电IGBT)的半导体器件500的一部分。以示例的方式从单晶半导体材料例如硅(Si)、碳化硅(SiC)、锗(Ge)、硅锗晶体(SiGe)、氮化镓(GaN)或者砷化镓提供半导体器件500的半导体本体100。
半导体本体100具有第一表面101(其可以是近似平面的或者其可以通过由共面表面区段横跨的平面给定)以及平行于第一表面101的大体上平面的第二表面102。选择第一表面101与第二表面102之间的最小距离以实现半导体器件500的指定电压阻断能力。例如，对于针对大约1200V的阻断电压所指定的IGBT而言，第一表面101与第二表面102之间的距离可以是90μm至110μm。涉及PT-IGBT(穿通IGBT)或者具有高阻断能力的IGBT的其他实施例可以提供具有数个100μm的厚度的半导体本体100。
在垂直于剖面平面的平面中，半导体本体100可以具有矩形形状，其具有数毫米的范围内的边缘长度。第一表面101的法线定义垂直方向，并且正交于垂直方向的方向是横向方向。
半导体本体100包括第一导电类型的漂移区120、第一表面101与漂移区120之间的与第一导电类型相反的第二导电类型的载流子迁移区115以及漂移区120与第二表面102之间的基座层130。
对于所图示的实施例而言，第一导电类型是n型，并且第二导电类型是p型。如下文所概述的类似考虑适于其中第一导电类型是p型并且第二导电类型是n型的实施例。
漂移区120中的杂质浓度可以随着增加其垂直延伸的至少部分中的第一表面101的距离而逐渐或逐步地增加或减少。根据其他实施例，漂移区120中的杂质浓度可以是近似一致的。漂移区120中的平均杂质浓度可以在1×1012(1E12)cm-3与1×1015(1E15)cm-3之间，例如在5×1012(5E12)cm-3至5×1013(5E13)cm-3的范围内。
基座层130可以具有第一导电类型(如果半导体器件500是半导体二极管)、第二导电类型(如果半导体器件500是非RC-IGBT)，或者可以包括在漂移区120与第二表面102之间延伸的这两个导电类型的区域(如果半导体器件500是RC-IGBT)。针对p型基座层130或基座层130的p型区域的平均杂质浓度可以是至少1×1016(1E16)cm-3，例如至少5×1017(5E17)cm-3。
载流子迁移区115可以直接邻接第一表面101。根据所图示的实施例，载流子迁移区115可以形成在辅助台面区段194的顶部上，其中，每个辅助台面区段194直接邻接控制结构180。
夹在载流子迁移区115与漂移区120之间的势垒区117形成具有载流子迁移区115的pn结和具有漂移区120的同质结。势垒区117具有第一导电类型。势垒区117中的平均杂质浓度与漂移区120中的平均杂质浓度的至少十倍一样高。根据实施例，势垒区117中的平均杂质浓度可以从1×1016(1E16)cm-3到1×1018(1E18)cm-3例如从1x1017(1E17)到5x1017(5E17)cm-3范围。杂质可以是磷(P)、砷(As)、硒(Se)和/或硫(S)原子/离子。
当载流子迁移区115与势垒区117之间的pn结是正向偏置时，载流子迁移区115通过势垒区117将大多数类型的载流子注射到漂移区120中。在半导体二极管的情况下，载流子迁移区115作为连接到阳极电极的阳极区域是有效的。对于RC-IGBT而言，载流子迁移区115作为反向二极管的阳极区域是有效的。在非RC-IGBT的情况下，载流子迁移区115支持从去饱和时段中的漂移区120对载流子的提取。
控制结构180可以从第一表面101延伸到半导体本体100中至少向下到漂移区120。根据所图示的实施例，控制结构180延伸到漂移区120中。控制结构180可以包括导电控制电极189和将控制电极189与半导体本体100分离的控制电介质185。控制电介质185形成在一侧的势垒区117和漂移区120与另一侧的控制电极189之间。
控制电介质185可以具有一致的厚度。根据其他实施例，面向第二表面102的控制电介质185的底部部分可以比面向第一表面101的顶部部分更厚。根据进一步的实施例，控制结构180可以包括导电材料的场电极。场电极与栅电极介质绝缘并且布置在栅电极189与第二表面102之间。场电极或者沿着漂移区120的厚控制电介质可以减少漂移区120与控制电极189之间的电容耦合并且稳定施加到控制电极189的电势。
控制电极189可以是同质结构或者可以具有包括一个或多个含金属层的分层结构。根据实施例，控制电极189可以包括重掺杂多晶硅层或由其组成。
控制电介质185可以包括半导体二极管例如热生长或沉积的二氧化硅、半导体氮化物例如沉积或热生长的氮化硅、或半导体氮氧化物例如氮氧化硅或由其组成。
半导体器件500可以不被布置为在载流子迁移区115中形成当正电压施加到控制电极189时少数载流子在漂移区120与负载电极之间流动通过的反型层。
根据实施例，顶部电介质188可以在第一表面101与控制电极189之间延伸，使得控制电极189沿着垂直方向与载流子迁移区115未足够地重叠以通过载流子迁移区115形成连续的反型沟道。
根据另一实施例，载流子迁移区115可以直接邻接第一表面101处的控制结构180，使得辅助台面区段194缺乏第一表面101与至少沿着控制结构180的载流子迁移区115之间的第一导电类型的区域。
根据另一实施例，可以在载流子迁移区115与控制结构180之间的界面的垂直投影的两侧的第一表面101上提供电介质结构。
在所图示的实施例中，控制电极185与载流子迁移区115之间的缺乏重叠和沿着控制结构180的外部边缘处的第一表面101的第一导电类型的区域的缺少禁止通过载流子迁移区115的电子路径。
第一表面101与控制结构180的底部之间的距离可以从1μm到30μm例如从3μm到7μm范围。辅助台面区段194的横向宽度可以从0.05μm到10μm例如从0.15μm到1μm范围。第一表面101与势垒区117与载流子迁移区115之间的pn结之间的距离可以从0.5μm到5μm例如从1μm到1.5μm范围。
势垒区可以或可以不包括具有面向载流子迁移区115的那侧的漂移区120的杂质浓度的低掺杂部分。
设定载流子迁移区115中的总杂质数量(有效阳极剂量)，使得其防止从载流子迁移区115与势垒区117之间的pn结延伸的耗尽区到达第一表面101或者从第一表面101延伸到针对其指定半导体器件500的操作条件处的半导体本体100中的接触结构。例如，载流子迁移区115中的总杂质数量可以是大约5×1012(5E12)cm-2的p型注入剂量的结果并且跟随移除所注入的区域的部分的接触沟槽的蚀刻。
第一负载电极310与载流子迁移区115电连接，所述第一负载电极310可以是例如半导体二极管的阳极电极或IGBT的发射极电极。第一负载电极310可以或可以电耦合或连接到第一负载端子L1，例如半导体二极管的阳极端子或者IGBT的发射极端子。控制电极180可以电连接或者耦合到控制端子CTR或者电连接或者耦合到半导体器件500的栅极端子。
第二负载电极320直接邻接第二表面102和基座层130。第二负载电极320可以或可以电连接到第二负载端子L2，其可以是半导体二极管的阴极端子或IGBT的集电极端子。
第一负载电极310和第二负载电极320中的每一个可以包含如(一个或多个)主要成分铝(Al)、铜(Cu)或铝或铜合金例如AlSi、AlCu或AlSiCu或由其组成。根据其他实施例，第一负载电极310和第二负载电极320中的至少一个可以包含如(一个或多个)主要成分镍(Ni)、钛(Ti)、钨(W)、钽(Ta)、银(Ag)、金(Au)、铂(Pt)和/或钯(Pd)。例如，第一负载电极310和第二负载电极320中的至少一个可以包括两个或两个以上子层，其中，每个子层包含Ni、Ti、Ag、Au、Pt、W和Pd中的一个或多个作为(一个或多个)主要成分，例如硅化物、氮化物和/或合金。
控制结构180的一半和包括载流子迁移区115和势垒区117的邻接的辅助台面区段194形成辅助单元AC。多个辅助单元AC可以沿着关于具有相同取向的辅助单元AC的横向方向布置。根据其他实施例，辅助单元AC成对布置，其中，每对的辅助单元AC沿着垂直轴线彼此镜像对称布置，所述垂直轴线可以是通过控制结构180或通过辅助台面区段194的轴线。半导体本体100可以或可以不包括其他单元类型，例如晶体管单元或空闲单元。
对于RC-IGBT的半导体二极管而言，控制辅助单元AC以形成反型态中的漂移区120和势垒区117中的反型层184和形成非反型态中的漂移区120和势垒区117中的非反型层。反型层184增加有效的阳极发射极区域以及因此半导体二极管的正向导电模式或者包括集成续流二极管的RC-IGBT的反向导电模式(二极管模式)中的阳极发射极效率。
通过接通和断开反型层184，控制结构180允许半导体器件500在具有可比较地低静态损耗和高动态开关损耗的低频模式与具有高静态损耗和低动态开关损耗的高频模式之间原位改变。
备选地或者附加地，非反型态可以被用于在使半导体二极管的正向偏置的pn结或者RC-IGBT的续流二极管的正向偏置的pn结反向偏置之前，使半导体器件去饱和。
通过载流子迁移区115中的有效阳极剂量给定非反型态中的有效阳极效率。通过载流子迁移区115的有效阳极剂量和累积空穴的p型反型层的阳极效率的和给定反型态中的有效阳极效率。因此，较低的有效阳极剂量允许反型态与非反型态之间的阳极发射极效率的较宽的散布。反型态中的阳极发射极效率与非反型态中的发射极效率之间的宽广的散布或差异允许动态开关损耗与静态开关损耗之间的较好的折衷和/或提供更有效的去饱和周期。
势垒区117实际上减少有效阳极剂量以及因此阳极发射极效率而不减少载流子迁移区115内的实际杂质剂量。与用于减少有效阳极剂量的其他方法相比较，例如通过在注入之后将接触空穴过度蚀刻到载流子迁移区115中或者通过载流子迁移区115中的显著地减少的峰杂质浓度(其二者是难以控制的)，势垒区117的形成是可比较地简单并且较不微妙的。另外，势垒区117可以增加对半导体本体100中的临界电流丝状形成事件的坚固性。
根据涉及非RC-IGBT的实施例，辅助单元AC可以被操作为去饱和单元，其在断开施加到正向操作中的RB-或RC-IGBT的栅电极的信号之前通过第一负载电极310主动地排出来自漂移区120的载流子。
半导体器件500可以被布置为不通过载流子迁移区115形成反型路径。例如，控制电极180不连接到信号施加到的网络节点，所述信号超过用于p型载流子迁移区115中的n型反型层的形成的阈值电压。备选地，顶部电介质188可以沿着垂直方向与载流子迁移区115重叠或者辅助台面区段194缺乏第一表面101与载流子迁移区115之间的源区。
图2A的半导体二极管501参考具有可控制的阳极发射极效率的实施例。半导体二极管501基于图1的半导体器件500，其中，第一负载电极310形成阳极电极，其形成或电连接到阳极端子A。
延伸通过电介质结构302的接触305将第一负载电极310与载流子迁移区115电连接。基座层130具有第一导电类型并且与漂移区120形成同质结。第二负载电极320形成阴极端子K或者电连接到阴极端子K。辅助单元AC可以成对布置，以及每对的两个辅助单元AC关于控制结构180的中心轴线镜像对称布置。控制电极189电连接到控制端子CTR或者供应控制信号UCTR的集成控制电路的输出。为了进一步的细节，对图1的描述进行参考。
施加到控制电极189的控制信号UCTR控制辅助单元AC的阳极发射极效率，所述辅助单元AC作为半导体二极管501的正向模式中的注射单元是有效的。在低于辅助单元AC的阈值电压VthAC的控制电极189处的电压处，沿着势垒区117和漂移区120中的控制结构180形成p型反型层184，其中，反型层184增加有效阳极区域和阴极发射极效率。大于负第一阈值电压VthAC，形成非反型层并且有效阳极发射极区域和阳极发射极效率是低的。至少高达可以在载流子迁移区115中形成n型反型层的第二阈值电压Vth，半导体二极管501维持其完全反向阻断能力，使得半导体二极管501可以从正向导电模式内的去饱和时段直接切换到反向阻断模式。
势垒区117以良好的可控制的方式增加反型态与非反型态之间的阳极发射极效率之间的散布或差异，使得可以以定义明确的方式增加去饱和时段的效率。
根据实施例，势垒区117包含至少一个深能级施主或深双倍施主，例如硫和/或硒原子/离子。利用深能级施主，掺杂级随着增加温度而增加，其中，局部地增加掺杂级局部地减少阳极发射极效率并且因此抵消平行辅助单元中间的不均匀的电流分布。
图2B示出了例如通过控制端子CTR施加到控制电极189的控制信号UCTR的时序图。在t0与t1之间的注射时段中，控制信号UCTR低于第一阈值电压VthAC，使得沿着控制结构180的p型反型层184增加有效阳极区域。漂移区120中的载流子等离子是高的，并且有效正向电阻以及正向电压UF是低的。在t1与t2之间的去饱和时段期间，控制信号UCTR的电压高于第一阈值VthAC并且可以低于第二阈值电压Vth。形成非反型层，并且有效阳极发射极区域是小的。载流子等离子衰减，这导致增加的正向电压UF。
当半导体二极管换向并且在t2处切换到反向阻断模式时，反向恢复电荷是低的，并且开关损耗得以减少。在半导体二极管501切换回到正向偏置模式之前，控制电压UCTR可以在反向阻断模式期间减少到低于第一阈值电压VthAC。
与旨在减少用于提供高阳极发射极效率状态与低阳极发射极效率状态之间的高分布的有效阳极剂量的方法相比较，势垒区117虑及在制造期间更易于控制的较高的阳极剂量。
图3A中的RC-IGBT 502包括如参考图1和图2A所描述的可控制的辅助单元AC，其中，第一负载端子310电连接到发射极端子E，第二负载端子320电连接到集电极端子C，并且基座层130包括第一导电类型的第一区域131和第二导电类型的第二区域132，其中，第一区域131和第二区域132相应地夹在漂移区120与第二负载电极320之间。
除辅助单元AC外，RC-IGBT 502包括晶体管单元TC并且可以或可以不包括空闲单元IC。每个晶体管单元TC包括半导体本体100的晶体管台面区段192以及从第一表面101延伸到半导体本体100中的栅结构150。栅结构150包括导电栅电极159和将栅电极159与半导体本体100的周围材料绝缘的栅极电介质155。
栅结构150的形状和大小可以对应于例如可以等于控制结构180的形状和大小。栅极电介质155和控制电介质185可以具有相同厚度并且可以由(一个或多个)相同材料提供。栅电极159的横向和垂直延伸可以与针对控制电极189的那些相同。栅电极159和控制电极189可以由(一个或多个)相同材料提供。栅顶部电介质158可以将栅电极159与第一表面101分离。
晶体管台面区段192包括与漂移区120形成pn结的p型本体区115a，其中，本体区115a可以近似地相对应于辅助单元AC的载流子迁移区115。例如，晶体管单元TC的本体区115a的平均杂质浓度和垂直延伸可以近似地对应于或者可以等于载流子迁移区115的平均杂质浓度和垂直延伸。
每个晶体管单元TC包括晶体管台面区段192的顶面与直接邻接晶体管单元TC的栅结构150的晶体管台面区段192的至少一部分中的本体区115a之间的晶体管台面区段192中的源区110。晶体管本体区115a直接邻接漂移区120。晶体管台面区段192可以缺乏与辅助单元AC的势垒区117相对应的结构或者可以包括对应的势垒区。
半导体器件500还可以包括空闲单元IC，其包括空闲结构190，其可以与辅助单元AC的控制结构180和/或晶体管单元TC的栅结构150相对应。邻接空闲结构190的空闲台面区段196可以缺乏与载流子迁移区115、本体区115a、源区110和/或势垒区117相对应的区域。空闲台面区段196可以或可以不电连接到第一负载电极310。
辅助单元AC的控制电极180可以电连接到彼此和内部电路的输出或者RC-IGBT502的控制端子CTR。空闲单元IC的控制电极195可以电连接或耦合到辅助单元AC的控制电极180、晶体管单元TC的栅电极150、第一负载电极310或RC-IGBT 502的任何其他内部网络节点。
半导体器件502被布置为不通过载流子迁移区115形成反型路径。例如，控制电极180不连接到信号施加到的网络节点，所述信号超过用于p型载流子迁移区115中的n型反型层的形成的阈值电压。备选地，顶部电介质188可以沿着垂直方向与载流子迁移区115重叠或者辅助台面区段194缺乏第一表面101与载流子迁移区115之间的源区。
当在集电极端子C与发射极端子E之间施加正集电极-发射极电压UCE时，RC-IGBT502在正向模式中。如果施加到栅电极150的电压超过针对晶体管单元TC的阈值电压Vth，则通过本体区115a形成n型反型沟道，并且通过本体区115a的电流打开由本体区115a、漂移区120和正向导电模式中的基座130中的p型第二区域132所形成的pnp双极结晶体管。
在补充正向阻断模式中，施加到栅电极150的电压低于晶体管单元TC的阈值电压Vth，并且本体区115a与漂移区120之间的反向偏置pn结容纳正向阻断电压。
在反向导电或二极管模式中，施加在集电极电极正向偏置与发射极电极正向偏置之间的负集电极-发射极电压UCE、本体区115a与漂移区120之间以及载流子迁移区115与漂移区120之间的pn结。在二极管模式的注射时段期间，低于第一阈值电压VthAC的控制信号UCTR的负电压诱发沿着控制结构180的势垒区117和漂移区120中的p型反型层184。反型层184增加有源阳极区域和总阳极发射极效率。
在后续去饱和时段中，控制信号UCTR的电压高于第一阈值电压VthAC，使得总有效阳极发射极效率减少。将去饱和与施加到栅电极159的电压解耦。从反向导电模式换向到正向阻断模式可以在没有去饱和时段的结束与换向的开始之间的任何时间延迟的情况下直接跟随去饱和时段。
相比之下，常规方法依赖于施加到栅电极的去饱和时段并且通过本体区115a诱发n型反型沟道，其中，n型反型沟道将p型本体区115a和载流子迁移区115短路以激烈地减少总阳极发射极效率。由于n型反型沟道防止晶体管单元TC容纳如例如半桥电路的应用中的高阻断电压，因而在去饱和时段的结束与换向的开始之间必须提供足够的时间延迟。由于载流子等离子在时间延迟期间至少部分恢复，因而时间延迟使总体去饱和性能恶化。
而且，在常规RC-IGBT中，一些区域当在去饱和时段期间注射载流子迁移区时必须保持有源以便甚至当短路的本体区115a不注射任何电荷时维持最小反向导电性。因此，在常规设计中，附加注射区域的阳极效率必须仔细调谐，使得注射到漂移区120中的空穴的数据在去饱和时段期间保持足够高并且去饱和效率保持足够高二者。
用于减少注射区域中的阳极效率的当前方法旨在例如通过减少注入剂量和/或在注入之后移除载流子迁移区115的部分，减少载流子迁移区115中的有效阳极剂量。然而，可靠地控制小阳极剂量已经证明是以低产量的微妙的过程。相反，势垒区117在不减少载流子迁移区115中的有效阳极剂量的情况下，减少辅助单元AC的阳极发射极效率，从而避免以低产量的临界过程。
另外，势垒区117提供针对载流子等离子中的空穴的势垒并且显著地减少辅助单元AC对IGBT模式中的器件性能的负面影响。
晶体管单元TC可以提供有或没有势垒区117或与辅助单元AC中的势垒区117相对应的第一导电类型的任何其他区域。根据实施例，晶体管单元TC可以缺乏势垒区117或者任何类似区域，使得晶体管单元TC保持不受辅助单元AC的设计影响。
图3B示意性地示出了注射到t1处的去饱和时段的过渡以及具有从负集电极-发射极电压UCE到t2处的正电压UCE的改变的集成续流二极管的换向的开始。将通过施加具有高于晶体管单元TC的阈值电压Vth的电压的门控信号UG打开晶体管单元TC中的n型沟道与去饱和时段解耦。在换向的开始处，即使换向重叠去饱和时段，也不存在提供载流子路径的n型反型沟道。
图4A的RC-IGBT 503与图3A的RC-IGBT 502区分，因为栅电极150和控制电极180电连接到彼此。栅电极150和控制电极180可以电连接到栅极端子G或者RC-IGBT 503的内部网络节点，例如驱动器或延迟电路的输出。辅助单元AC被布置为当施加到栅电极150和控制电极180的门控信号UG的电压超过晶体管单元TC的阈值电压Vth时，不通过载流子迁移区115形成反向电流路径。例如，第一表面101与控制电极180之间的顶部电介质可以沿着垂直方向与载流子迁移区115重叠或者辅助台面区段194缺乏第一表面101与载流子迁移区115之间的源区。
根据实施例，势垒区117包含至少一个深能级施主或深双倍施主，例如硫(S)和/或硒(Se)原子/离子。利用深能级施主，掺杂级随着增加温度而增加，其中，增加掺杂级减少阳极发射极效率并且因此抵消平行辅助单元AC中间的不均匀的电流分布。
图4B示出了图示图4A的RC-IGBT 503的操作的模式的时序图。在小于辅助单元VthAC的第一阈值电压的门控信号UG的电压处，例如，在UG＝-15V处，反向导电模式中的RC-IGBT 503的有效阳极区域显著地增加并且RC-IGBT 503在注射模式中。
在t1处，门控信号UG的电压增加到大于辅助单元AC的阈值电压VthAC并且小于晶体管单元TC的阈值电压Vth以开始去饱和时段。控制去饱和电压处的辅助单元AC的阳极效率可以实现针对辅助单元AC与晶体管单元TC的比例的巨大范围例如在1：10至10：1的范围内的显著影响。设备在去饱和期间保留其完全反向阻断能力。在不引起短路条件的风险的情况下，可以完全省略去饱和时段的结束与RC-IGBT 503的换向的开始之间的时间延迟。时间延迟的省略导致高度有效的去饱和。
图4C示出了具有四个辅助单元AC和每个各自两个晶体管单元TC的十个空闲单元IC的RC-IGBT 504。通过相同门控信号UG控制辅助单元AC和晶体管单元TC。空闲控制单元IC的空闲电极可以连接到由第一负载电极310所表示的发射极电极的电势。晶体管单元TC的晶体管台面区段192包括源区110。在漂移区120与本体区115a之间，晶体管单元TC缺乏势垒区或者具有比漂移区120更高的杂质浓度的第一导电类型的其他区域。辅助单元AC缺乏源区或者第一表面101与载流子迁移区115之间的第一导电类型的其他区域。空闲单元IC可以缺乏辅助单元AC和晶体管单元TC的区域中的任一个和/或不连接到第一负载电极310，使得其作为辅助单元AC和晶体管单元TC二者都不是有效的。
邻接控制结构180的辅助台面区段194包括埋入式势垒区117，其在辅助台面区段194的完整横向剖面区域之上延伸。邻接晶体管单元TC的至少这样的空闲控制结构190可以电连接到发射极电势以减少在IGBT开关期间高电流对栅极电势的反馈效应。
图4D涉及具有晶体管单元TC、空闲单元IC和辅助单元AC的另一RC-IGBT 505。为了避免0V处的相邻晶体管单元TC的台面的巨大的空穴注射，半势垒区117可以实现在导致面向栅结构150的晶体管单元区段192和沿着空闲结构190的空闲台面区段196的所关心的台面中。在使用垂直于剖面平面的横向方向上的阴影区域限制短路电流的IGBT中，可以在阴影区域中实现全埋入式区域170。表给定本体区115a中的峰杂质浓度、势垒区117的区段和漂移区120。
图4E示意性地示出了在UG＝-15V处图4D的RC-IGBT 505的反向导电二极管的二极管特性402和3×1012(3E12)cm-2的n型势垒区117的杂质剂量处的栅电压UG＝0V处的去饱和模式中的二极管特性404。在从-15V到0V的栅电压UG的增加处的反向二极管的正向电压UF的显著增加指示漂移区120中的载流子等离子的显著减少以及因此反向恢复电荷的巨大减少。
图4F示出了在UG＝0V处针对1×1013(1E13)cm-2、2×1013(2E13)cm-2、3×1013(3E13)cm-2和4×1013(4E13)cm-2的势垒层170的杂质剂量处图4D的RC-IGBT 505中的反向导电二极管的二极管特性411-414。二极管特性410是没有任何势垒区170的参考示例的那个。对于给定负载电流而言，集电极-发射极电压UCE随着增加势垒区170中的杂质剂量而增加。势垒区170的注入剂量调节正向电压UF以及因此反向恢复电荷。
图5A涉及非反向导电IGBT 506，即没有与图3A和图3B的RC-IGBT 502不同的集成反向导电二极管或续流二极管的IGBT，因为基座层130形成第二导电类型的邻接集电极层。IGBT 506包括晶体管单元TC和辅助单元AC并且可以包括空闲单元IC，如上文所描述的。门控信号UG控制晶体管单元TC，并且控制信号UCTR控制辅助单元AC。发射极电势或者任何其他内部电势不经受栅电压UG，并且控制电压UCTR可以控制空闲单元IC。
图5B图示了以减少的开关损耗操作图5A的IGBT 506的方法。
在IGBT 506的导通状态期间，栅电势UG大于晶体管单元TC的阈值电压Vth，并且n型反型层通过本体区115a将电子注射到累积时段中的漂移区120中。p型基座层130将空穴注射到漂移区120中并且导致密集载流子等离子确保低集电极-发射极饱和电压VCEsat。
在t1处，控制信号UCTR的电压降低到小于辅助单元AC的第一阈值电压VthAC以开始去饱和时段。沿着控制结构180的p型反型层184通过辅助单元AC的载流子迁移区115将空穴从漂移区120提取到第一负载电极310。
在t2处，门控信号UG的电压可以下降到小于晶体管单元TC的阈值电压Vth，并且IGBT从正向导电状态或导通状态改变到正向阻断状态或关闭状态。在正向导电期间，IGBT506从具有具有低VCEsat和高Eoff的高载流子约束的状态切换到在断开之前不久具有具有高VCEsat和低Eoff的低载流子约束的状态。
通常，IGBT的有效沟道宽度保持低以便增加短路鲁棒性，使得有源晶体管单元TC仅形成在IGBT 506的有源区域的一部分中。辅助单元AC利用否则将不使用并且不要求附加的芯片面积的芯片面积。
在图6A、图6C、图6D和图6E的IGBT 507至510中，相同门控信号控制辅助单元AC和晶体管单元TC二者。
图6A的非RC-IGBT 507与图5A至图5B的非RC-IGBT 506不同，因为在晶体管单元TC的控制电极159与辅助单元AC的控制电极189之间施加恒定电压偏移。例如，可以在栅极端子G与连接控制电极189的接线之间提供电压移位器VS。RC-IGBT 506可以包括具有包括晶体管单元TC和辅助单元AC的半导体本体100的第一半导体和包括电压移位器VS的第二半导体管芯。可以以芯片上芯片技术连接半导体管芯。根据另一实施例，RC-IGBT 506是包括两个或两个以上半导体管芯安装例如焊接在其上的印刷电路板或载体的模块。
根据另一实施例，IGBT 507包括电连接到栅电极150的栅极端子G和电连接到控制电极189的控制端子，其中，外部电路将施加到栅极端子G的信号的电压偏移的版本施加到控制端子。
偏移电压事实上关于施加到栅电极的栅电势使辅助单元AC的阈值电压漂移。事实上或者实际上，辅助单元AC的漂移的阈值电压允许去饱和由集成在与IGBT相同的半导体管芯上的三级栅极驱动器电路控制或者提供为分离的设备，其输出电连接到图6A、6C、6D中的IGBT 507至509的栅极端子G。
选择辅助单元AC和晶体管单元TC的漂移的阈值电压，使得在晶体管单元TC的导通状态期间，辅助单元AC可以从没有势垒区117和漂移区120中的p型反型层的非反型态改变到具有势垒区117和漂移区120中的p型反型层的反型态。根据涉及n沟道IGBT的实施例，辅助单元AC的阈值电压VthAC设定大于晶体管单元TC的阈值电压Vth。
图6B中的时序图示出了当门控信号UG的电压大于晶体管单元TC的阈值电压Vth和辅助单元AC的阈值电压VthAC二者时t0与t1之间的高等离子密度状态或累积状态。在t1与t2之间的去饱和状态中，门控信号UG的电压小于辅助单元的阈值电压VthAC但是大于阈值电压Vth。晶体管单元TC保持在导通状态中，而辅助单元AC的控制结构180周围的p型反型层使漂移区120去饱和。在t2处，门控信号UG的电压可以从两个阈值电压Vth、VthAC之间的电压直接传送到小于阈值电压Vth，从而断开晶体管单元TC。去饱和时段在图6A的非RC-IGBT 507断开之前减少漂移区120中的电荷。去饱和显著地减少开关损耗。
在图6C、图6D的IGBT 508、509中，辅助单元AC的控制电介质185和/或晶体管单元TC的栅极电介质155可以包含固定和稳定的电荷，例如，这导致X射线辐射、电子轰击或使用例如PLAD(等离子掺杂、等离子浸没离子注入)的低能量处的高剂量注入。辐射和电子轰击生成所关心的介电材料的材料中的深且稳定的载流子陷阱。根据另一实施例，可以通过ALD(原子层沉积)注入或沉积铝原子。以示例的方式，铝原子/离子的阵列浓度可以是至少5E11cm-2例如至少1E12cm-2或可以在接近5E12cm-2的范围内。备选地或者附加地，控制电极189和栅电极159可以包括具有关于n型半导体材料的不同逸出功的不同材料。
根据实施例，控制电介质185包含比栅极电介质155显著地更固定和稳定的负电荷或者栅极电介质155包含比控制电介质185显著地更固定和稳定的正电荷。根据实施例，控制电介质185中的固定和稳定的负电荷的区域浓度大于5E11cm-2，例如1E12cm-2或在5E12cm-2的范围内。
附加地或者备选地，栅电极159基于重掺杂多晶硅和/或控制电极189基于含金属材料，其逸出功导致半导体本体中的相当大的能带弯曲，使得辅助单元AC的实际阈值电压VthAC可以设定到晶体管单元AC的实际阈值电压(其可以是大约+5V)与栅极线处可用的最大电压(其可以是+15V)之间的值。在典型的应用中，阈值电压VthAC可以设定到+12V。在UG＝+15V处的高导电导通状态或累积时段可以在UG＝0V或更低例如UG＝-15V处断开之前跟随有例如在UG＝10V处3μs的去饱和时段。
图6C的IGBT 508包括沿着至少一个横向方向以该顺序布置的辅助单元AC对、空闲单元IC对和晶体管单元TC对。每个单元对的单元通过相应的控制结构或栅结构150、180、190关于垂直轴线彼此镜像对称布置。控制电介质189包含固定的负电荷187。
图6D的IGBT 509包括沿着至少一个横向方向以该顺序布置的辅助单元AC对和晶体管单元TC对。每个单元对的单元通过相应的辅助台面区段192或晶体管台面区段194关于垂直轴线彼此镜像对称布置。控制电介质185包含固定的固定充电。
图6E的实施例涉及去饱和时段的内部控制。例如，晶体管单元TC的栅电极159可以电连接到栅极接线或节点152，并且辅助单元AC的控制电极189可以电连接到控制接线或节点182。控制接线182可以直接连接到栅极端子G。栅极端子G与栅极接线152之间的低通电路可以关于施加到控制电极189的信号延迟施加到栅电极159的信号。由低通电路所定义的延迟定义图6B的去饱和时段t2-t1的长度。低通电路可以包括栅极接线152与栅极端子G之间的串联电阻R或由其组成。
图7的半导体二极管511与图2A的半导体二极管501区分，因为控制电极189电连接到固定电势例如第一负载电极310。势垒区117允许有效阳极掺杂在正常正向导电期间在不增加半导体本体中的载流子等离子的情况下增加。控制结构180可以以适合的方式对台面部分中的电场进行成形。
在图8中，去饱和的非RC-IGBT 512包括空闲辅助单元AC，其控制电极195电连接到固定电势例如第一负载电极310。在势垒区117中的足够高杂质浓度的情况下，空闲辅助单元AC在IGBT模式中是不活跃的。另一方面，更多接触结构305直接将第一负载电极310与半导体本体100连接，使得半导体本体100与第一负载电极310之间的热耦合关于常规设备显著地增加，所述常规设备通常不将任何接触结构提供给空闲单元的半导体区域。去饱和的非RC-IGBT 512的热行为可以更好地调节到其电气性能。
驱动RC-IGBT，特别地包括RC-IGBT的半桥布置
图9A示出了半桥布置的示意图，其包括RC-IGBT 1101和RC-IGBT 1102和电感器L。端子1104连接到RC-IGBT 1101的集电极。RC-IGBT 1101的发射极连接到阳极1103，并且阳极1103连接到RC-IGBT 1102的集电极。RC-IGBT 1102的发射极连接到端子1105。节点1103还经由电感器L连接到端子1106。
每个RC-IGBT 1101、1102可以被指示为具有与集电极-发射极路径(即，连接到发射极的二极管的阳极和连接到集电极的二极管的阴极)反并联布置的二极管的IGBT。二极管可以特别地是可控制的二极管。RC-IGBT还可以被描绘为符号1107。
端子1104可以连接到正电压，并且端子1105可以连接到负电压。在端子1106处提供半桥布置的输出。
而且，可以控制RC-IGBT 1101、1102的栅极以便操作半桥布置。出于这样的目的，可以通过分离的电路例如微控制器和/或驱动器等等驱动RC-IGBT 1101、1102的栅极。
应注意到，两个半桥布置可以组合为全桥(还被称为H桥)布置。
图9B示出了描绘跨电感器L的示例性负载电流IL 1403的示图。负载电流IL 1403包括正部分1404和负部分1402。图9B还描绘了时段1/fout的持续时间，其中，频率fout可以等于例如50Hz。
图10示出了包括针对RC-IGBT特别地三级RC-RGBT(归因于适于其相应的栅极的电压的三个不同的电压电平或范围)的模式和状态的表。跨RC-IGBT的集电极和发射极的电压被称为Vce，并且相对于其发射极的RC-IGBT的栅极处的电压被称为Vg。图10中所描绘的电压是示例性值并且可以取决于实际RC-IGBT和/或使用情况而改变。
电压Vce指示RC-IGBT的模式：
-如果电压Vce大于0，则RC-IGBT在IGBT模式中(还被称为“活跃的”)。
-如果电压Vce小于0，则RC-IGBT在DIODE模式中(还被称为反向导电模式)。进入DIODE模式可以是另一RC-IGBT在IGBT模式中的结果；在这范围内，在IGBT模式中的RC-IGBT可以将半桥布置的另一RC-IGBT推送到DIODE模式中。
取决于相应的模式(IGBT模式或DIODE模式)，可以通过将电压Vg施加到其栅极控制RC-IGBT。这对RC-IGBT的状态有影响。在该示例中，可以将不同的电压V1、V2和V3施加到IGBT的栅极，其中，V1＞V2＞V3，特别地V2＝0V，V1＝+15V并且V3＝15V。因此，可以确定以下状态：
-当在IGBT模式中时，RC-IGBT可以在导电状态或阻断状态中。如果将电压V1施加到其栅极，则RC-IGBT进入导电状态。如果将电压V2或V3施加到其栅极，则RC-IGBT进入阻断状态。
-当在DIODE模式中时，以下适用：
-如果施加电压V1，则到达高去饱和状态(非常弱的双极注射)。
-如果施加电压V2，则到达低去饱和状态(特别地通过弱双极注射)。
-如果施加电压V3，则到达增强状态(特别地通过强双极注射)。
在DIODE模式中，RC-IGBT的二极管在要么增强状态要么在去饱和状态中的任一个中是正向导电的。可以通过改变施加到RC-IGBT的栅极的电压实现这样的状态之间的切换。
应注意到，RC-IGBT可以通过超过三个电压控制，其可以导致至少一个附加的增强状态和/或至少一个附加的去饱和状态。
如果RC-IGBT在DIODE模式中并且在其栅极处提供有电压Vg＝15V，则其在增强状态中(参见上文)。如果电压Vg改变到Vg＝0V，则RC-IGBT中的等离子浓度减少到预先确定值，其导致RC-RGBT的去饱和。这可以以2至10或甚至100之间的范围内的系数减少RC-IGBT的积分电荷。
然而，有利的是，RC-IGBT对换向是鲁棒的。而且，RC-IGBT对于运载预先确定的负载电流可能必须是足够鲁棒的。因此，通过在换向之前发起去饱和状态减少损耗是特别有利的。
因此，负载电流IL的正部分1401期间(还参见图9B)，RC-RGBT1101关于正电压Vce＞0偏置并且其要么在导电状态要么在阻断状态中。在正部分1401期间，RC-IGBT 1102以交替的方式关于正电压或负电压偏置。在负载电流IL的负部分1402期间，RC-IGBT 1101和1102改变其角色。在负载电流IL的半波期间，即在正部分1404期间或者在负部分1402期间，可以发生许多(例如，超过20)切换事件(对于RC-IGBT在IGBT模式中而言，从导电状态转换到阻断状态或反之亦然)。在图11还可视化开关频率fsw。开关频率fsw可以在100Hz至30kHz之间的范围内。
因此，所提出的控制方案允许在不需要锁定时间的情况下利用DIODE模式中的监督式(多级)去饱和。这样的最小锁定时间被要求用于控制RC-IGBT以在换向之前进入增强状态。
图11示出了针对正负载电流IL的一部分以根据图9A的半桥布置所布置的RC-IGBT1101和1102的时序图。
在该示例中，RC-IGBT 1101在IGBT模式中。在时间t1处，RC-IGBT 1101从导电状态切换在阻断状态中，在时间t2处，其进入导电状态，并且在时间t3处，其进入阻断状态。t1与t3之间的时间差指示等于1/fsw的开关速率，其中fsw是开关频率。
RC-IGBT 1101的栅极与发射极之间的电压Vge(其与上文所提到的电压Vg相对应)被示出为信号1201，并且RC-IGBT 1102的栅极与发射极之间的电压Vge被示出为信号1202。
作为结合信号1201所示的示例，导电状态中的电压Vge等于+15V，并且阻断状态中的电压Vge等于15V。然而，阻断状态期间的电压Vge可以设定到0V与-15V之间的任何电压或者小于RC-IGBT的阈值电压的任何电压。
在时间t1之前，RC-IGBT 1102在IGBT模式的阻断状态中。当信号1202示出了下降沿时，RC-IGBT 1102的栅极处的电压Vge从0V改变到-15V。因此，在时间t1处，RC-IGBT 1102进入DIODE模式的增强状态。在时间ts处，即在换向(其稍后发生在时间t2处)之前，仍然维持DIODE模式的RC-IGBT 1102基于等于施加到其栅极的0V的电压而改变到去饱和状态。去饱和状态在换向期间即跨时间t2维持并且通过落回到增强状态在时间te处结束。
选项是，基于经由(例如通过计时器所计算的)偏置的时间t2即t2+x确定信号1202的下降沿的时间。另一选项是，基于信号1201的下降沿即t1+y确定信号1202的下降沿的时间。变量x和y可以在从-200ns到+10μs的范围内，特别地在0与3μs之间的范围内。
选项是，基于经由(例如通过计时器所计算的)偏置的时间t2即t2+x确定时间te。另一选项是，基于信号1203的下降沿或1204、1205或1206的上升沿即t1+y确定时间te。变量x和y可以在从-200ns到+10μs的范围内，特别地在0与3μs之间的范围内。
应注意到，时间te可以比时间t2更晚或在时间t2处发生。选项是，持续时间te-t2可以是0，特别地大于0，例如在0与1μs之间的范围内，特别地10ns、50ns、300μs等等。另一选项是，时间te-t2可以小于0例如-100ns。
应注意到，可以根据要求例如依照效率和/或性能条件调节持续时间1207(ts-t2)。还应注意到，与增强状态和/或去饱和状态相对应的电压可以是可自由选择的。
而且，跨集电极和发射极的电压Vce被示出为针对RC-IGBT1101的信号1203和针对RC-IGBT 1102的信号1204。
信号1204示出了在时间t1与时间ts之间示例性地等于-1V至-3V的电压Vce。在时间ts处，去饱和导致电阻的轻微增加(这导致电压Vce的绝对值的轻微增加)。在时间t2处，RC-IGBT 1102的电压Vce变为正的(其到达中间电路电压的电平)。
而且，流动通过RC-IGBT的电流Ice被描绘为针对RC-IGBT1101的信号1205和针对RC-IGBT 1102的信号1206。IL指示流动通过电感器L的负载电流。
可以经由驱动器例如微控制器控制RC-IGBT 1101、1102。驱动器可以实现针对RC-IGBT 1101、1102中的每一个的多状态控制概念以便取决于针对半桥布置的RC-IGBT所利用的模式，将所要求的电压供应给相应的栅极。
作为设计选项，可以经由所谓的去饱和注射区域限制使用在去饱和状态中的若干所注射的单元。这增加这样的区域内的电流密度。为了避免换向期间的强烈雪崩生成，栅极电势在反向电流阶段期间可以设定到-15V。这避免势垒恢复电荷的不必要的增加并且抵消电流细丝的生成。将栅极电压从去饱和电压设定到-15V可以是有利的。
时间te可以(最迟)在时间处，电流1206
-返回到反向阻断电流(靠近零)，例如在小于1mA的范围内；
-到达反向恢复电流IRR的最大值；或者
-在反向恢复电流IRR第一次到达最大值IRR的某个百分比之前。
关于反向恢复电流，对[J.Lutz et al.,Semiconductor Power Devices,Springer-Verlag Berlin Heidelberg 2011]的5.7.2章节特别地图5.23进行参考。
应注意到，时间t3可以在(在该示例中，在时间t1和t3处所示的)信号1201的下降沿周围的预先确定的窗口内。
特别地，选项是，在其期间信号1202在增强状态中的持续时间(在15V处在图11中所示的示例中)等于t1与t2之间的时间间隔的至少50％特别地至少75。在t1与t2之间的时间间隔期间，信号1201指示RC-IGBT 1101的阻断状态(在图11中所示的示例中，信号1201在时间t1与时间t2之间在15V处)。
图12示出了针对正负载电流IL的一部分以根据图9A的半桥布置所布置的RC-IGBT1101和1102的备选时序图。与图11中所示的示图相比，以不同的方式控制RC-IGBT 1102的去饱和。
信号1201与描绘在IGBT模式中的RC-IGBT 1101的栅极处的电压Vge的图11中所示的信号1201相对应。
与图11相比，信号1510示出了RC-IGBT 1102的栅极处的电压Vge，其在时间ts处设定到+15V(而不是0V，如针对图11中的信号1202所示)。这允许RC-IGBT 1102进入高去饱和状态。RC-IGBT 1102在时间tk进入低去饱和状态(将0V施加到其栅极)，其中，该时间tk在在时间t2处发生的换向之前。因此，对于在换向之前(即，在时间t2之前)的时间间隔1501而言，RC-IGBT 1102在高去饱和状态，并且对于时间间隔1502(在其期间换向在时间t2处发生)而言，RC-IGBT 1102在低去饱和状态中。
高去饱和状态允许比在低去饱和状态中更快地提取电荷。因此，在时间间隔1501期间实现加速的去饱和。
应注意到，本文所提到的栅极电压(+15V、0V、-15V)是示例性值。如所指示的，可以使用例如至少两个电压V1和V3，其中，V1＞0V，V3＜0V并且V1＞V2＞V3。选项是将大于和/或小于0V的超过两个电压用作施加到栅极的阈值电压以实现不同的(例如，去饱和)状态。针对栅极电压的示例性值可以是+8V和-8V。
还应注意到，取代针对栅极电压的绝对阈值，(由阈值所限制的)值范围可以被用于触发针对两个模式的相应的状态。
还应注意到，本文所示和所解释的时间图出于说明的目的而简化。例如，每个下降沿或上升沿可能具有斜坡，即，执行从一个值到另一个的转换可能花费一些(短的)时间。换句话说，转换自身可能不是无限短的。
选项是，完成去饱和状态，并且在换向之后但是在强烈或显著的电子雪崩开始之前进入增强状态(RC-IGBT在DIODE模式中)。
选项还是，根据图9A中可视化的实施例，可以使用具有反并联二极管的常规IGBT。反并联二极管可以特别地是可控制的二极管。在这样的情况下，信号1202馈送以控制二极管或者到可控制的二极管和反并联IGBT。
另一选项是，通过在芯片上特别地在RC-IGBT自身上所感测的电流控制RC-IGBT。所感测的电流可以被用于检测电流的零交叉；其可以不直接控制RC-IGBT，但是可以用作针对控制设备例如驱动器或微控制器的信息。特别地选项是，信号1205和/或1206的下降沿被用于触发时间te，即在RC-IGBT 1102进入增强状态时的时间。
又一选项是，三级RC-IGBT与至少一个两级(接通或断开)RC-IGBT组合。从而，级指示定义不同状态的适于其栅极的不同电压，如本文所描述的。两级RC-IGBT仅包括(作为替代)三分之二这样的状态。
施加到RC-IGBT的栅极的各种电压可以经由无源电路生成，其包括例如上拉电阻器和/或下拉电阻器、分压器、稳压二极管(例如，在将控制信号提供给栅极的集成电路的输出处)。另外，可以提供针对电压的模拟控制(例如，集成电路处的输出)。
选项还是，经由可以编程或者可编程的数字接口提供电压电平。所提供的电压电平可以暂时存储在驱动器的集成寄存器中，其中，这样的驱动器可以由集成电路供应并且其可以向RC-IGBT的栅极传达其驱动信号。另外，可以提供针对驱动器的输出处的电压的模拟控制。
而且，基于特定用例场景，可以组合由无源和/或有源组件和数字接口所生成的电压。
驱动器可以供应用于驱动半桥布置的RC-IGBT的脉冲宽度调制(PWM)信号。在高达例如50MHz之间的开关频率是可能的。
图13示出了包括数个半桥电路的示例性拓扑。在节点1805(正DC电压)与节点1806(负DC电压)之间施加DC电压。节点1805经由电容器C1连接到节点N，并且节点N经由电容器C2连接到节点1806。节点N经由二极管D1连接到节点1807，其中，二极管D1的阴极指向节点1807。节点N经由二极管D2连接到节点1808，其中，二极管D2的阴极指向节点N。
RC-IGBT 1801连接在1805与节点1807之间，其中，RC-IGBT 1801的集电极连接到节点1805，并且RC-IGBT 1801的发射极连接到节点1807。RC-IGBT 1802连接在节点1807与节点U之间，其中，RC-IGBT 1802的集电极连接到节点1807，并且RC-IGBT 1802的发射极连接到节点U。RC-IGBT 1803连接在节点U与节点1808之间，其中，RC-IGBT 1803的集电极连接到节点U，并且RC-IGBT 1803的发射极连接到节点1808。RC-IGBT 1804连接在节点1808与节点1806之间，其中，RC-IGBT 1804的集电极连接到节点1808，并且RC-IGBT 1804的发射极连接到节点1806。
可以经由控制单元控制RC-IGBT 1804至1804。在节点U处提供图13中所示的布置的输出电压。
图13包括可以基于本文所描述的方法而控制的数个半桥电路。RC-IGBT的以下组合中的每一个可以被认为是半桥电路(即，所有组合包括图13中所示的四个RC-IGBT中的两个)：
–RC-IGBT 1801和RC-IGBT 1802；
–RC-IGBT 1801和RC-IGBT 1803；
–RC-IGBT 1801和RC-IGBT 1804；
–RC-IGBT 1802和RC-IGBT 1803；
–RC-IGBT 1802和RC-IGBT 1804；
–RC-IGBT 1803和RC-IGBT 1804。
图14示出了包括数个半桥电路的备选拓扑。输入级与图13中所示的一个类似，即DC电压施加到节点1805和1806，并且因此布置电容器C1、C2。
与图13相反，以不同的方式布置RC-IGBT 1904至1904：节点N经由包括RC-IGBT1903和1904的串联连接连接到节点U。RC-IGBT 1903的发射极连接到节点N，RC-IGBT 1903的集电极连接到RC-IGBT 1904的集电极，并且RC-IGBT 1904的发射极连接到节点U。
RC-IGBT 1901布置在节点1805与节点U之间，其中，其集电极连接到节点1805并且其发射极连接到节点U。RC-IGBT 1902布置在节点U与节点1806之间，其中，其集电极连接到节点U并且其发射极连接到节点1806。
图14包括可以基于本文所描述的方法而控制的数个半桥电路。RC-IGBT的以下组合中的每一个可以被认为是半桥电路；
–RC-IGBT 1901和RC-IGBT 1902；
–RC-IGBT 1901和RC-IGBT 1903；
–RC-IGBT 1904和RC-IGBT 1902。
本文所提出的示例可以特别地基于以下方案中的至少一个。特别地，可以利用以下特征的组合以便实现期望的结果。方法的特征可以与设备、装置或者系统的任何(一个或多个)特征组合，或者反之亦然。
提出了一种用于控制第一开关和第二开关的方法，其中，每个开关是RC-IGBT，并且其中，这两个开关被布置为半桥电路，方法包括：
-控制IGBT模式中的第一开关；
-控制第二开关，使得其在DIODE模式中时变为去饱和的；
-其中对所述第二开关的控制开始在所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态一样长。。
应注意到，RC-IGBT可以是包括虑及如本文所描述的功能性的至少一个组件的任何器件。RC-IGBT可以被实现为单片集成器件。作为选项，RC-IGBT可以包括数个分立的元件。RC-IGBT可以特别地包括与晶体管反并联布置的可控制的二极管，其中，这样的晶体管可以特别地是MOSFET或者IGBT。
IGBT-模式可以包括阻断状态和导电状态；可以通过向IGBT的栅极施加特定电压控制阻断状态和导电状态。例如，如果其栅极处的电压是0V或-15V，则开关可以到达或者在阻断状态中，并且如果将+15V施加到其栅极，则开关到达或者在导电状态中。如果跨开关的集电极和发射极的电压大于0V，则可以到达IGBT模式。
如果跨开关的集电极和发射极的电压小于0V，则可以到达DIODE模式。在这样的场景中，数个电压可以施加到开关的栅极以对DIODE模式的各种状态进行区分；例如，
-等于-15V的电压导致强注射、导电状态；
-0V的电压导致弱注射，导电状态导致去饱和；以及
-等于+15V的电压导致强去饱和、导电状态。
因此，当第一开关有源地接通和断开时(在IGBT模式中)，对第二开关印记其取决于跨第二开关的集电极和发射极的电压的(一个或多个)模式。例如，如果第一开关在IGBT模式、导电状态中，则跨第二开关的集电极和发射极的电压大于0V，从而将IGBT模式印记在第二开关上。在该场景中，当第一开关是有源一个时，第二开关必须不进入导电状态；因此，控制第二开关的栅极，使得保证阻断状态。
当第一开关(有源一个)断开时，第二开关可以进入DIODE模式。在那之后，去饱和可以开始。这样的去饱和可以在第一开关再次接通(其还被称为换向)之前开始并且其可以持续与该时刻一样长(或者更长)(即，当第一开关将再次接通时)。
去饱和可以在换向之前不久开始，其产生低导电损耗的优点。去饱和的开始与换向之间的时间差可以在1μs与50μs之间特别地在2μs与10μs之间或特别地在3μs与5μs之间的范围内。
换句话说，第二开关通过将预定义电压施加到其栅极来控制，其在控制信号(切换IGBT模式、导电状态中的第一开关)的上升沿施加到第一开关的栅极时当时还(至少部分)允许使第二开关去饱和。
在实施例中，方法还包括：
-控制第二开关，使得所述第二开关的去饱和阶段结束在所述第二开关上传输的所述电流变为0的时间与所述电流到达反向恢复电流的最大值时的时间之间。
在实施例中，所述去饱和阶段的结束通过感测所述第二开关或者所述第一开关中的所述电流来确定。
在实施例中，控制第二开关的栅极的步骤还包括：
-利用至少一个电压控制第二开关的栅极，使得其在DIODE模式中时变为去饱和。
在实施例中，至少一个电压等于0V或基本上0V。
在实施例中，至少一个电压包括针对第一时间段的第一电压和针对第二时间段的第二电压。
第二时间段可以持续直到将其IGBT模式从阻断状态改变到导电状态的第一开关的上升沿或其期间。
在实施例中，第一电压高于第二电压。
作为选项，第一电压可以等于使能第二开关的高去饱和的电压，并且第二电压使能第二开关的低饱和。当第一开关从阻断状态改变到导电状态时(如所指示的，第一开关在IGBT模式中)，可以施加第二电压。
在实施例中，方法还包括：
-利用增强电压控制第二开关的栅极，所述增强电压允许第二开关在DIODE模式中时进入增强状态，
-其中，所述增强电压被施加所述第二开关在所述DIODE模式中时去饱和的所述至少一个电压之前。
在实施例中，所述第一开关和所述第二开关被控制使得当在IGBT模式中时，一次仅所述第一开关和所述第二开关中的一个处在所述导电状态中。
在实施例中，对第一开关和第二开关进行控制，使得当在IGBT模式中时，同时仅其之一在导电状态中。
在实施例中，第一开关和第二开关各每个驱动器或由控制器控制，其中，经由数字或者模拟接口生成施加到相应的栅极的电压。
在实施例中，所述第一开关和所述第二开关以脉冲宽度调制方式以高于负载电流的频率的开关频率被控制。。
所述负载电流可以显现在电感器之上，该电感器被连接到半桥电路的第一开关与第二开关之间的节点。
在实施例中，第一开关和第二开关每个是半导体器件，包括
-势垒区，被夹在漂移区与载流子迁移区之间，所述势垒区和所述载流子迁移区形成pn结并且所述势垒区和所述漂移区形成同质结，其中，所述势垒区中的杂质浓度至少与所述漂移区中的杂质浓度的十倍一样高；以及
-控制结构，被配置为形成反型态中的所述漂移区和所述势垒区中的反型层以及形成非反型态中的所述漂移区和所述势垒区中的非反型层。
在实施例中，半导体器件被配置为不通过载流子迁移区，形成用于沿着漂移区与负载电极之间的控制结构的反型层中的少数载流子的路径。
在实施例中，
-控制结构从包括载流子迁移区的半导体本体的第一表面延伸到半导体本体、至少向下到漂移区，以及
-载流子迁移区直接邻接控制结构处的第一表面。
在实施例中，
-控制结构从包括载流子迁移区的半导体本体的第一表面延伸到半导体本体、至少向下到漂移区，以及
-控制结构包括控制电极，夹在第一侧上的所述势垒区和所述漂移区和与相对于所述第一侧相反的第二侧处的所述控制电极之间的控制电介质，并且所述第一表面与所述控制电极之间的顶部电介质在垂直于所述第一表面的垂直方向上与所述载流子迁移区重叠。。
在实施例中，半导体器件是包括场效应晶体管单元的绝缘栅双极型晶体管。
根据实施例，半导体器件是包括第一导电类型的第一区域和第二导电类型的第二区域的集电极层的反向导电绝缘栅双极型晶体管，所述第二导电类型与漂移区与与第一表面相反的半导体本体的第二表面之间的第一导电类型互补。
在实施例中，所述晶体管单元包括本体区以及栅结构，所述本体区形成具有所述源区和所述漂移区的pn结的，所述栅结构被配置为在导通状态期间在所述本体区中形成反型层以及在所述晶体管单元的所述导通状态之外在所述本体区中形成非反型层。。
根据实施例，
-控制结构包括控制电极和第一侧的势垒区和漂移区与与第一侧相反的第二侧的控制电极之间的控制电介质，
-栅结构包括栅电极和第一侧的本体区与与第一侧相反的第二侧的栅电极之间的栅极电介质，以及
-栅结构和控制结构电连接到彼此。
根据实施例，
-高于栅结构和控制结构处的第一阈值电压的电压诱发导通状态，
-低于第二阈值电压(其低于第一阈值电压)的电压诱发反型态，以及
-第一阈值与第二阈值之间的电压既不诱发导通状态也不诱发反型态。
根据实施例，
-高于栅结构和控制结构处的第一阈值电压的电压诱发导通状态，
-低于第二阈值电压(其高于第一阈值电压)的电压诱发反型态，以及
-高于第二阈值电压的电压诱发非反型态。
根据实施例，栅极电介质和控制电介质由不同的材料提供和/或栅电极和控制电极由不同的材料形成，使得晶体管单元的第一阈值电压等于或小于辅助单元的第二阈值电压。
根据实施例，控制电介质包含固定的负电荷和/或关于半导体本体的控制电极的材料的逸出功高于栅电极的材料的逸出功。
根据实施例，半导体器件还包括电压移位器，其被配置为向控制电极施加电压，所述电压以预定义电压偏移与施加到栅电极的电压偏差，其中，电压偏移大于第一阈值电压与第二阈值电压之间的差。
根据实施例，半导体器件还包括：
-多个辅助单元，每个辅助单元包括控制结构之一，其中
-有源区域的中心区域的辅助单元的种群密度高于面向缺乏辅助单元的边缘区域的有源区域的外部区域。
根据实施例，势垒区包含深能级施主或深双倍施主的杂质。
而且，半导体器件可以是绝缘栅双极型晶体管，包括：
-晶体管单元；以及
-辅助单元，其包括夹在漂移区与载流子迁移区之间的势垒区，势垒区和载流子迁移区形成pn结并且势垒区和漂移区形成同质结，其中，势垒区中的杂质浓度与漂移区中的杂质浓度的至少十倍一样高。
根据实施例，
-辅助单元的控制结构包括控制电极和第一侧的势垒区和漂移区与与第一侧相反的第二侧的控制电极之间的控制电介质，以及
-控制电极电连接到关于负载电极的固定电势。
在实施例中，第一开关和第二开关各自是半导体器件，包括
-本体区，其形成在从第一表面延伸到半导体本体中的相邻控制结构之间的半导体台面中；
-漂移区，其与本体区形成第一pn结并且在半导体台面中包括包括半导体台面的收缩区段的第一漂移区，其中，平行于第一表面的收缩区段的最小水平宽度小于本体区的最大水平宽度；以及
-发射极层，其在漂移区与平行于第一表面的第二表面之间，发射极层包括漂移区的导电类型的至少一个第一区域。
半导体台面可以是邻近漂移区并且由两侧的两个槽形结构密封的特别地晶体半导体的任何一部分。槽形结构中的至少一个可以包括栅电极。台面区域可以与其宽的至少3倍一样高。
在[Masakiyo Sumitomo等人:Low loss IGBT with Partially Narrow MesaStructure(PNM-IGBT),2012年第24次功率半导体器件和IC国际专题讨论会，在2012年6月3-7日，布鲁日，比利时]中描述了示例性半导体台面。
根据实施例，收缩区段的最小水平宽度小于第一pn结的水平宽度。
根据实施例，收缩区段的最小水平宽度是至多300nm。
根据实施例，收缩区段的最小水平宽度是本体区的最大水平宽度的至多80％。
根据实施例，发射极层的至少一个第一区域形成第一导电类型的邻接层。
根据实施例，发射极层包括与第一区域之间的漂移区的导电类型相反的导电类型的第二区域。
根据实施例，控制结构中的至少一个被配置为诱发在增强二极管模式中沿着所关心的控制结构的漂移区中的反型层和在去饱和模式中漂移区中的非反型层。
根据实施例，收缩区段的最小水平宽度沿着半导体台面的纵向延伸变化至少10％。
根据实施例，半导体器件可以包括多个半导体台面，其中，收缩区段的最小水平宽度在半导体台面中间变化至少10％。
根据实施例，收缩区段的垂直延伸是至少0.5μm。
根据实施例，收缩区段的垂直延伸沿着半导体台面的纵向延伸变化至少10％。
根据实施例，半导体器件可以包括多个半导体台面，其中，半导体台面的垂直延伸在半导体台面中间变化至少10％。
根据实施例，半导体器件可以包括晶体管单元，其中，在正向导电模式中，载流子通过晶体管单元进入漂移区。
根据实施例，晶体管单元的种群密度沿着通过半导体本体的水平中心的线变化超过10％。
根据实施例，半导体器件可以包括接触结构，其包括直接邻接第一表面的介质覆盖层的开口中的第一区段和夹在半导体台面与包括在相邻控制结构之一中的控制电极之间的第二区段。
根据实施例，
-控制结构包括将控制电极与半导体本体分离的电介质衬垫；
-电介质衬垫具有比邻接半导体台面的侧壁部分更大的沿着与发射极层相反的控制结构的底部部分的宽度。
根据实施例，半导体器件可以包括相反掺杂岛，其嵌入半导体台面外部的第二漂移区中并且与沿着增强二极管模式中的控制结构的漂移区中的反型层结构连接。
而且，提出了电子电路，所述电路包括：
-半导体器件，包括：
-本体区，其形成在从第一表面延伸到半导体本体中的相邻控制结构之间的半导体台面中；
-漂移区，其与本体区形成第一pn结并且在半导体台面中包括包括半导体台面的收缩区段的第一漂移区区段，其中，平行于第一表面的收缩区段的最小水平宽度小于本体区的最大水平宽度；以及
-发射极层，其在漂移区与平行于第一表面的第二表面之间，发射极层包括漂移区的导电类型的至少一个第一区域，以及
-控制电路，其具有电耦合到形成在半导体器件的控制结构中的控制电极的输出，控制电路被配置为将针对增强二极管模式的第一控制电压和针对去饱和模式的第二控制电压输出到控制电极。
作为选项，半导体器件可以包括：
-本体区，位于被形成在从第一表面延伸到半导体本体中的相邻控制结构之间的半导体台面中；
-漂移区，其与所述本体区形成第一pn结并且在所述半导体台面中包括第一漂移区区段，所述第一漂移区区段包括所述半导体台面的收缩区段，其中，平行于所述第一表面的所述收缩区段的最小水平宽度小于所述本体区的最大水平宽度；以及
-源区，其通过本体区与漂移区分离并且与本体区形成第二pn结，其中，最小水平宽度至多等于收缩区段中的累积层的总宽度，并且在其期间载流子通过本体区进入漂移区的正向导电模式中沿着控制结构形成累积层。
根据实施例，沿着控制结构中的单个一个形成累积层。
根据实施例，沿着两个相邻控制结构形成两个累积层。
根据实施例，控制结构中的至少一个包括电连接或者耦合到栅极端子和与栅电极介质绝缘的场电极的一部分。
根据实施例，半导体器件可以包括接触结构，其包括直接邻接第一表面的介质覆盖层的开口中的第一区段和夹在半导体台面与包括在相邻控制结构之一中的场电极之间的第二区段。
而且，提出了一种用于操作第一开关和第二开关的设备，其中，每个开关是RC-IGBT，并且其中，这两个开关被布置为半桥电路，所述设备包括处理单元，其被布置为
-控制IGBT模式中的第一开关；
-控制第二开关，使得其在DIODE模式中时变为去饱和；
-其中对所述第二开关的控制开始在所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态一样长。
而且，提出了一种用于控制第一开关和第二开关的设备，其中，每个开关是RC-IGBT，并且其中，这两个开关被布置为半桥电路∶
-用于控制IGBT模式中的第一开关的装置；
-用于控制第二开关使得其在DIODE模式中时变为去饱和的装置；
-其中，其中对所述第二开关的控制开始在所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态一样长。
提供了一种可直接地加载到数字处理设备的存储器中的计算机程序产品，包括用于执行如本文所描述的方法的步骤的软件代码部分。
在一个或多个示例中，可以以诸如特定硬件组件或者处理器的硬件至少部分实现本文所描述的功能。更一般地，可以以硬件、处理器、软件、固件或其任何组合实现技术。如果以软件实现，则功能可以作为一个或多个指令或代码在计算机可读介质上存储或传送并且由基于硬件的处理单元执行。计算机可读介质可以包括计算机可读存储媒体，其与诸如数据存储媒体或者通信媒体的有形介质相对应，所述通信媒体包括例如根据通信协议促进将计算机程序从一个地点传送到另一个的任何介质。以这种方式，计算机可读媒体一般地可以与以下各项相对应：(1)非暂态的有形计算机可读存储媒体或者(2)诸如信号或载波的通信介质。数据存储媒体可以是可以由一个或多个计算机或一个或多个处理器访问以检索用于本公开中所描述的技术的实施方式的指令、代码和/或数据结构的任何可用的媒体。计算机程序产品可以包括计算机可读介质。
以示例而非限制的方式，这样的计算机可读存储媒体可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁性存储设备、闪速存储器或可以被用于存储以指令或数据结构的形式的期望的程序代码并且可以由计算机访问的任何其他介质。而且，任何连接适当地被称为计算机可读介质，即计算机可读传输介质。例如，如果使用同轴电缆、光缆、双绞线、数字用户线(DSL)或者诸如红外、无线电和微波的无线技术从网站、服务器或其他远程源传送指令，那么同轴电缆、光缆、双绞线、DSL或者诸如红外、无线电和微波的无线技术包括在介质的定义中。然而，应当理解，计算机可读存储媒体和数据存储媒体不包括连接、载波、信号或其他暂态媒体，但是相反涉及非暂态有形存储媒体。如本文所使用的磁盘和光盘包括压缩光盘(CD)、激光盘、光盘、数字通用光盘(DVD)、软盘和其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。以上组合还应当包括在计算机可读媒体的范围内。
指令可以由一个或多个处理器执行，诸如一个或多个中央处理单元(CPU)、数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)或其他等效集成或分立逻辑电路。因此，如本文所使用的术语“处理器”可以是指适合于本文所描述的技术的实现方案的前述结构或者任何其他结构中的任一种结构。另外，在一些方面中，可以在被配置用于编码和解码或者包含在组合的编解码器中的专用硬件和/或软件模块内提供本文所描述的功能性。而且，技术可以完全实现在一个或多个电路或者逻辑元件中。
本公开的技术可以实现在各种各样的设备或装置中，包括无线手机、集成电路或IC集(例如，芯片集)。各种组件、模块或单元在本公开中描述以强调被配置为执行所公开的技术的设备的功能方面，但是不必要求不同的硬件单元的实现。而是，如上文所描述的，各种单元可以组合在单个硬件单元中或者通过包括如上文所描述的一个或多个处理器的互操作性硬件单元的集合结合适合的软件和固件提供。
虽然已经公开本发明的各种示例性实施例，但是对于本领域的技术人员而言将明显的是，在不脱离本发明的精神和范围的情况下，可以做出将实现本发明的优点中的一些优点的各种改变和修改。对于合理地本领域的技术人员而言将显而易见的是，可以适合地代替执行相同功能的其他组件。应当提到，即使在这尚未明确提到的那些情况中，参考特定附图所解释的特征也可以与其他附图的特征组合。而且，可以以要么使用适当的处理器指令的所有软件实施方式要么利用硬件逻辑和软件逻辑的组合实现相同结果混合实施方式实现本发明的方法。对发明概念的这样的修改旨在由随附的权利要求书覆盖。

Claims (20)

1.一种用于控制第一开关和第二开关的方法，其中每个开关是反向导电绝缘栅双极型晶体管RC-IGBT，并且其中这两个开关被布置为半桥电路，所述方法包括：
-控制绝缘栅双极型晶体管IGBT模式中的所述第一开关；
-控制所述第二开关，使得所述第二开关在二极管DIODE模式中时变为去饱和；
其中对所述第二开关的控制开始在所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态一样长，
其中所述第一开关和所述第二开关以脉冲宽度调制方式以高于负载电流的频率的开关频率被控制。
2.根据权利要求1所述的方法，还包括：
-控制所述第二开关，使得所述第二开关的去饱和阶段结束在所述第二开关上传输的电流变为0的时间与该电流到达反向恢复电流的最大值时的时间之间。
3.根据权利要求2所述的方法，其中所述去饱和阶段的结束通过感测所述第二开关或者所述第一开关中的电流来确定。
4.根据权利要求1所述的方法，其中控制所述第二开关的栅极的步骤还包括：
-利用至少一个电压控制所述第二开关的所述栅极，使得所述第二开关在所述DIODE模式中时变为去饱和。
5.根据权利要求4所述的方法，其中所述至少一个电压等于0V。
6.根据权利要求4所述的方法，其中所述至少一个电压包括针对第一时间段的第一电压和针对第二时间段的第二电压。
7.根据权利要求6所述的方法，其中所述第一电压高于所述第二电压。
8.根据权利要求4所述的方法，还包括：
-利用增强电压控制所述第二开关的所述栅极，所述增强电压允许所述第二开关在所述DIODE模式中时进入增强状态，
-其中，所述增强电压被施加在所述第二开关在所述DIODE模式中时变为去饱和的所述至少一个电压之前。
9.根据权利要求1所述的方法，其中所述第一开关和所述第二开关中的每一个是3级开关，所述3级开关被布置为由施加到所述3级开关的栅极的至少三个不同的输入电压或三个不同的输入电压范围控制。
10.根据权利要求1所述的方法，所述第一开关和所述第二开关被控制使得当在IGBT模式中时，一次仅所述第一开关和所述第二开关中的一个处在所述导电状态中。
11.根据权利要求1所述的方法，所述第一开关和所述第二开关每个由驱动器或由控制器控制，其中经由数字或者模拟接口生成施加到相应的栅极的电压。
12.根据权利要求1所述的方法，其中所述第一开关和所述第二开关每个是半导体器件，包括：
-势垒区，被夹在漂移区与载流子迁移区之间，所述势垒区和所述载流子迁移区形成pn结并且所述势垒区和所述漂移区形成同质结，其中，所述势垒区中的杂质浓度至少与所述漂移区中的杂质浓度的十倍一样高；以及
-控制结构，被配置为形成反型态中的所述漂移区和所述势垒区中的反型层以及形成非反型态中的所述漂移区和所述势垒区中的非反型层。
13.根据权利要求12所述的方法，其中所述半导体器件被配置为不通过所述载流子迁移区形成用于沿着所述漂移区与负载电极之间的所述控制结构的反型层中的少数载流子的路径。
14.根据权利要求12所述的方法，
-其中所述控制结构从包括所述载流子迁移区的半导体本体的第一表面延伸到所述半导体本体、至少向下到所述漂移区，以及
-其中所述载流子迁移区直接邻接所述控制结构处的所述第一表面。
15.根据权利要求12所述的方法，
-其中所述控制结构从包括所述载流子迁移区的半导体本体的第一表面延伸到所述半导体本体、至少向下到所述漂移区，以及
-其中所述控制结构包括控制电极和控制电介质，所述控制电介质夹在第一侧上的所述势垒区和所述漂移区与第二侧处的所述控制电极之间，所述第二侧与所述第一侧相对，并且所述第一表面与所述控制电极之间的顶部电介质在垂直于所述第一表面的方向上与所述载流子迁移区重叠。
16.根据权利要求12所述的方法，其中所述半导体器件的场效应晶体管单元包括本体区以及栅结构，所述本体区形成具有源区和所述漂移区的pn结，所述栅结构被配置为在导通状态期间在所述本体区中形成反型层以及在所述晶体管单元的所述导通状态之外在所述本体区中形成非反型层。
17.根据权利要求1所述的方法，其中，所述第一开关和所述第二开关每个是半导体器件，所述半导体器件包括：
-本体区，位于被形成在从第一表面延伸到半导体本体中的相邻控制结构之间的半导体台面中；
-漂移区，其与所述本体区形成第一pn结并且在所述半导体台面中包括第一漂移区区段，所述第一漂移区区段包括所述半导体台面的收缩区段，其中，平行于所述第一表面的所述收缩区段的最小水平宽度小于所述本体区的最大水平宽度；以及
-发射极层，处在所述漂移区与平行于所述第一表面的第二表面之间，所述发射极层包括所述漂移区的导电类型的至少一个第一区域。
18.一种用于操作第一开关和第二开关的设备，其中每个开关是反向导电绝缘栅双极型晶体管RC-IGBT，并且其中这两个开关被布置为半桥电路，所述设备包括处理单元，其被配置为：
-控制绝缘栅双极型晶体管IGBT模式中的所述第一开关；
-控制所述第二开关，使得所述第二开关在二极管DIODE模式中时变为去饱和；
-其中对所述第二开关的控制开始在所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态一样长，
其中所述第一开关和所述第二开关以脉冲宽度调制方式以高于负载电流的频率的开关频率被控制。
19.一种用于控制第一开关和第二开关的设备，其中每个开关是反向导电绝缘栅双极型晶体管RC-IGBT，并且其中这两个开关被布置为半桥电路，所述设备包括：
-用于控制绝缘栅双极型晶体管IGBT模式中的所述第一开关的装置；
-用于控制所述第二开关使得其在二极管DIODE模式中时变为去饱和的装置；
-其中对所述第二开关的控制开始在所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态之前并且至少持续得与所述第一开关将所述第一开关的IGBT模式从阻断状态改变到导电状态一样长，
其中所述第一开关和所述第二开关以脉冲宽度调制方式以高于负载电流的频率的开关频率被控制。
20.一种计算机可读的存储介质，在其上存储有指令，当所述指令在处理器上被执行时，使得所述处理器执行根据权利要求1所述的方法。
CN201610371689.8A 2015-05-29 2016-05-30 控制反向导电的igbt Active CN106206701B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/725,269 2015-05-29
US14/725,269 US9641168B2 (en) 2015-05-29 2015-05-29 Controlling reverse conducting IGBT

Publications (2)

Publication Number Publication Date
CN106206701A CN106206701A (zh) 2016-12-07
CN106206701B true CN106206701B (zh) 2019-08-30

Family

ID=57281480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610371689.8A Active CN106206701B (zh) 2015-05-29 2016-05-30 控制反向导电的igbt

Country Status (3)

Country Link
US (1) US9641168B2 (zh)
CN (1) CN106206701B (zh)
DE (1) DE102016109820B4 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276358B2 (en) * 2006-01-02 2019-04-30 Excellims Corporation Chemically modified ion mobility separation apparatus and method
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102016117264B4 (de) * 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102016219020B4 (de) * 2016-09-30 2019-11-07 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
DE102020121771A1 (de) * 2020-08-19 2022-02-24 Infineon Technologies Ag Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE102021113880A1 (de) 2021-05-28 2022-12-01 Infineon Technologies Austria Ag Rc-igbt enthaltende halbleitervorrichtung
CN113921595B (zh) * 2021-10-11 2023-11-17 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN116072721B (zh) * 2023-03-17 2023-06-30 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管及其载流子浓度控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103001620A (zh) * 2012-11-14 2013-03-27 武汉谋智科技信息技术有限公司 一种栅极改进型igbt驱动电路
CN103299521A (zh) * 2011-02-10 2013-09-11 西门子公司 用于控制半桥的两个电串联的反向导通的igbt的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4900944B2 (ja) * 2007-01-15 2012-03-21 富士電機株式会社 電力変換装置および電力変換用の半導体装置
JP5587622B2 (ja) * 2010-01-27 2014-09-10 ルネサスエレクトロニクス株式会社 逆導通型ｉｇｂｔ
US8729914B2 (en) 2010-11-10 2014-05-20 Infineon Technologies Ag Detection of the conduction state of an RC-IGBT
JP2014086600A (ja) * 2012-10-24 2014-05-12 Fuji Electric Co Ltd 半導体装置、半導体装置の製造方法および半導体装置の制御方法
US9337827B2 (en) 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
DE102014108451B3 (de) 2014-06-16 2015-08-27 Infineon Technologies Ag Schaltung und Verfahren zum Ansteuern eines Leistungshalbleiterschalters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103299521A (zh) * 2011-02-10 2013-09-11 西门子公司 用于控制半桥的两个电串联的反向导通的igbt的方法
CN103001620A (zh) * 2012-11-14 2013-03-27 武汉谋智科技信息技术有限公司 一种栅极改进型igbt驱动电路

Also Published As

Publication number Publication date
DE102016109820B4 (de) 2020-06-10
CN106206701A (zh) 2016-12-07
US9641168B2 (en) 2017-05-02
US20160352326A1 (en) 2016-12-01
DE102016109820A1 (de) 2016-12-01

Similar Documents

Publication Publication Date Title
CN106206701B (zh) 控制反向导电的igbt
CN104681604B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
US9035350B2 (en) Systems, circuits, devices, and methods with bidirectional bipolar transistors
CN109599432B (zh) 半导体器件
US9496364B2 (en) Field effect semiconductor component and methods for operating and producing it
CN103311300B (zh) 电荷补偿半导体器件
CN202930388U (zh) 电荷补偿半导体器件
CN111668216A (zh) 用于操作超结晶体管器件的方法
US9691892B2 (en) High voltage transistor operable with a high gate voltage
CN105702719A (zh) 具有改进稳定性的功率半导体器件及其生产方法
CN110767751B (zh) 功率半导体器件
JPH08279613A (ja) スイッチング回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant