CN109599432B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109599432B
CN109599432B CN201811228445.XA CN201811228445A CN109599432B CN 109599432 B CN109599432 B CN 109599432B CN 201811228445 A CN201811228445 A CN 201811228445A CN 109599432 B CN109599432 B CN 109599432B
Authority
CN
China
Prior art keywords
semiconductor
region
semiconductor device
junction
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811228445.XA
Other languages
English (en)
Other versions
CN109599432A (zh
Inventor
R.巴布尔斯克
T.巴斯勒
P.C.布兰特
M.科托罗格亚
J.G.拉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109599432A publication Critical patent/CN109599432A/zh
Application granted granted Critical
Publication of CN109599432B publication Critical patent/CN109599432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件。提出一种半导体器件。半导体器件包括：半导体区域，半导体区域呈现第一导电类型的电荷载流子；晶体管单元，被包含在半导体区域中；半导体沟道区域，被包含在晶体管单元中，半导体沟道区域呈现与第一导电类型互补的第二导电类型的第一掺杂浓度的电荷载流子，其中半导体沟道区域和半导体区域之间的过渡区形成第一pn结。半导体器件进一步包括被包含在半导体区域中并且不同于半导体沟道区域的半导体辅助区域，半导体辅助区域呈现第二导电类型的第二掺杂浓度的电荷载流子，第二掺杂浓度与第一掺杂浓度相比更高至少30%，其中半导体辅助区域和半导体区域之间的过渡区形成第二pn结。

Description

半导体器件
本申请是申请号为2015109477557、发明创造名称为“具有过载电流承载能力的半导体器件”的专利申请的分案申请。
技术领域
本说明书涉及半导体器件的实施例、包括半导体器件和栅极驱动器的电路布置的实施例以及进一步涉及操作半导体器件的方法的实施例。特别地，本说明书涉及反向导通绝缘栅双极晶体管（在下文中也被称为“RC-IGBT”）的实施例，并且涉及允许传导过载电流（诸如，反向方向上的过载电流）的金属氧化物半导体控制二极管（在下文中也被称为“MOS控制二极管”或“MCD”）的实施例。
背景技术
汽车，消费和工业应用中的现代设备的许多功能（诸如，转换电能和驱动电动马达或电机）依赖半导体器件。例如绝缘栅双极晶体管（IGBT）和二极管已经用于各种应用，包含但不限于电源和电源转换器中的开关。
所述应用的具体示例是所谓的高压直流（HVDC）输电。这种能量传输可以用于在几公里甚至几百公里的大距离内输送大量的电功率。简而言之，交流电(AC)或相应地是交流电压由AC发电机诸如风力涡轮机生成。在转换成高压电平之后，通过换流站将AC电压/AC电流整流成直流（DC）或相应地转换成DC电压。DC电压/电流被馈送到HVDC输电线中。在HVDC输电线的接收端处，可以安装进一步换流站用于将所接收的DC能量转换成AC能量以便进一步配电。
一种方案是在这样的换流站中使用反向导通IGBT（RC-IGBT）。
发明内容
根据实施例，提供半导体器件。半导体器件包括半导体区域，其中半导体区域呈现第一导电类型的电荷载流子。半导体器件进一步包括被包含在半导体区域中的晶体管单元和被包含在晶体管单元中的半导体沟道区域。半导体沟道区呈现与第一导电类型互补的第二导电类型的第一掺杂浓度的电荷载流子。半导体沟道区域和半导体区域之间的过渡区形成第一pn结。半导体区域进一步包含半导体辅助区域，其不同于半导体沟道区域并且呈现第二导电类型的第二掺杂浓度的电荷载流子。第二掺杂浓度是第一掺杂浓度的至少130％。半导体辅助区域和半导体区域之间的过渡区形成第二pn结，第二pn结在半导体区域中被定位成与第一pn结相比一样深或更深。与半导体器件的任何其他半导体区域相比，半导体辅助区域进一步被定位成最接近半导体沟道区域，该半导体器件的任何其他半导体区域包括第二导电类型的电荷载流子，并且与半导体区域形成进一步的pn结。半导体器件进一步被包含在半导体区域中的二极管单元，该二极管单元包含半导体阳极区域，其中半导体阳极区域呈现第二导电类型的第三掺杂浓度的电荷载流子，并且其中第二掺杂浓度高于第三掺杂浓度。
根据进一步实施例，提供进一步半导体器件。进一步半导体器件可操作在正向电流模式和反向电流模式中的至少一个中，并且配置用于在正向电流模式期间传导正向方向上的负载电流，以及在反向电流模式期间传导反向方向上的负载电流。半导体器件包括半导体区域和可控电荷载流子注入器。可控电荷载流子注入器配置用于将电荷载流子注入半导体区域中，并且响应于控制信号。可控电荷载流子注入器进一步配置用于将进一步半导体器件设置为，当处于反向电流模式时依赖于控制信号进入标称状态或进入过载状态。在标称状态下，可控电荷载流子注入器配置用于诱发半导体区域内的第一电荷载流子密度，以便允许半导体区域传导反向方向上的标称负载电流。在过载状态下，可控电荷载流子注入器配置用于诱发半导体区域内的第二电荷载流子密度，以便允许半导体区域传导反向方向上的过载电流。第二电荷载流子密度高于第一电荷载流子密度。
根据另一实施例，提供电路布置。电路布置包括半导体器件和操作地耦合到半导体器件的栅极驱动器。半导体器件可操作在正向电流模式和反向电流模式中的至少一个中，并且包括半导体区域和可控电荷载流子注入器，其中所述可控电荷载流子注入器配置用于将电荷载流子注入到半导体区域中。半导体器件进一步包括栅极电极，其中栅极电极电耦合到可控电荷载流子注入器，并且配置用于接收栅极信号。栅极驱动器包含过载电流检测器，其配置用于检测由半导体区域11传导的反向方向上的负载电流是否超过阈值。栅极驱动器还包括用于生成所述栅极信号的栅极信号发生器。栅极信号发生器操作地耦合到过载电流检测器。进一步，栅极信号发生器配置为，如果过载电流检测器指示反向方向上的当前负载电流不超过阈值，则通过将标称电压范围内的电压提供给栅极信号使得栅极电极引起电荷载流子注入器诱发半导体区域内的第一电荷载流子密度而在标称状态下操作半导体器件，以便允许半导体区域传导反向方向上的标称负载电流。如果过载电流检测器指示反向方向上的负载电流超过阈值，则栅极信号发生器配置用于通过将过载电压范围内的电压提供给栅极信号使得栅极电极引起电荷载流子注入器诱发半导体区域内的第二电荷载流子密度而在过载状态下操作半导体器件，以便允许半导体区域传导反向方向上的过载电流，其中第二电荷载流子密度高于第一电荷载流子密度。
根据又一实施例，提出操作半导体器件的方法。半导体器件可操作在正向电流模式和反向电流模式中的至少一个中，并且包括半导体区域、可控电荷载流子注入器、其配置用于注入电荷载流子到半导体区域中。半导体器件进一步包括栅极电极，该栅极电极电耦合到可控电荷载流子注入器，并且配置用于接收栅极信号。方法包括以下步骤：检测在反向电流模式下由半导体区域传导的反向方向上的负载电流是否超过阈值；如果反向方向上的当前负载电流不超过阈值，则通过将标称电压范围内的电压提供给栅极信号使得栅极电极引起电荷载流子注入器诱发半导体区域内的第一电荷载流子密度而在标称状态下操作半导体器件，以便允许半导体区域传导反向方向上的标称负载电流；如果反向方向上的当前负载电流超过阈值，则通过将过载电压范围内的电压提供给栅极信号使得栅极电极引起电荷载流子注入器诱发半导体区域内的第二电荷载流子密度而在过载状态下操作半导体器件，以便允许半导体区域传导反向方向上的过载电流，其中第二电荷载流子密度高于第一电荷载流子密度。
本领域技术人员在阅读下面的详细描述并查看附图时，将认识到附加的特征和优势。
附图说明
附图中的部件不必成比例，而是重点放在说明本发明的原理。此外，在附图中，同样的参考数字指定对应的部件。在附图中：
图1示意性图示根据一个或多个实施例的半导体器件的垂直横截面的区段；
图2示意性图示根据一个或多个实施例的半导体器件的垂直横截面的区段；
图3示意性图示根据一个或多个实施例的半导体器件的垂直横截面的区段；
图4以透视图示意性图示根据一个或多个实施例的半导体器件的垂直横截面的区段；
图5以透视图示意性图示根据一个或多个实施例的半导体器件的垂直横截面的区段；
图6示意性图示根据一个或多个实施例的电路布置的电路图；
图7示意性图示根据一个或多个实施例的操作半导体器件的方法的流程图；
图8示意性和示范性图示指示依赖于栅极信号电压的被包含在处于反向电流模式的半导体器件的电荷量；
图9A-D示意性和示范性图示根据一个或多个实施例的操作电路布置的方法;
图10示意性和示范性图示根据一个或多个实施例的电路布置的电路图；
图11示意性图示电源转换器的区段的电路图。
具体实施方式
在下面的详细描述中，参考附图，附图形成该描述的部分并且在附图中通过图示的方式示出其中可以实践本发明的具体实施例。
在这点上，可以参考正被描述的附图的定向来使用方向术语，诸如“顶”、“底”、“下”、“前”、“后”、“背”、“首”、“尾”等。因为可以以多个不同的定向将实施例的部件定位，所以方向术语为了图示的目的而使用，并绝非加以限制。要理解的是，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以做出结构或逻辑的改变。因此，下面的详细描述不是以限制的意义做出，并且本公开的范围由所附权利要求来限定。
现在将详细参考各种实施例，各种实施例的一个或多个示例被图示在附图中。每个示例都是通过解释的方式提供的，并且不意味着作为本发明的限制。例如，图示或描述为一个实施例的部分的特征可以用在其他实施例上或与其他实施例结合使用，以产生又进一步实施例。旨在本发明包含这样的修改和变型。使用具有语言来描述实施例，这不应被解释为限制所附权利要求的范围。附图不是成比例的，并且仅用于说明目的。为了清楚起见，相同的元件或制造步骤已经通过在不同附图中的相同标记来指定，如果没有另外声明。
如在本说明书中使用的术语“水平的”旨在描述基本上平行于半导体衬底或半导体区域的水平表面的定向。这可以是例如晶片或管芯的表面。
如在本说明书中使用的术语“垂直的”旨在描述基本上布置为垂直于水平表面，即平行于半导体衬底或半导体区域的表面的法线方向的定向。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替代地，相反的掺杂关系可以被采用，使得第一导电类型可以是p掺杂的，并且第二导电类型可以是n掺杂的。
在本说明书的上下文中，术语“处于欧姆接触”、“处于电接触”、“处于欧姆连接”和“电连接”旨在描述半导体器件的两个区域、区段、部分或部件之间或者一个或多个器件的不同端子之间或者半导体器件的端子或金属化部或电极和部分或部件之间存在低欧姆电连接或低欧姆电流路径。进一步，在本说明书的上下文中，术语“处于接触”旨在描述在相应半导体器件的两个元件之间存在直接物理连接；例如，处于彼此接触的两个元件之间的过渡区可以不包含进一步中间元件等。
在本说明书中描述的具体实施例涉及而不限于单片集成RC-IGBT或单片集成MCD，例如，单片集成功率RC-IGBT或单片集成功率MCD，其可以被使用在电气电源转换器例如用于HVDC应用的电气电源转换器内。例如，在单片集成RC-IGBT中，晶体管区段和二极管区段两者可以被实施在共同芯片上。然而，应当理解的是，根据本说明书中描述的一个或多个实施例，RC-IGBT的晶体管区段和二极管区段可以被布置在彼此分离的芯片上。分离的二极管区段可以被视为MCD。
如本说明书内使用的，术语“正向电流”可以是在一个方向上流过半导体器件（例如，从半导体器件的背面流到半导体器件的正面）的电流。这样的正向电流可以例如借助于半导体器件的晶体管单元来承载。进一步，如本说明书内使用的，术语“反向电流”可以是在另一方向上流过半导体器件（例如，从半导体器件的正面流到半导体器件的背面）的电流。例如，这样的反向电流可以通过二极管单元和/或通过半导体器件的辅助单元来承载，如将在下面更详细地解释的那样。在某些实施例中，半导体器件可以配置用于承载正向电流和反向电流两者。换言之，例如，如果半导体器件是RC-IGBT，则可以在正向电流模式和反向电流模式两者下操作半导体器件。在其他实施例中，例如，如果半导体器件是MCD，半导体器件可以仅配置用于承载单一方向（诸如，相反方向）上的负载电流并且不承载正向电流。换言之，如在本说明书内使用的术语“反向电流”或相应地是“反向电流模式”可以指代对于MCD是典型的负载电流方向，例如，在技术电流方向方面从MCD的阳极区段流到MCD的阴极区域的负载电流。因此，应当理解的是，在本说明书内，术语“反向电流”通常指代由MCD或相应地由RC-IGBT的二极管区段承载的负载电流。因此，当目前仅对MCD而言时，术语“反向电流”用于描述在从阳极区段到阴极区域的方向上流动的负载电流，即使这样的负载电流方向会通常不被描述为反向电流，而被描述为MCD的正向电流。
如在本说明书中使用的术语“功率半导体器件”旨在描述单一芯片上的具有高电压阻断和/或高电流承载能力的半导体器件。换言之，所述功率半导体器件旨在用于通常处于安培范围（例如，高达几百安培）的高电流和/或通常高于1000 V、更通常为6000 V及以上的高电压。
例如，功率半导体器件可以用于所谓的高压直流（HVDC）输电应用。这种能量传输可以在几公里甚至几百公里的大距离内用于输送大量的电功率。简而言之，交流电(AC)或相应地是交流电压通过诸如风力涡轮机的AC发电机来生成。在转换成高压电平之后，通过换流站将AC电压/AC电流整流成直流（DC）或相应地整流成DC电压。DC电压/电流被馈送到HVDC输电线中。在HVDC输电线的接收端处，可以安装进一步换流站用于将接收的DC能量转换成AC能量用于进一步配电。
一种方案是使用这样的换流站中的RC-IGBT。例如，图11示意性图示电源转换器5的区段的电路图，其将在以下被简要讨论：功率转换器5呈现所谓的模块化多电平转换器（MMC）拓扑。MMC拓扑一般适合于HVDC输电中的应用。电源转换器5包括转换器支路，其包含第一RC-IGBT 51和第二RC-IGBT 52。转换器支路被耦合到AC端子55-1和55-2，用于接收和/或输出AC电压。在另一侧上，转换器支路被耦合到DC端子，例如耦合到电容器53，该电容器53可以用于缓冲由第一RC-IGBT 51和第二RC-IGBT 52整流的DC电压或相应地用于缓冲要由第一RC-IGBT 51和第二RC-IGBT 52倒置的DC电压。
第一RC-IGBT 51包括第一晶体管511和第一二极管512，其中，这两个部件可以被实施在共同的芯片上。相应地，第二RC-IGBT 52包括第二晶体管521和第二二极管522，其中，这两个部件也可以被实施在共同的芯片上。也被称为“续流二极管”（FWD）的第一二极管511和第二二极管522配置用于传导在与由晶体管511和521传导的负载电流的方向相反的是正向方向的方向上的负载电流。负载电流的方向变化也被称为“换向”，例如，负载电流可以从第二晶体管521换向到第二二极管522或相应地从第二二极管522换向到第二晶体管521。
可能存在其中过载电流可能需要暂时由所述转换器支路（诸如由第二RC-IGBT52）传导的情况。这样的情况可能例如由于在转换器的DC端子之间的短路（也被称为“DC极到极故障”）而出现。在其他情况下，过载电流可以由AC侧引起。然而，这样的过载电流（其可能是标称负载电流的倍数）通常超过续流二极管的电流承载能力，例如续流二极管522的电流承载能力。
例如，过载电流（例如，反向过载电流）可以是标称负载电流的至少十倍或甚至更高，诸如是标称负载电流的二十倍。因此，RC-IGBT内的负载电流密度可以在过载情况下增加到对应的倍数，诸如增加到10倍、20倍等。
例如对第二RC-IGBT 52而言，晶闸管54可以并联连接到第二二极管522以便提高电流承载能力。换言之，晶闸管54构成RC-IGBT 52外部的进一步电流路径。如果检测到在反向方向上的负载电流（即，由第二二极管522传导的负载电流）超过一定值时，所述晶闸管54能够被接通，使得过载电流的显著部分由晶闸管54传导。
因此，电源转换器5可以承受过载电流。然而，构成需要加以控制的进一步功率半导体器件的这样的附加晶闸管54可以提高电源转换器5的复杂性。例如，可以期望提供下述装置：该装置允许实现不太复杂的电源转换器，例如，允许实现适用于至少暂时承受过载电流的不太复杂的电源转换器。
图1示意性图示根据一个或多个实施例的半导体器件1的垂直横截面的区段。半导体器件1包括呈现第一导电类型的电荷载流子的半导体区域11。例如，半导体区域11主要是弱n掺杂区域（n-区域）。例如，半导体区域11可以包括半导体器件1的漂移区域。
半导体器件1包括晶体管单元1-1，其中半导体沟道区域111被包含在所述晶体管单元1-1中。
半导体沟道区域111呈现第二导电类型的第一掺杂浓度的电荷载流子，该第二导电类型与第一导电类型互补。例如，半导体沟道区域111主要是正常p掺杂半导体区域（p区域）。在实施例中，半导体沟道区域111可以包括或相应地是半导体器件1的所谓的主体区域。例如，半导体沟道区域111可以配置用于依赖于供应给半导体沟道区域111的电控制电势而产生半导体区域11内的反型层。
因此，半导体沟道区域111和半导体区域11之间的过渡区形成第一pn结11-1。如图1指示的，第一pn结11-1可以延伸到半导体区域11中离半导体区域11的表面11-5的一定距离。
此外，在半导体区域11中包含半导体辅助区域112。半导体辅助区域112被定位成非常靠近半导体沟道区域111。半导体辅助区域112与半导体沟道区域111不同，并且呈现第二导电类型的第二掺杂浓度的电荷载流子，该第二掺杂浓度高于第一掺杂浓度。例如，半导体辅助区域112主要是高掺杂的p区域（p+区域）。
因此，半导体辅助区域112和半导体区域11之间的过渡区形成第二pn结11-2。第二pn结11-2被定位成与第一pn结11-1相比一样深或更深在半导体区域11中。例如，与第一pn结11-1和表面11-5之间的距离相比，表面11-5和第二pn结11-2之间的距离更大。
例如，第二pn结11-2被定位成在大约nm诸如50 nm、100 nm或500 nm或在50 nm到1μm之间的范围内的其他值的深度处，该深度与第一pn结11-1的深度相比更深。
进一步，与包括第二导电类型的电荷载流子并且与半导体区域11形成进一步的pn结的半导体器件1的任何其他半导体区域相比，半导体辅助区域112被定位成最接近半导体沟道区域111。这样的进一步半导体区域不被指示在图1内；例如，这样的进一步半导体区域包括p+集电极层。例如，半导体辅助区域112可以是p+区域，该p+区域被定位成与半导体器件1的任何其他p区域相比最接近半导体沟道区域111，而不论进一步p区域是高掺杂p区域、还是弱掺杂p区域、还是正常掺杂p区域。
例如，第二掺杂浓度是第一掺杂浓度的至少两倍，诸如是第一掺杂浓度的十倍或者甚至高于十倍。第二掺杂浓度可以比第一浓度高至少一个量级（1E3）。
例如，半导体器件1是RC-IGBT。根据另一示例，半导体器件1是MCD。
在实施例中，例如，如果半导体器件1是RC-IGBT，则半导体器件1可操作在正向电流模式和反向电流模式两者下。在另一实施例中，例如，如果半导体器件1是MCD，则半导体器件1仅在反向电流模式下可操作。
在正向电流模式下，可以由半导体区域11在正向方向上传导负载电流（在图1中以参考数字FC指示）。例如，半导体沟道区域111配置用于在正向方向上传导标称负载电流的至少部分。在反向电流模式下，负载电流由半导体区域11在相反方向上传导。
例如，半导体器件1（例如，RC-IGBT）被设计成在几百Hz的操作频率下操作。在对应于这样的操作频率的速率下，标称负载电流可以在半导体器件1的二极管单元（未示出在图1）（其是反向方向）和另一半导体器件的晶体管单元（未示出在图1）（其是正向方向）之间进行换向。为此，半导体区域11内的电荷载流子密度优选地被保持在一定水平下，以便允许所述二极管单元在标称条件期间的换向鲁棒性。
如初步提到的，半导体器件1可以适用于被采用在电源转换器的区段内。这样的区段可以需要承受过载电流，该过载电流可以是针对其标称设计半导体器件1的标称负载电流的倍数。例如，过载电流可以是标称负载电流的十倍或甚至更高，诸如是标称负载电流的20倍。为此，半导体辅助区域112可以用在过载情况下用于临时增加半导体区域11内的电荷载流子密度，以便允许半导体区域11传导反向方向上的过载电流。在图1中，用参考数字ROLC指示反向方向上的这样的过载电流。半导体辅助区域112可以配置用于传导反向方向上的这样的过载电流的至少部分，优选是至少显著部分。换言之，反向过载电流可以穿过所述第二pn结11-2。进一步，半导体辅助区域112可以借助于低欧姆电流路径电连接到半导体器件1的负载端子，诸如阳极端子或发射极端子（未示出在图1中），以便允许接收、承载和输出反向过载电流的至少部分。因此，根据实施例，半导体辅助区域112不仅可以配置用于用作附加电荷载流子源，而且用作半导体器件1的反向过载电流承载元件。
例如，当传导正向负载电流时，正向负载电流可以遵循半导体器件1内的第一负载电流路径，其中这样的第一负载电流路径例如在基本上垂直于所述第一pn结11-1的结区的方向上穿过第一pn结11-1。当传导反向过载电流时，反向过载电流可以遵循第二负载电流路径，第二负载电流路径例如在基本上垂直于所述第二pn结11-2的结区方向上穿过第二pn结11-2。进一步，第一负载电流路径可以穿过半导体沟道区域111和/或第二负载电流路径可以穿过半导体辅助区域112。
在实施例中，半导体器件1可以呈现围绕半导体器件1的有源区域的边缘终止结构，其中边缘终止结构和有源区域两者可以是半导体区域11的部分。半导体器件1可以配置用于在标称操作期间主要借助于有源区域承载负载电流，并且半导体器件1也可以配置用于在所述过载状态期间借助于有源区域和边缘终止结构两者承载负载电流。进一步，在过载状态期间，负载电流密度可以基本上均匀地分布在所述边缘终止结构和有源区域之间，至少与标称操作相比更均匀地分布。
例如，反向过载电流（ROLC）可以通过应用例如栅极驱动器来检测，这将在下面更详细地解释。在ROLC情况下，半导体器件1的二极管单元（未示出在图1中）必须例如不一定对电压进行阻断；通常，在ROLC情况期间不存在所谓的反向恢复过程。相反，电流过零可以被AC电网定义。因此，换向鲁棒性可能不再是ROLC情况期间的要求。
因此，仅涉及ROLC情况，半导体器件1必须不一定呈现换向鲁棒性。因此，提供可以在满足规则换向鲁棒性的标称状态和满足针对显著降低的ROLC传导损耗的换向鲁棒性（即，更高ROLC鲁棒性）的过载状态之间切换的所述半导体器件1，可能是有利的。
关于图1中图示的半导体器件1的过载电流承载能力的前述示范性功能方面应当参考剩余附图更详细地解释。然而，在介绍关于所述功能方面的更多细节之前，也适用于实现所述功能方面的半导体器件的结构的进一步示例应当关于图2到图5来解释。
图2示意性解释根据一个或多个进一步实施例的半导体器件1（例如，RC-IGBT）的垂直横截面的区段。半导体器件1包括晶体管单元1-1，该晶体管单元1-1与图1中图示的晶体管1-1相比呈现类似布置。进一步，半导体器件1包括邻近的二极管单元1-2。
二极管单元1-2可以配置用于例如借助于半导体阳极区域113传导反向方向上的标称负载电流RC。半导体阳极区域113呈现第二导电类型的第三掺杂浓度的电荷载流子。例如，第三掺杂浓度低于半导体辅助区域112的电荷载流子的第二掺杂浓度。半导体阳极区域112可能主要是正常p掺杂区域（p区域）。因此，半导体阳极区域113和半导体区域11之间的过渡区形成第三pn结11-3。
例如，二极管单元1-2配置为不承载正向方向上的负载电流。二极管单元1-2可以配置用于确保没有反型层形成在半导体区域11和半导体源极区域114和/或栅极电极121之间的路径（诸如，欧姆路径或单极路径）内。
辅助半导体区域112和半导体区域11之间的第二pn结11-2被定位成与第三pn结11-3相比一样深或更深。例如，第三pn结11-3和表面11-5之间的距离小于第二pn结11-2和表面11-5之间的距离。例如，第二pn结11-2被定位在大约nm诸如50 nm、100 nm或500 nm或在50 nm到1 μm之间的范围内的其他值的深度处，该深度与第三pn结11-3的深度相比更深。
半导体器件1可以包括多个第一沟槽13，其中这些第一沟槽13中的至少两个可以被包含在二极管单元11-2中。每个第一沟槽垂直地延伸到半导体区域11中，并且包括可以是源极电极或栅极电极的第一电极131以及第一电介质132，其中每个第一电介质132将相应的第一沟槽13的第一电极131与半导体主体11绝缘。如图2中指示的，半导体阳极区域113可以被定位成在两个第一沟槽13之间，并且可以与所述两个第一沟槽13的第一电介质132接触。
半导体器件1可以进一步包括多个第二沟槽12，其中这些第二沟槽12中的至少两个可以被包含在晶体管单元1-1中。每个第二沟槽12垂直地延伸到半导体区域11中，并且可以包括栅极电极121和第二电介质122。每个第二电介质122将相应的第二沟槽12的栅极电极121与半导体区域11绝缘。
晶体管单元1-1可以进一步包含与半导体沟道区域111接触的半导体源极区域114。例如，半导体源极区域114包括第一导电类型的电荷载流子，其中半导体源极区域114的电荷载流子密度与半导体区域11的电荷载流子密度相比可能更高。例如，半导体源极区域114是n+区域，并且半导体区域11主要是n-区域。如图2中图示的，半导体辅助区域112可以与相邻的半导体沟道区域111接触，并且被定位成在所述两个第二沟槽12之间。
在实施例中，半导体器件1配置用于，如果半导体器件1的集电极端子或相应地是阴极端子（未示出）和半导体器件1的发射极端子或相应地是阳极端子（未示出）之间的电压大于0 V（VCE > 0 V），则传导正向方向上的负载电流（FC）。换言之，半导体器件1可以配置用于，如果所述电压大于0 V，则阻断反向负载电流。
进一步，半导体器件1可以配置用于，如果半导体器件1的集电极端子或相应地是阴极端子（未示出）和半导体器件1的发射极端子或相应地是阳极端子（未示出）之间的电压小于0 V（VCE < 0 V），则传导反向方向上的负载电流（RC）。
所述发射极端子（未示出）可以电连接到所述半导体源极区域114，并且所述阳极端子（未示出）可以电连接到所述半导体阳极区域113。所述集电极端子（未示出）可以电连接到半导体集电极区域（未示出），其能够与半导体区域11接触并被定位成在所述半导体区域11之下，并且所述阴极端子（未示出）可以电连接到半导体阴极区域，其可以包含半导体区域11的至少部分。
图3图示根据一个或多个进一步的实施例的半导体器件1的垂直横截面的区段。因此，半导体器件1可以包括多个晶体管单元1-1，并且半导体辅助区域112可以被定位成在所述晶体管单元1-1外部。例如，每个半导体辅助区域112借助于所述第二沟槽12中的至少一个与每个半导体沟道区域111分离。换言之，第二沟槽12可以被定位成在相应的半导体辅助区域112和相应的半导体沟道区域111之间。相应的半导体辅助区域112可以即与所述第一沟槽13中的一个的第一电介质132接触，又与将半导体辅助区域112与半导体沟道区域111分离的第二沟槽12的第二电介质122接触。
半导体辅助区域112、相邻的第一沟槽13和相邻的第二沟槽12的组合可以构成辅助单元1-3。如图3中指示的，半导体器件1可以包括多个这样的辅助单元1-3和多个晶体管单元1-1以及多个二极管单元1-2。例如，每个晶体管单元1-1邻近两个相邻的辅助单元1-3。而且，每个二极管单元1-2可以邻近两个辅助单元1-3，如图3中指示的那样。
关于图3，应当理解的是，根据一个或多个实施例，晶体管单元1-1、二极管单元1-2和辅助单元1-3可以被实施在共同的芯片上，例如用于形成单片集成RC-IGBT。替代地，二极管单元1-2和辅助单元1-3可以被实施在分离的芯片上，例如用于形成MCD。
根据实施例，例如，如果图3的半导体器件1是RC-IGBT，则相应的二极管单元1-2以与辅助单元1-3相比离相应的晶体管单元1-1更大距离来定位。换言之，相应的辅助单元1-3和相应的晶体管单元1-1之间的距离与相应的二极管单元1-2和所述晶体管单元1-1之间的距离相比可以更低。或者，最接近相应的晶体管单元1-1的单元可以是另一晶体管单元1-1或辅助单元1-3，但是根据示例不是二极管单元1-2。以与辅助单元1-3和晶体管单元1-1之间的距离相比到晶体管单元1-1的更大距离布置二极管单元1-2可以支持在半导体器件1的标称操作（无过载电流）期间注入电荷载流子到半导体区域11中。
在实施例中，关于可用的半导体区域11的总面积，辅助单元1-3的密度可以在半导体器件1的整个芯片内基本上恒定。例如，被包含在所述有源区域中的辅助单元1-3的密度可以基本上等于被包含在围绕有源区域的所述边缘终止结构中的辅助单元1-3的密度。进一步，仍关于可用的半导体区域11的总面积，被包含边缘终止结构中的晶体管单元1-1的密度和二极管单元1-2的密度与相应地被包含在有源区域中的晶体管单元1-1的密度和二极管单元1-2的密度相比可以各自更低。
在另一实施例中，关于可用的半导体区域11的总面积，与布置在半导体器件1的所述有源区域内的辅助单元1-3的数目相比，可以存在布置在半导体器件1的所述边缘终止结构内的更多辅助单元1-3。换言之，边缘终止结构内的辅助单元1-3的密度与有源区域内的辅助单元1-3的密度相比可以更高。
如以上详细阐述的，半导体器件1可以配置用于在标称操作期间主要借助于有源区域承载负载电流，并且半导体器件1可以进一步配置用于在所述过载状态期间借助于有源区域和边缘终止结构两者承载负载电流。为此，晶体管单元1-1和二极管单元1-2可以主要布置在半导体器件1的有源区域内，并且辅助单元1-3可以主要布置在半导体器件1的边缘终止结构内。因此，在半导体器件1的有源区域内，晶体管单元1-1和二极管单元1-2的密度可以是相当高的，以便允许在标称操作期间主要借助于有源区域在正向方向和反向方向上承载负载电流。进一步，在半导体器件1的边缘终止结构内，辅助单元1-3的密度可以是相当高的，以便允许在反向电流模式的过载状态期间既借助于有源区域又借助于边缘终止结构承载反向方向上的过载电流。
根据上述情况，（一个或多个）半导体辅助区域112和（一个或多个）半导体阳极区域113的体积之间的比率可以在从有源区域的中心到半导体器件1的边缘终止结构的方向上增加。此外，（一个或多个）半导体辅助区域112和（一个或多个）半导体沟道区域111的体积之间的比率可以在从有源区域的中心到半导体器件1的边缘终止结构的方向上增加。
根据进一步的实施例，在图4中以透视图图示该实施例的垂直横截面的区段，半导体器件1可以呈现条单元配置。在该实施例中，没有提供单独的辅助单元1-2；相反，半导体辅助区域112被各自包含在相应的晶体管单元1-1中。半导体辅助区域112与相邻的半导体沟道区域111相比各自延伸得更深到半导体区域11中。因此，与第一pn结11-1相比，由半导体辅助区域112和半导体区域11之间的过渡区形成的第二pn结11-2被定位成在离表面11-5更大的距离处。
根据又进一步的实施例，在图5中以透视图示意性图示该实施例的垂直横截面的区段，半导体辅助区域112可以在水平方向上在半导体器件的二极管单元1-2和晶体管单元1-1两者的区域中延伸。在该实施例中，与半导体沟道区域111相比，半导体辅助区域112在半导体区域11中被定位成基本上更深，例如使得一侧上的半导体辅助区域112和另一侧上的半导体沟道区域111通过半导体区域11的部分彼此分离。在实施例中，半导体辅助区域112和半导体沟道区域111可以形成pnp-FET（pnp场效应晶体管）。
仍参考图5，半导体辅助区域112可以与相应的相邻第二沟槽12接触。进一步，半导体辅助区域112可以与相应的相邻第一沟槽13接触。例如，与第一沟槽13相比，半导体辅助区域112近似一样深地延伸到半导体区域11中，并且第二沟槽12不与半导体沟道区域111接触。应当注意的是，在图5中图示的结构可以与图4或图3中图示的结构组合。
同样关于图5，应当理解的是，根据一个或多个实施例，晶体管单元1-1和二极管单元1-2和辅助半导体区域112可以实施在共同的芯片上，例如用于形成单片集成RC-IGBT。替代地，二极管单元1-2和辅助半导体区域112可以实施在分离的芯片上，例如用于形成MCD。
在下文中，图1到图5中图示的半导体器件1的功能方面应当更详细地来解释。为此，将另外参考示意性图示电路布置3的电路图的图6，参考示意性图示操作半导体器件的方法的流程图的图7，以及参考图8，图8示意性和示范性图示指示依赖于栅极信号的电压V的被包含在处于反向电流模式下的半导体器件1中的电荷量Q的图。
例如，在要操作的半导体器件是RC-IGBT的情况下，所述电压V可以是电连接到所述栅极电极121的栅极端子的电势和电连接到所述半导体源极区域114的发射极端子的电势之间的差。这样的电压V可以是在RC-IGBT的上下文中通常被称为“VGE”的电压。在要操作的半导体器件是MCD的情况下，所述电压V可以是电连接到所述栅极电极121的栅极端子的电势和阳极端子的电势之间的差，该阳极端子可以电连接到所述半导体阳极区域113和所述半导体辅助区域112。
简而言之，图6中图示的电路布置3包括半导体器件1，例如RC-IGBT或MCD，其可以呈现与图1至图5中的一个或多个图示的结构类似或同样的结构。进一步，电路布置3包括栅极驱动器2，其操作地耦合到半导体器件1并且包括用于生成栅极信号2-1的栅极信号发生器21和用于接收测量信号2-2的过载电流检测器22，该测量信号2-2指示由半导体器件1传导的反向方向上的当前负载电流。例如为了实施图7中所图示的方法4，可以使用栅极驱动器2，这将在下面更详细地解释。
下面的解释主要针对其中图6中图示的半导体器件1被实施为RC-IGBT的实施例。然而，应当理解的是，如果仅在反向电流模式下操作半导体器件1，则相同的操作原理可以类似地应用于形式为MCD的半导体器件1。为此，图6的半导体器件1必须不一定包括晶体管区段1-A，但根据一个或多个实施例可以包括本质上只是栅控二极管区段1-B，其可以例如由一个或多个所述二极管单元1-2和一个或多个所述辅助单元1-3形成。
为了操作半导体器件1，栅极信号2-1可以例如借助于所述栅极信号发生器21被提供给栅极电极121。例如，如果在反向电流模式的标称状态（无过载电流）下操作半导体器件1，则将主要在图8中指示的标称电压范围R1内的电压V提供给栅极信号2-1，其中该标称电压范围R1包含等于或大于临界电压Vcrit的值。所述标称电压范围R1可以包含阈值电压Vth。例如，高于阈值电压Vth的电压V可以创建半导体区域11中的反型沟道。虽然图8指示所述临界电压Vcrit可以小于0 V，并且所述阈值电压Vth可以大于0 V，但是应该注意的是，所述电压值可以借助于不同的半导体结构来修改。而且，应当注意，Vth在某些配置中可以几乎等于Vcrit。
例如，如果半导体器件1是RC-IGBT，在标称条件下，栅极信号发生器21可以在操作频率下（例如，在几百Hz的操作频率下）将至少两个交替的值提供给栅极信号2-1，该值在标称电压范围R1内。半导体器件1在所述操作频率下接通和关断。反向半导体器件1（如图1到图6中示范性图示）当被接通时可以例如借助于所述晶体管单元1-1，诸如借助于所述半导体沟道区域111和所述半导体源极区域114，传导正向负载电流FC。
例如，半导体器件1当被耦合到外部负载电路诸如AC电网时可能需要传导反向负载电流RC，其可能例如借助于所述二极管单元1-2诸如借助于所述半导体阳极区域113出现。
进一步，在正向电流模式下，栅极电极121可以配置用于基于接收的栅极信号2-1关断半导体器件1，以便阻断在正向方向上的负载电流（FC）的流动。
在处于所述操作频率的这样的标称操作期间，可能需要半导体器件1呈现换向鲁棒性。例如，半导体器件1应当确保耦合到半导体器件1的进一步器件能够承受以对应于操作频率的速率的负载电流方向上的变化，例如从反向负载电流到正向负载电流的变化。为此，可能需要，当半导体器件1处于反向电流模式时，被包含在半导体区域11中的电荷的总量Q不超过临界量Qcrit，如图8中指示的那样。换言之，半导体区域11内的电荷载流子的密度应当有时被保持在一定水平下，以便确保标称操作期间的换向鲁棒性。
因为被包含在半导体区域11中的电荷量Q可以取决于栅极信号2-1电压V，所以可能需要，在处于反向电流模式的标称状态（无过载电流）的半导体器件1的标称操作期间，栅极信号2-1的电压主要保持在标称电压范围R1内。例如，在处于反向电流模式的标称操作期间，仅半导体阳极区域113用于注入电荷载流子到半导体区域11中。也就是说：借助于所述半导体阳极区域113，第一电荷载流子密度被诱发在半导体区域11内，以便允许半导体区域11传导反向方向上的标称负载电流。然而，在半导体器件1的反向电流模式下的标称操作期间优选地不使用半导体辅助区域112，例如既不用于电荷载流子注入，也不作为负载电流承载元件。例如，在标称操作期间，负载电流不穿过半导体辅助区域112。例如，可以确保的是，半导体辅助区域112在以所述操作频率的标称操作期间基本上不注入电荷载流子到半导体区域11中。例如，半导体辅助区域112可以配置用于，如果将标称电压范围R1内的电压V提供给栅极信号2-1，则抑制注入电荷载流子到半导体区域11中。
然而，如果检测到反向负载电流RC基本上大于针对其标称上设计半导体器件1的标称负载电流，则可以例如借助于所述栅极信号发生器21将图8中指示的过载电压范围R2内的电压V提供给栅极信号2-1。例如，与被包含在标称电压范围R1中的任何电压值相比，被包含在所述过载电压范围R2中的所有电压值更小。
通过将图8中示范性指示的所述过载电压范围R2内的电压V提供给栅极信号2-1，半导体器件1在处于反向电流模式时被设置进入过载状态，在该过载状态期间半导体区域11内的电荷载流子的总量例如借助于半导体辅助区域112被大量增加。换言之，半导体辅助区域112可以电耦合到栅极电极121，例如电容性耦合，使得半导体辅助区域112在将所述过载电压范围R2内的电压提供给栅极信号2-1的情况下注入电荷载流子到半导体区域11中。在这种情况下，半导体阳极区域113和半导体辅助区域112两者注入电荷载流子到半导体区域11中，使得在半导体区域11内诱发第二电荷载流子密度，其中该第二电荷载流子密度显著高于在半导体器件1的标称操作期间存在的第一电荷载流子密度。由于增加的电荷载流子密度，半导体器件1配置用于传导反向过载电流ROLC。进一步，在过载状态下，半导体辅助区域112可以用作半导体器件1的负载电流承载元件，即反向过载电流的至少部分可以穿过第二pn结11-2并且可以遍历半导体辅助区域112。为此，半导体辅助区域112可以借助于低欧姆电流路径电连接到半导体器件1的负载接触部，以便允许接收和输出反向过载电流的所述部分。
例如，在至少最小时间周期内通过将所述过载电压范围R2内的电压V提供给栅极信号2-1在所述过载状态下操作半导体器件1。例如，最小时间周期呈现至少100 μs，诸如1ms、10 ms或100 ms或在100 μs到100 ms的范围之间的其他值的长度。换言之，过载状态可以持续至少与所述最小时间周期一样长的时间。进一步，所述最小时间周期的长度可以是可以标称上（无过载状态）操作半导体器件1所处的操作频率的倒数值的倍数。
进一步，在最小时间周期结束之后，即在ROLC情况结束之后，可以再次在正向电流模式下和在反向电流模式的标称状态下操作半导体器件1。
在实施例中，半导体器件1可以在耦合到AC电网的电源转换器内使用，例如在呈现用于HVDC应用的MMC拓扑的电源转换器内使用。AC电网的电压的频率可以达到例如50 Hz、60 Hz或类似值。如果电网错误产生，则通常安装在AC电网内的电流限制器或其他保护装置可以对这样的故障进行反应。例如，这样的电流限制器可以在对应于正弦半波或其倍数的时间周期内进行反应，例如在50 Hz AC电网的情况下在10 ms的时间周期内或者相应地在60 Hz AC电网的情况下在8.33 ms的时间周期内进行反应。例如，所述最小时间周期至少持续与AC电网的这样的正弦半波的持续时间一样长的时间，可以将包含半导体器件1的电源转换器耦合到该AC电网。例如，最小时间周期长于10 ms、20 ms或长于30 ms。
在所述过载状态期间，栅极信号发生器21可以确保栅极信号2-1的电压V保持在所述过载电压范围R2内。例如，在过载状态期间，不能确保半导体器件1呈现换向鲁棒性。相反，半导体器件1当处于过载状态时不呈现换向鲁棒性。
例如，标称电压范围R1包含在+15 V和-15 V之间的电压值，并且过载电压范围R2包含在-15 V到-40 V之间的电压值。应当理解的是，这些示范性的范围可以通过相应改变半导体器件1的结构、掺杂浓度、掺杂材料和/或半导体材料来修改。然而，过载电压范围R2通常不包含是标称电压范围R1的部分的电压值。
根据前述内容，半导体辅助区域112和半导体阳极区域113可以被视为可控电荷载流子注入器，其配置用于注入电荷载流子到半导体区域11中并且响应于控制信号，其中该控制信号可以借助于例如由栅极驱动器2的栅极信号发生器21产生的所述栅极信号2-1生成，如以上已经解释的那样。换言之，由（一个或多个）半导体辅助区域112和（一个或多个）半导体阳极区域113组成的区域的有效阳极效率可能借助于所述栅极信号2-1可控。进一步，如果所述第一电极131和所述栅极电极121呈现大致相同的电势，例如如果所述第一电极131和所述栅极电极121两者都处于栅极电势，则包括（一个或多个）半导体辅助区域112和（一个或多个）半导体阳极区域113的区域可以被操作为所述可控电荷载流子注入器，其中栅极电势可以是半导体器件1的栅极端子（参见以下解释的栅极端子33）的电势。而且，应当理解的是，根据一个或多个实施例，半导体阳极区域113和半导体辅助区域112两者可以不仅配置用于用作电荷载流子源，而且配置用于用作半导体器件1的相应的反向负载电流承载元件。
为了控制这样的电荷载流子注入器，半导体辅助区域112可以电容性耦合到栅极电极121。栅极信号2-1可以被提供给栅极电极121。此外，通过将过载电压范围R2内的电压提供给栅极信号2-1，被包含在半导体区域11内的电荷载流子密度可以被显著增加，例如增加到第一电荷载流子密度的1E2倍。应当注意的是，电荷载流子的增加可以进一步取决于反向过载电流的幅值。由于增加的电荷载流子密度，半导体器件1可能不再呈现换向鲁棒性；然而，半导体器件1可能然后能够承载反向过载电流ROLC而不经受任何损坏。
关于根据图2的实施例，如果半导体器件1处于反向电流模式的标称状态，诸如相邻于半导体沟道区域111的半导体辅助区域112不被使用，例如不注入任何电荷载流子到半导体区域11中，则反向负载电流的部分也可以由晶体管单元1-1传导。附加的二极管单元1-2被定位成在到晶体管单元1-1的更大距离处，使得附加的二极管单元1-2可以确保在半导体器件1的标称操作期间足够注入诸如空穴的电荷载流子到半导体区域11中。
现在更详细地考虑图6中示意性图示的电路布置3，栅极驱动器2操作地耦合到要控制的半导体器件1，例如RC-IGBT。在图6中，借助于电路符号来图示要控制的半导体器件1。以简化方式，半导体器件1包括晶体管区段1-A（在下面被称为晶体管1-A）和反并联连接到晶体管1-A的二极管区段1-B（在下面被称为续流二极管1-B）。晶体管1-A和续流二极管1-B两者可以被实施在共同的芯片上。替代地，如以上图示的，晶体管1-A和续流二极管1-B可以被实施在彼此分离的芯片上，从而形成例如IGBT和与其分离的MCD。
晶体管1-A可以包括用于承载正向负载电流的一个或多个所述晶体管单元1-1，并且续流二极管1-B可以包括用于承载反向负载电流的一个或多个所述二极管单元1-2，如以上解释的那样。仍以简化方式来说，续流二极管1-B的阳极可以被视为包括所述半导体阳极区域113和所述半导体辅助区域112两者，所述半导体辅助区域112优选地仅用在过载状态期间。续流二极管1-B的阴极可以至少部分由所述半导体区域11组成。
操作地耦合到要控制的半导体器件1的栅极驱动器2包括所述栅极信号发生器21和所述过载电流检测器22。过载电流检测器22操作地耦合到栅极信号发生器21，以便向栅极信号发生器21指示反向方向上的当前负载电流是否超过阈值。为了控制半导体器件1，栅极信号发生器21可以借助于栅极端子33电连接到所述栅极电极121。
进一步，在技术电流方向的方面，正向负载电流（FC）可以借助于集电极端子32被馈送到半导体器件1中并且借助于发射极端子31耦合出半导体器件1。相应地，仍在技术电流方向的方面说起，反向电流（RC或ROLC）借助于所述发射极端子31被馈送到半导体器件1中并且借助于所述集电极端子32耦合出半导体器件1。如以上解释的，半导体器件1可以配置用于，如果半导体器件1的发射极端子31和集电极端子32之间的电压大于0 V（VCE > 0V），则传导正向方向上的负载电流（FC）。进一步，半导体器件1可以配置用于，如果集电极端子32和发射极端子31之间的电压小于0 V（VCE < 0 V），则传导反向方向上的负载电流（RC）。所述发射极端子31可以电连接到所述半导体源极区域114。所述集电极端子32可以电连接到半导体集电极区域，该半导体集电极区域可以如以上解释的那样与半导体区域11接触以及被定位成在所述半导体区域11之下。
应当理解的是，在半导体器件1是MCD的情况下，所述集电极端子32更好地被称为“阴极端子”并且所述发射极端子31更好地被称为“阳极端子”，如以上已经解释的那样。然而，在下文中，所述端子31和32仅被称为“集电极端子31”和“发射极端子32”。
为了检测过载电流，过载电流检测器22接收所述测量信号2-2。该测量信号2-2可以例如借助于下游或上游连接到半导体器件 1的分流器来产生。替代地或另外，测量信号2-2可以由Rogowski线圈和/或适合于产生测量信号2-2的任何其他装置提供，使得测量信号2-2指示由半导体器件1传导的当前负载电流的幅值。用于生成测量信号2-2的所述装置可以是过载电流检测器22的部分。
关于图7中示意性图示的方法4，应当注意的是，该方法4可能适合于操作根据图1到图6中示意性和示范性图示的实施例的半导体器件1。为简单起见，在下文中参考这些示范性实施例。
因此，要操作的半导体器件1（未示出在图7中）可能可操作在正向电流模式和反向电流模式的至少一个下，并且可能包括半导体区域11和可控电荷载流子注入器，其中可控电荷载流子注入器配置用于将电荷载流子注入到半导体区域11中。如以上解释的，如果半导体器件1是RC-IGBT，则可以在正向电流模式和反向电流模式两者下操作半导体器件1。替代地，如果半导体器件1是MCD，则例如仅在反向电流模式下操作半导体器件1。
半导体器件1可以进一步包括栅极电极121，该栅极电极121电耦合到可控电荷载流子注入器并且配置用于接收栅极信号2-1。在第一步骤41中，检测在半导体器件1的反向电流模式下由半导体区域11传导的反向方向上的负载电流是否超过阈值。如果反向方向上的当前负载电流不超过阈值，则通过将标称电压范围R1内的电压提供给栅极信号2-1使得栅极电极引起电荷载流子注入器诱发半导体区域11内的第一电荷载流子密度而在标称状态下操作半导体器件1（参见步骤42），以便允许半导体区域11传导反向方向上的标称负载电流。如果反向方向上的负载电流超过阈值，则通过将过载电压范围R2内的电压提供给栅极信号使得栅极电极引起电荷载流子注入器诱发半导体区域内的第二电荷载流子密度而在过载状态下操作半导体器件1（参见步骤43），以便允许半导体区域11传导反向方向上的过载电流，其中第二电荷载流子密度高于第一电荷载流子密度。
例如，当被操作在正向电流模式下时，正向负载电流可以遵循半导体器件1内的所述第一负载电流路径，其中这样的第一负载电流路径例如在基本上垂直于所述第一pn结11-1的结区的方向上穿过所述第一pn结11-1。进一步，第一负载电流路径可以穿过半导体沟道区域111，即，半导体沟道区域111可以配置用于用作半导体器件1的正向负载电流承载元件。为此，半导体沟道区域111可以电连接到半导体器件1的发射极端子，诸如图6中图示的端子31。
如果在反向电流模式的过载状态下操作半导体器件1，则反向过载电流可以遵循所述第二负载电流路径，其例如在基本上垂直于所述第二pn结11-2的结区的方向上穿过第二pn结11-2。进一步，第二负载电流路径可以穿过半导体辅助区域112，即，半导体辅助区域112可以配置用于用作半导体器件1的反向过载电流承载元件。为此，半导体辅助区域112可以电连接到半导体器件1的阳极端子，诸如如图6中图示的端子31。
如果在反向电流模式的标称状态下操作半导体器件1，则标称反向负载电流可以遵循第三负载电流路径，其例如在基本上垂直于所述第三pn结11-3的结区的方向上穿过第三pn结11-3。进一步，第三负载电流路径可以穿过半导体阳极区域113，即半导体阳极113可以配置用于用作半导体器件1的反向负载电流承载元件。为此，半导体阳极区域113可以电连接到半导体器件1的所述阳极端子，诸如如图6中图示的端子31。
例如，可以根据方法4操作栅极驱动器2；换言之，为了实施方法4，可以使用栅极驱动器2。
在下文中，也参考图10，图10示意性和示范性图示根据一个或多个实施例的进一步电路布置3的电路图，并且参考图9A到图9D，其示意性和示范性说明根据一个或多个实施例操作图10的电路布置3的方法。
与以上已经讨论过的图11中图示的电源转换器5相比，图10中图示的电路布置3呈现类似布置。电路布置3也可以是电源转换器或其一部分，并且可以例如针对HVDC应用来使用，诸如用于HVDC应用。因此，电路布置3包括一侧上的用于接收和/或输出AC电压的AC端子35-1和35-2，以及另一侧上的用于接收和/或输出DC电压的DC端子36-1和36-2。
电路布置3也包含例如诸如参考图6讨论的半导体器件1和进一步半导体器件1’。与半导体器件1相比，进一步半导体器件1’可以呈现类似结构。根据图10中示意性图示的实施例，通过示例的方式，半导体器件1是RC-IGBT和进一步半导体器件1’是进一步RC-IGBT1。
应当注意的是，进一步的RC-IGBT 1’必须不一定包括半导体辅助区域，或者相应地必须不一定包括可控电荷载流子注入器，或者相应地必须不一定配置用于被操作在过载状态下。
进一步关于电路布置3的电路配置，RC-IGBT 1的集电极端子32可以连接到AC端子35-1，并且所述RC-IGBT 1的发射极端子31可以连接到AC端子35-2和DC端子36-2两者。因为RC-IGBT 1配置用于传导所述反向过载电流（ROLC），所以耦合在所述AC端子35-1和35-2之间并且并联连接到RC-IGBT 1的续流二极管1-B的附加晶闸管可以被省略。如以上详细阐述的，ROLC情况可能例如由于DC端子36-1和36-2之间的短路（也被称为“DC极到极故障”）等而出现。
RC-IGBT1的集电极端子32进一步连接到进一步RC-IGBT 1’的发射极端子31’。进一步RC-IGBT 1’包括晶体管 1’-A和续流二极管1’-B，其中进一步RC-IGBT 1’的集电极端子32’连接到DC端子36-1。
参考图9A到图 9D，操作电路布置3的示范性方法现在将更详细地描述。
一般来说，可以通过提供所述栅极信号2-1到RC-IGBT 1的所述栅极端子33和提供进一步栅极信号2-1’到进一步RC-IGBT 1’操作电路布置3。例如，栅极信号2-1可以由栅极驱动器2提供，在图6中示意性图示该栅极驱动器2。进一步栅极信号2-1’可以由类似的栅极驱动器提供。在图10中，未图示栅极驱动器。
图9A到9D中的每个图指示对于时间t的栅极信号2-1和2-1’的电压V。相应的上图指示提供给进一步RC-IGBT 1’的栅极端子33’的进一步栅极信号2-1’的电压的过程，并且相应的下图指示提供给RC-IGBT 1的栅极端子33的栅极信号2-1的电压的过程。
应当理解的是，图9A到图 9D提出下述情况：在该情况下RC-IGBT 1’在正向电流模式下被操作时传导负载电流，以及RC-IGBT 1在反向电流模式下被操作时传导负载电流。当然，也可以在正向电流模式下操作RC-IGBT 1，以及也可以在反向电流模式下操作RC-IGBT1’。然而，在下文中，不更详细地考虑后者的情况。
图9A和图9C图示在电路布置3的正常操作期间即在其中没有过载电流的情况下的示范性操作方法。在正常操作期间可以以标称操作频率来操作RC IGBT 1和1’，该标称操作频率基本上与由t3与t0之间的差定义的切换周期T的倒数值相同。例如，标称操作频率达到数百Hz。
进一步RC-IGBT 1’的晶体管1’-B可以通过将进一步栅极信号2-1’的电压V从V1改变到V2而在t = t0处关断。V1至V2两者可以都被包含在图8中指示的标称电压范围R1中，其中V1可以视为接通电压和V2视为关断电压。例如，V1达到15 V并且V2达到-15 V。在例如大约μs的短暂延迟之后，提供给RC-IGBT 1的栅极端子33的栅极信号2-1的电压可以在t = t1处从V2改变到V1。替代地，如图9C中图示的，栅极信号2-1的电压可以在更大延迟之后例如在t =t4处从V2改变到V1。在t = t3处再次接通进一步RC-IGBT 1’的晶体管1’-A之前，栅极信号2-1的电压可以在t =t2处从V1改变到V2。根据图9C的栅极信号2-1的短受控脉冲也可以被称为“饱和脉冲”。这样的饱和脉冲可以减少损失。t3和t2之间的时间差可以类似于t0和t1之间的时间差，并且可以达到大约100 ns或大约μs；例如，t3和t2之间的时间差可以在500 ns到3 μs范围内。从而，也可以确保所述DC端子36-1和36-2借助于同时接通的晶体管1-A和1’-A而不被短路。如果进一步RC-IGBT 1’的晶体管1’-A被接通，则负载电流可以经由所述晶体管1’-A从集电极流端子32’流到发射极端子31’（技术电流方向）。因此，进一步RC-IGBT 1’在被接通时可以被操作在正向电流模式下。如果被关断，则进一步RC-IGBT 1’可以借助于续流二极管1’-B传导从发射极端子31’到集电极端子32’的反向电流。在这样的情况下，可以在反向电流模式下操作进一步RC-IGBT 1’。
如由图9A和图9C示范性图示的这样的标称RC-IGBT操作方法的进一步方面可以被发现在D. Werber“6.5 kV RCDC For Increased Power Density in IGBT-Modules”,Proceedings of the 26th International Symposium on Power SemiconductorDevices & IC's, June 15-19, 35页到38页, 2014 Waikoloa, Hawaii中，其通过引用整体并入于此。例如，所述出版物中公开，例如如关于所述出版物的图7c解释的操作方法也可以应用到如本说明书的图10中示意性图示的电路布置3。
例如，如果由RC-IGBT 1传导的反向电流不超过所述阈值，则可以通过在每个切换周期T内至少一次使栅极信号2-1的电压在接通值V1和关断值V2之间交替以所述标称操作频率来操作RC-IGBT 1。
关于图9B和图9D，过载电流情况现在应当更详细地讨论。例如，由于DC侧的故障，过载电流必须由电路布置3来承载。在这样的情况下，可以将电压V2提供给栅极信号2-1和2-1’两者，如图9B中指示的那样。这在另外进一步的外部电流路径例如借助于晶闸管54来提供的情况下可能是足够用于传导过载电流，如关于图11所解释的那样。然而，因为这样的进一步外部电流路径不是电路布置3的部分，所以所述RC-IGBT 1通过将电压VOL提供给栅极信号2-1被设置成所述过载状态，如图9D中指示的那样。所述电压VOL可以被包含在过载电压范围R2中，并且可以达到例如-40 V。因此，所述电压VOL可能远远小于V2。这种情况被图示在图9D中。提供所述电压VOL激活被包含在RC-IGBT 1中的所述半导体辅助区域112，这已经关于前面附图详细解释。
此外，RC-IGBT 1可以在至少最小时间周期内连续地被操作在所述过载状态下。在实施例中，最小时间周期至少与可以将RC-IGBT 1耦合到的AC电网的正弦半波的持续时间一样长。因此，最小时间周期在50 Hz AC电网的情况下可以至少持续例如1*10 ms、2*10 ms或3*10 ms。进一步，这样的最小时间周期可以是等于或长于所述切换周期T的倍数，诸如例如3*T、4*T或甚至更长，诸如10*T或者20*T。例如，标称操作频率是500 Hz（T = 2 ms）。在这样的情况下，最小时间周期可以达到例如10 ms。
然而，应当注意的是，在RC-IGBT 1的标称操作期间，栅极信号2-1的电压必须不一定连续地在标称电压范围R1内。相反，在负载电流的换向之前，栅极信号2-1的电压值可以在不超过最大时间周期内在过载电压范围R2内。这样的最大时间周期可以等于或短于所述切换周期的小部分。例如，这样的最大时间周期通过示例的方式可以达到10 µs、5 µs或2 µs，在这样的最大时间周期期间栅极信号2-1的电压可以在过载电压范围R2内。对于这种操作的原因可能是为了避免，RC-IGBT 1示出在从反向电流模式进入正向电流模式的过渡期间的寄生行为。这样的行为可能导致高的损失。
此外，应该注意的是，以上关于电压范围R1和R2的陈述提到下述情况：在该情况中在反向电流模式下操作相应的RC-IGBT 1或1’。
在上文中，一些附图示出半导体器件的仅部分，而不是完整的半导体器件。为了清楚说明的目的，未描绘半导体器件的剩余功能，因为这样的剩余功能对技术人员是众所周知的。例如，对技术人员已知的是，半导体阳极区域113可以与设置在表面11-5上的扩散阻挡层接触。也对技术人员已知的是，半导体源极区域114可以与也设置在表面11-5上的金属化层的电接触。例如，表面11-5构成相应的半导体器件1的正面，其中图1到图5不示意性图示相应的半导体器件1的背面。进一步，这样的背面可以例如在半导体器件1是RC-IGBT的情况下包含相应的半导体器件1的半导体集电极区域，或者在半导体器件1是MCD的情况下相应地包含阴极区域。所述半导体集电极区域或者所述阴极区域可以包含一个或多个n掺杂区域和/或一个或多个p掺杂区域。总结来说，以上提到的每个半导体器件1可以包含电连接到（一个或多个）栅极电极121的栅极端子、电连接到（一个或多个）半导体源极区域114的发射极端子和/或电连接到相应的半导体器件1的背面金属化的集电极端子。经由源极和集电极端子，相应的半导体器件1可以接收和输出负载电流。经由栅极端子，相应的半导体器件1可以接收所述栅极信号2-1。
以上提到的每个半导体器件是例如功率RC-IGBT，或者相应地是功率MCD，其适合于用在电源转换器内，诸如在针对HVDC应用的电源转换器内，例如在呈现MMC拓扑的电源转换器内。
例如，正向负载电流从相应的半导体器件1的背面流到正面，并且反向负载电流从半导体器件1的正面流到背面，其中这样的电流方向被示意性指示在图1至图3内，并且其中所述电流方向可以是所谓的技术电流方向。在另一实施例中，反向负载电流从相应的半导体器件1的背面流到正面，并且正向负载电流从正面流到背面。
在实施例中，相应的半导体器件1通过正面接触部和通过背面接触部来接触，使得负载电流可以例如从负载电流传输线或电缆耦合到半导体区域11中以及从半导体区域11耦合出到例如负载电流传输线或电缆。正面接触部和/或背面接触部可以配置用于传导过载电流，例如是针对其设计的相应的半导体器件1的标称负载电流的许多倍，诸如15或20倍的过载电流。例如，正面接触部和/或背面接触部包括多个焊线、该多个焊线配置用于传导所述过载电流。进一步，正面和背面两者可以呈现足够大的用于接收/输出过载电流的接触面积。
总结来说，根据以上描述的实施例的半导体器件可以在处于反向电流模式（其也被称为“二极管模式”）时被操作在下述状态中的至少一个下：标称状态，在该标称状态下半导体器件呈现换向鲁棒性；以及过载状态，在该过载状态下半导体器件可以承载反向方向上的过载电流并且半导体器件必须不一定呈现换向鲁棒性。
以上描述的实施例包含下述认识：一方面，并联连接晶闸管到RC-IGBT的续流二极管可以提高电源转换器的复杂性。另一方面，已经认识到，在其中RC-IGBT以标称切换频率来操作的标称条件下，可能要求RC-IGBT呈现换向鲁棒性。为此，RC-IGBT的半导体区域内的电荷载流子密度不应超过标称条件下的一定水平。在标称条件期间，可以以所述标称切换频率例如以几百Hz来操作RC-IGBT，并且负载电流可以以对应于所述切换频率的速率在RC-IGBT的续流二极管单元（反向方向）和另一RC-IGBT的晶体管单元（正向方向）之间换向。因此，电荷载流子密度应当受限，以便允许这样的高速率负载电流换向。
然而，因为根据前述实施例中的一个或多个的半导体器件包括所述半导体辅助区域或相应地包括所述可控电荷载流子注入器，所以可以在所述过载状态下操作半导体器件。在过载状态下，可控电荷载流子注入器或相应地可能是所述可控电荷载流子注入器的部分的所述半导体辅助区域被用于临时增加在半导体区域内的电荷载流子密度，以便允许半导体区域传导反向方向上的过载电流。由于增加的电荷载流子密度，半导体器件呈现低的传导损耗。在过载状态下，半导体器件由于该增加的电荷载流子密度可能不呈现换流鲁棒性。然而，因为半导体器件当处于过载状态时优选地不切换，即接通或关断，所以通信鲁棒性的这种潜在损失不负面影响半导体器件的切换能力。换言之，在过载状态期间优选地排除负载电流的换向。如果不在过载状态下操作半导体器件，例如，在正向电流模式或反向电流模式的标称状态下操作半导体器件，则优选地不使用半导体辅助区域，从而将半导体区域内的电荷载流子密度保持足够低以便确保半导体器件的换向鲁棒性。
进一步实施例的特征在从属权利要求中来限定。进一步实施例的特征和以上描述的实施例的特征可以彼此组合用于形成附加实施例，只要所述特征不被明确描述为彼此替代。
为便于理解在附图中示意性图示的示范性实施例，所述电极121和131中的一些已经以可以是“Gate（栅极）”的缩写的“G”和/或可以是“Source（源极）”的缩写的“S”来标记。因此，所述栅极电极121可以电连接到相应的半导体器件1的栅极端子，并且所述第一电极131可以电连接到相应的半导体器件1的发射极端子（也被称为“阳极端子”）。
如以上解释的，半导体区域11可以主要由半导体漂移区域例如n-漂移区组成，其中所述pn结11-1、11-2和11-3可以由半导体沟道区域111、半导体辅助区域112和在一侧上的半导体阳极区域113以及另一侧上的半导体漂移区之间的相应过渡区形成。
进一步，如以上所详细阐述的，过载电流（例如，反向过载电流）可以是标称负载电流的至少十倍或者甚至更高，诸如是标称负载电流的二十倍。因此，在半导体器件1的半导体区域11内的负载电流密度在过载情况下可以增加到对应的倍数，诸如十倍、二十倍等。
进一步，在本说明书内，术语“掺杂浓度”可以指代整体掺杂浓度或相应地指代平均掺杂浓度或特定半导体区域的薄层电荷载流子浓度。因此，例如，说明特定半导体区域呈现高于或低于另一半导体区域的掺杂浓度的一定掺杂浓度的陈述可以指示所述半导体区域的相应平均掺杂浓度彼此不同。
例如，存在于半导体辅助区域112中的所述第二掺杂浓度可以是关于半导体辅助区域112的整个体积的平均掺杂浓度。进一步，存在于半导体沟道区域111中的所述第一掺杂浓度可以是关于半导体沟道区域111的整个体积的平均掺杂浓度。
在实施例中，与存在于接近第一pn结11-1（例如存在于离第一pn结11-1的10 nm至100 nm之间的距离处，诸如在离第一pn结11-1的20 nm至50 nm的距离处的半导体沟道区域112的区）的第一掺杂浓度相比，存在于接近第二pn结11-2（例如存在于离第二pn结11-2的10 nm至100 nm之间的距离处，诸如在离第二pn结11-2的20 nm至50 nm的距离处的半导体辅助区域112的区）的第二掺杂浓度更高至少30%。然而，所述区中的第二掺杂浓度甚至可以更高，例如两倍高、十倍高、或甚至更高。
在上文中，解释了有关半导体器件的实施例中、有关包括半导体器件的电路布置的实施例以及有关操作半导体器件的方法的实施例。例如，这些半导体器件基于硅（Si）。因此，单晶半导体区域或层（例如，示范性实施例的半导体区域11、111、112、113、114）通常是单晶Si区域或Si层。在其他实施例中，可以采用多晶或非晶硅。
然而，应当理解的是，半导体区域11、111、112、113、114可以由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包括而不限于：元素半导体材料，诸如硅（Si）或锗（Ge）、IV族化合物半导体材料诸如碳化硅（SiC）或硅锗（SiGe）、二元、三元或四元III-V族半导体材料，诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化铟镓砷（InGaAsP）、和二元或三元II-VI族半导体材料，诸如碲化镉（CdTe）和碲化镉汞（HgCdTe），以举几例。前述半导体材料也被称为“同质结半导体材料”。在结合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括而不限于：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝铟镓（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-硅碳化物（SixC1-x）和硅-SiGe异质结半导体材料。对于功率半导体器件应用而言，目前主要使用Si、SiC、GaAs和GaN材料。
为了易于描述，使用空间相对术语诸如“在...以下”、“在...之下”、“下”、“在…之上”、“上”等等来解释一个元件相对于第二元件的定位。这些术语旨在包括除了与在附图中所描绘的那些取向不同的取向以外的相应器件的不同取向。进一步，诸如“第一”、“第二”等等的术语也用来描述各种元件、区域、区段等，并且也不旨在限制。贯穿本描述，相似的术语指代相似的元件。
如在本文中使用的，术语“具有”、“含有”、“包含”、“包括”、“呈现”等等是开放式术语，其指示所声明的元件或特征的存在，而不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚地指示。
考虑到变型和应用的上述范围，应当理解的是，本发明不是由前述的描述限制的，也不是由附图限制的。替代地，本发明仅由所附的权利要求以及它们的法律等同物限制。

Claims (15)

1.一种半导体器件（1），包括：
-半导体区域（11），所述半导体区域（11）呈现第一导电类型的电荷载流子；
-晶体管单元（1-1），被包含在半导体区域（11）中；
-半导体沟道区域（111），被包含在晶体管单元（1-1）中，半导体沟道区域（111）呈现与第一导电类型互补的第二导电类型的第一掺杂浓度的电荷载流子，其中半导体沟道区域（111）和半导体区域（11）之间的过渡区形成第一pn结（11-1）；
-半导体辅助区域（112），被包含在半导体区域（11）中并且不同于半导体沟道区域（111），半导体辅助区域（112）呈现第二导电类型的第二掺杂浓度的电荷载流子，其中，半导体辅助区域（112）和半导体区域（11）之间的过渡区形成第二pn结（11-2），第二pn结（11-2）在半导体区域（11）中被定位成与第一pn结（11-1）相比更深，并且其中半导体辅助区域（112）被定位成与半导体器件（1）的任何其他半导体区域相比最接近半导体沟道区域（111），所述半导体器件（1）的所述任何其他半导体区域包括第二导电类型的电荷载流子并且与半导体区域（11）形成进一步的pn结；
- 其中所述半导体沟道区域位于第一沟槽（13）和第二沟槽（12）之间，其中所述第一沟槽（13）包括第一电极（131）和将所述第一电极与半导体主体隔离的第一电介质（132），其中所述第二沟槽（12）包括用于控制所述晶体管单元（1-1）的栅电极（121）和将所述栅电极与所述半导体主体隔离的第二电介质（122），
- 其中所述半导体辅助区域（112）被布置成与所述第一沟槽（13）和所述第二沟槽（12）两者接触。
2.权利要求1的半导体器件（1），进一步包括被包含在半导体区域（11）中的二极管单元（1-2），每个二极管单元（1-2）包括位于所述第一沟槽（13）中的两个之间的半导体阳极区域（113），所述阳极区域（113）与半导体主体形成第三pn结（11-3）。
3.权利要求1的半导体器件（1），其中所述半导体辅助区域和所述半导体沟道区域通过所述半导体主体的部分彼此分离。
4.权利要求1的半导体器件（1），其中所述半导体辅助区域（112）的所述第二掺杂浓度与所述半导体沟道区域（111）的所述第一掺杂浓度相比至少高30％。
5.权利要求1的半导体器件（1），进一步包括半导体源极区域（114），半导体源极区域（114）被包含在晶体管单元（1-1）中并且与半导体沟道区域（111）接触，半导体源极区域（114）包括第一导电类型的电荷载流子。
6.权利要求2的半导体器件（1），其中半导体阳极区域（113）和半导体区域（11）之间的过渡区形成第三pn结（11-3），并且其中第二pn结（11-2）在半导体区域（11）中被定位成与第三pn结（11-3）相比一样深或更深。
7.权利要求2的半导体器件（1），其中所述半导体阳极区域（113）与所述两个第一沟槽（13）的第一电介质（132）接触。
8.权利要求2的半导体器件（1），其中所述辅助区域沿水平方向在二极管单元（1-2）和晶体管单元（1-1）两者的区域中延伸。
9.权利要求1的半导体器件（1），其中所述半导体辅助区域与所述半导体主体形成至少上部和下部第二pn结（11-2），其中所述上部和下部第二pn结（11-2）两者均在所述半导体主体中被定位成与所述第一pn结（11-1）相比更深。
10.权利要求1的半导体器件（1），其中所述第二pn结（11-2）在半导体主体中被定位成与所述第二沟槽（12）相比一样深或更深并且与半导体沟道区域（111）间隔开。
11.权利要求1的半导体器件（1），其中半导体辅助区域（112）的第二掺杂浓度是半导体沟道区域（111）的第一掺杂浓度的至少两倍高。
12.权利要求1的半导体器件（1），半导体器件（1）可操作在正向电流模式和反向电流模式中的至少一个下，其中半导体沟道区域（111）配置用于，如果在正向电流模式下操作半导体器件（1），则传导正向方向上的标称负载电流（FC）的至少部分，并且其中半导体辅助区域（112）配置用于，如果在反向电流模式下操作半导体器件（1），则传导反向方向上的过载电流（ROLC）的至少部分。
13.权利要求1的半导体器件（1），其中第二pn结（11-2）被定位成在与第一pn结（11-1）的深度相比更深至少50 nm的深度处。
14.权利要求1的半导体器件（1），其中所述第一电极连接到源极电势。
15.权利要求1的半导体器件（1），其中所述第一电极连接到栅极电势。
CN201811228445.XA 2014-12-17 2015-12-17 半导体器件 Active CN109599432B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014226161.9A DE102014226161B4 (de) 2014-12-17 2014-12-17 Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102014226161.9 2014-12-17
CN201510947755.7A CN105720094B (zh) 2014-12-17 2015-12-17 具有过载电流承载能力的半导体器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510947755.7A Division CN105720094B (zh) 2014-12-17 2015-12-17 具有过载电流承载能力的半导体器件

Publications (2)

Publication Number Publication Date
CN109599432A CN109599432A (zh) 2019-04-09
CN109599432B true CN109599432B (zh) 2022-04-19

Family

ID=56133355

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811228445.XA Active CN109599432B (zh) 2014-12-17 2015-12-17 半导体器件
CN201510947755.7A Active CN105720094B (zh) 2014-12-17 2015-12-17 具有过载电流承载能力的半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510947755.7A Active CN105720094B (zh) 2014-12-17 2015-12-17 具有过载电流承载能力的半导体器件

Country Status (4)

Country Link
US (3) US10651165B2 (zh)
JP (2) JP2016146470A (zh)
CN (2) CN109599432B (zh)
DE (1) DE102014226161B4 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102016112017B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112018B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
WO2018030440A1 (ja) 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108780809B (zh) 2016-09-14 2021-08-31 富士电机株式会社 Rc-igbt及其制造方法
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
IT201700046614A1 (it) * 2017-04-28 2018-10-28 St Microelectronics Srl Dispositivo mos di potenza con sensore di corrente integrato e relativo processo di fabbricazione
FR3068848B1 (fr) * 2017-07-06 2019-08-23 Alstom Transport Technologies Circuit de protection contre les courts-circuits de dispositif de commutation pour transistor sic ou gan mosfet et procede associe
EP3474314A1 (en) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Semiconductor device and method for manufacturing a semiconductor method
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
DE102018100237B4 (de) 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102018106992B3 (de) * 2018-03-23 2019-07-04 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018114375A1 (de) * 2018-06-15 2019-12-19 Infineon Technologies Ag Leistungselektronikanordnung
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
DE102022210835A1 (de) 2022-10-14 2024-04-25 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012129504A (ja) * 2010-11-25 2012-07-05 Denso Corp 半導体装置
CN102800702A (zh) * 2011-05-27 2012-11-28 英飞凌科技奥地利有限公司 半导体器件及包括该半导体器件的集成电路
DE102012217709A1 (de) * 2011-09-30 2013-04-04 Infineon Technologies Ag Detektion des nulldurchgangs des laststroms in einer halbleitervorrichtung
JP2014022708A (ja) * 2012-07-17 2014-02-03 Yoshitaka Sugawara 半導体装置とその動作方法
DE112011105785T5 (de) * 2011-10-26 2014-08-07 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10117483A1 (de) * 2001-04-07 2002-10-17 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
JP4892172B2 (ja) 2003-08-04 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
DE102005049506B4 (de) * 2005-10-13 2011-06-09 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement
JP4840370B2 (ja) 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP5216801B2 (ja) * 2010-03-24 2013-06-19 株式会社東芝 半導体装置
DE102010039258B4 (de) * 2010-08-12 2018-03-15 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
DE112012003111T5 (de) * 2011-07-27 2014-04-10 Toyota Jidosha Kabushiki Kaisha Diode, Halbleitervorrichtung und Mosfet
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
JP5869291B2 (ja) * 2011-10-14 2016-02-24 富士電機株式会社 半導体装置
WO2013140473A1 (ja) * 2012-03-23 2013-09-26 パナソニック株式会社 半導体素子
JP2014075582A (ja) * 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2014103352A (ja) 2012-11-22 2014-06-05 Toyota Motor Corp 半導体装置
US9245984B2 (en) * 2013-01-31 2016-01-26 Infineon Technologies Ag Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device
JP5989689B2 (ja) * 2014-01-27 2016-09-07 トヨタ自動車株式会社 半導体装置
US9159819B2 (en) * 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
DE102014110681B4 (de) * 2014-07-29 2019-06-06 Infineon Technologies Ag Rückwärts leitender igbt und herstellungsverfahren dafür
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012129504A (ja) * 2010-11-25 2012-07-05 Denso Corp 半導体装置
CN102800702A (zh) * 2011-05-27 2012-11-28 英飞凌科技奥地利有限公司 半导体器件及包括该半导体器件的集成电路
DE102012217709A1 (de) * 2011-09-30 2013-04-04 Infineon Technologies Ag Detektion des nulldurchgangs des laststroms in einer halbleitervorrichtung
DE112011105785T5 (de) * 2011-10-26 2014-08-07 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP2014022708A (ja) * 2012-07-17 2014-02-03 Yoshitaka Sugawara 半導体装置とその動作方法

Also Published As

Publication number Publication date
JP2019004144A (ja) 2019-01-10
DE102014226161B4 (de) 2017-10-26
US20160204097A1 (en) 2016-07-14
JP6698746B2 (ja) 2020-05-27
JP2016146470A (ja) 2016-08-12
US11721689B2 (en) 2023-08-08
US10651165B2 (en) 2020-05-12
CN105720094B (zh) 2018-11-20
US20220367443A1 (en) 2022-11-17
US11410989B2 (en) 2022-08-09
DE102014226161A1 (de) 2016-07-07
CN109599432A (zh) 2019-04-09
US20200243509A1 (en) 2020-07-30
CN105720094A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
US11721689B2 (en) Semiconductor device having a semiconductor channel region and a semiconductor auxiliary region
US10367057B2 (en) Power semiconductor device having fully depleted channel regions
US9246410B2 (en) Integrated power semiconductor component, production method and chopper circuit comprising integrated semiconductor component
JP6618960B2 (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
CN108695381B (zh) 具有dV/dt可控性的IGBT
CN107887431B (zh) 功率半导体装置
US20220199614A1 (en) RC IGBT and Method of Producing an RC IGBT
US9412854B2 (en) IGBT module and a circuit
US11848354B2 (en) Diode structure of a power semiconductor device
US9899504B2 (en) Power semiconductor transistor having increased bipolar amplification
US10580873B2 (en) Power semiconductor device having a field electrode
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
CN117976703A (zh) 具有dV/dt可控性的IGBT

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant