-
Die Erfindung betrifft eine Ansteuerschaltung für einen Leistungshalbleiterschalter wir z.B. einen IGBT und ein korrespondierendes Ansteuerverfahren.
-
In der Publikation
DE 10 2010 032 717 A1 wird ein Verfahren und eine Schaltung zum Ansteuern eines IGBTs beschrieben, wobei mit dem IGBT eine Ansteuerschaltung verbunden ist, die einen Vergleicher aufweist, der während einer Einschaltzeitdauer des IGBTs aktiv ist und einen Kurzschluss erkennen kann. Bei Detektion eines Kurzschlusses wird ein Kurzschlusssignal erzeugt, welches zur Abschaltung des IGBTs führt. Während der erwähnten Einschaltzeitdauer des IGBTs wird die Gate-Emitter-Spannung auf einen kritischen Wert begrenzt. Nach Ablauf der Einschaltzeitdauer steigt die Gate-Emitter-Spannung weiter an. Die Publikation
DE 43 20 021 A1 beschreibt ebenfalls ein Verfahren zur Kurzschluss-Sicherung eines Leistungshalbleiterschalters.
-
Leistungshalbleiterschalter wie z.B. IGBTs (insulated gate bipolar transistors) oder MOSFETs werden heutzutage in einer Vielzahl von Anwendungen eingesetzt, beispielsweise in Stromrichterschaltungen. Unabhängig von der konkreten Verwendung eines Leistungshalbleiterschalters ist häufig ein robustes Verhalten bei Kurzschlüssen gewünscht. Bei kurzgeschlossener Last ist ein eingeschaltete Leistungshalbleiterschalter im Kurzschlussbetrieb, d.h. durch den Leistungshalbleiterschalter fließt ein hoher Kurzschlussstrom bei gleichzeitig hohem Spannungsabfall (meist gleich der Zwischenkreisspannung im Fall eines Stromrichters) über dem Laststrompfad des Leistungshalbleiterschalters. Die Folge ist eine sehr hohe Verlustleistung im Leistungshalbleiterschalter und eine entsprechend hohe Erwärmung über eine kritische Temperatur, was ein thermisches Durchgehen (thermal runaway) und damit eine Zerstörung des Leistungshalbleiterschalters zur Folge hat.
-
Um eine Zerstörung des Leistungshalbleiterschalters im Kurzschlussbetrieb (oder allgemein in einem Überlastbetrieb) zu verhindern, muss der Leistungshalbleiterschalter nach einer bestimmten Zeit (z.B. 10 µs) abgeschalten werden, damit die während des Überlastbetriebs dissipierte Energie (Kurzschlussstrom mal Betriebsspannung mal Zeit) unterhalb eines kritischen Wertes bleibt, wobei diese kritische Energie vom konkreten Aufbau des Leistungshalbleiterschalters abhängt. Um ein thermisches Durchgehen zu verhindern, kann der Leistungshalbleiterschalters so angesteuert werden, dass der Kurzschlussstrom einen definierten Maximalwert nicht überschreitet und folglich bis zur Abschaltung des Leistungshalbleiterschalter die kritische Energie nicht überschritten wird. Dies kann sich jedoch negativ auf die Performance (z.B. im Hinblick auf die Verluste im eingeschalteten Zustand) im Normalbetrieb des Leistungshalbleiterschalters auswirken.
-
Die der Erfindung zugrunde liegende Aufgabe kann darin gesehen werden, eine verbesserte Ansteuerschaltung und ein verbessertes Ansteuerverfahren für Leistungshalbleiterschalter wie z.B. IGBTs zur Verfügung zu stellen, welches einerseits ein thermisches Durchgehen im Kurzschlussbetrieb verhindert und andererseits eine gute Performance des Leistungshalbleiterschalters im Normalbetrieb ermöglicht.
-
Diese Aufgabe wird durch die Ansteuerschaltung gemäß Anspruch 1 sowie das Verfahren gemäß Anspruch 10 gelöst. Unterschiedliche Beispiele und Weiterentwicklungen der Erfindungen sind Gegenstand der abhängigen Ansprüche.
-
Es wird eine Ansteuerschaltung zum Ansteuern eines Halbleiterschalters beschrieben. Gemäß einem Beispiel der Erfindung umfasst die Ansteuerschaltung eine mit dem Halbleiterschalter verbundene Überlastdetektorschaltung auf, die dazu ausgebildet ist, einen Überlastzustand des Halbleiterschalters zu detektieren. Die Ansteuerschaltung umfasst des Weiteren eine mit einem Steueranschluss des Halbleiterschalters verbundene Treiberschaltung, die dazu ausgebildet ist, bei Detektion eines Überlastzustandes ein Treibersignal mit einem solchen Pegel zu erzeugen, dass der Halbleiterschalter ausgeschaltet wird oder ein Einschalten verhindert wird. Ein Überlastzustand wird dabei dann detektiert, wenn eine Überlastbedingung über eine bestimmte Detektionsdauer erfüllt ist.
-
Die Treiberschaltung ist weiter dazu ausgebildet, nach Maßgabe eines Steuersignals ein Treibersignal zum Ansteuern des Halbleiterschalters zu erzeugen, wobei zum Einschalten des Transistors zu einem ersten Zeitpunkt ein Treibersignal mit einem ersten Pegel erzeugt wird und, wenn bis zum Ablauf einer vorgegebenen Zeitspanne kein Überlastzustand detektiert wird, der Pegel auf einen zweiten Pegel erhöht wird. Die erwähnte Detektionsdauer ist nach Ablauf der vorgegebenen Zeitspanne geringer ist als davor.
-
Des Weiteren wird ein Verfahren zum Ansteuern eines Halbleiterschalters beschrieben. Gemäß einem Beispiel der Erfindung umfasst das Verfahren das Überwachen des Halbleiterschalters im Hinblick auf das Auftreten eines Überlastzustandes sowie das Einschalten des Halbleiterschalters durch Erzeugen eines dem Steuereingang des Halbleiterschalters zugeführten Treibersignals, wobei zu einem ersten Zeitpunkt ein Treibersignal mit einem ersten Pegel erzeugt wird, um den Halbleiterschalter einzuschalten, und wobei der Pegel auf einen zweiten Pegel erhöht wird, wenn bis zum Ablauf einer vorgegebenen Zeitspanne kein Überlastzustand auftritt. Das Überwachen des Halbleiterschalters im Hinblick auf das Auftreten eines Überlastzustandes umfasst dabei das Signalisieren eines Überlastzustandes, wenn eine Überlastbedingung über eine bestimmte Detektionsdauer erfüllt ist, wobei nach dem Einschalten des Halbleiterschalters die Detektionsdauer nach Ablauf der vorgegebenen Zeitspanne kürzer ist als davor.
-
Die Erfindung wird nachfolgend anhand von den in den Figuren dargestellten Beispielen näher erläutert. Die Darstellungen sind nicht zwangsläufig maßstabsgetreu und die Erfindung beschränkt sich nicht nur auf die dargestellten Ausführungsbeispiele und Aspekte. Vielmehr wird Wert darauf gelegt, die der Erfindung zugrunde liegenden Prinzipien darzustellen.
-
1 ist ein Schaltbild, welches ein Beispiel einer Ansteuerschaltung zur Ansteuerung eines IGBTs zeigt;
-
2 illustriert anhand von Zeitdiagrammen einen beispielhaften Verlauf des Steuersignals und der Gatespannung während eines Einschaltvorganges eines IGBTs;
-
3 illustriert anhand von Zeitdiagrammen einen weiteren beispielhaften Verlauf des Steuersignals und der Gatespannung während eines Einschaltvorganges;
-
4 ist ein Schaltbild, welches eine Ansteuerschaltung gemäß einem ersten Beispiel der Erfindung zeigt;
-
5 ist ein Schaltbild, welches eine Ansteuerschaltung gemäß einem weiteren Beispiel der Erfindung zeigt;
-
6 ist ein Diagramm, in dem der Zusammenhang zwischen Gate-Spannungspegel und erlaubter Kurzschlussdauer dargestellt ist;
-
7 ist ein Schaltbild, welches ein Beispiel einer Schaltung zur Detektion von Kurzschlüssen zeigt; und
-
8 ist ein Schaltbild zur schematischen Darstellung der Funktionsweise eines Gate-Treibers.
-
In den Abbildungen bezeichnen gleiche Bezugszeichen gleiche oder ähnliche Komponenten bzw. Signale mit gleicher oder ähnlicher Bedeutung.
-
In 1 sind in einem Schaltbild ein Leistungshalbleiterschalter T1 und eine mit diesem verbundene Ansteuerschaltung 10 dargestellt. In den dargestellten Beispielen ist als Leistungshalbleiterschalter ein IGBT gezeigt, jedoch können wie eingangs schon erwähnt als Leistungshalbleiterschalter auch andere Transistortypen (z.B. MOSFETs) verwendet werden. Gemäß 1 ist der IGBT T1 als Low-Side-Schalter ausgebildet, das heißt der IGBT T1 ist zwischen Last und einem Referenzpotentialanschluss GND geschaltet, der auf einem Referenzpotenzial (Massepotential) liegt. Die Last wird mit RL bezeichnet und ist zwischen den IGBT T1 und einen Versorgungsspannungsanschluss (auf Betriebsspannung VB) geschaltet. Ein erster Lastanschluss des IGBT T1, der mit der Last RL verbunden ist, wird als Kollektoranschluss bezeichnet, ein zweiter Lastanschluss des IGBT, der mit dem Referenzpotentialanschluss GND verbunden ist, wird als Emitteranschluss bezeichnet. Im Falle eines MOSFET nennt man die Lastanschlüsse üblicherweise Drainanschluss und Sourceanschluss. Die dargestellte Low-Side-Konfiguration ist nur als Beispiel zu verstehen. Der IGBT T1 kann auch als High-Side-Schalter oder in einer Brückenschaltung betrieben werden. Die konkrete Verwendung des Leistungshalbleiterschalters ist für die weitere Diskussion nicht relevant.
-
Eine Ansteuerschaltung 10 ist mit einem Steueranschluss G des Leistungshalbleitschalters verbunden, der im Falle eines IGBT als Gateanschluss bezeichnet wird. Der Ansteuerschaltung 10 ist als Eingangssignal ein (binäres) Steuersignal IN zugeführt, und die Ansteuerschaltung 10 ist dazu ausgebildet, nach Maßgabe des Steuersignals IN ein Treibersignal VG zum Ansteuern des IGBT T1 zu erzeugen. Das Treibersignal VG ist (direkt oder über einen Widerstand) dem Gateanschluss G des IGBT T1 zugeführt. Die Ansteuerschaltung 10 umfasst üblicherweise eine Steuerlogik 12 und einen Gate-Treiber 11. Der Gate-Treiber 11 erzeugt aus einem modifizierten, binären Steuersignal IN‘ das Treibersignal für den IGBT T1, welches im vorliegenden Beispiel die (auf das Potential des Emitteranschlusses E bezogene) Gatespannung VG ist. Abhängig vom Logik-Pegel des modifizierten Steuersignals IN‘ erzeugt der Gate-Treiber beispielsweise als Treibersignal eine Gatespannung VG von 0V zum Deaktivieren/Abschalten des IGBTs und eine Gatespannung VG von 12 V oder 15 V zum Aktivieren/Einschalten des IGBT T1. Die tatsächlichen Werte hängen von der Anwendung und dem verwendeten Leistungshalbleiterschalter ab.
-
Im einfachsten Fall leitet die Steuerlogik 12 das Steuersignal IN an den Gate-Treiber 11 weiter und bewirkt, sofern nötig, eine Logikpegelumsetzung oder eine Anpassung des Logikpegels. Im vorliegenden Beispiel verknüpft die Steuerlogik 12 das Steuersignal IN mit einem Überlastsignal OL, welches einen Überlastzustand des IGBT T1 anzeigt. Beispielsweise signalisiert ein Logikpegel OL = 1 einen Überlastzustand des IGBT T1 (z.B. im Kurzschlussbetrieb des IGBT) und ein Logikpegel OL = 0 einen Normalbetrieb. In diesem Fall ist die Steuerlogik 12 dazu ausgebildet, das Steuersignal IN und das Überlastsignal OL so zu verknüpfen, dass im Normalbetrieb (OL = 0) das modifizierte Steuersignal IN‘ gleich dem Steuersignal IN ist. Im Überlastbetrieb (OL = 1) wird das Steurersignal IN jedoch ausgetastet und das modifizierte Steuersignal IN‘ ist null. Als boolsche Gleichung geschrieben lautet dieser Zusammenhang IN‘ = IN AND (NOT OL), (1) wobei AND eine Und-Verknüpfung und NOT eine Negation bezeichnet. Das heißt, der IGBT T1 wird ausgeschaltet (IN‘ = 0) – oder ein Einschalten wird verhindert – sobald ein Überlastbetrieb (OL = 1) detektiert und angezeigt wird. Im Normalbetrieb wird im eingeschalteten Zustand des IGBTs dessen Laststrom iL von der Betriebsspannung VB und der Last (Lastwiderstand RL) begrenzt. Das Laststrom iL beträgt (VB – VCE,SAT)/RL, wobei die Sättigungsspannung VCE,SAT (auch Durchlassspannung) die minimale Kollektor-Emitter-Spannung VCE im eingeschalteten Zustand des IGBTs bezeichnet. Die im Normalbetrieb im IGBT dissipierte Verlustleistung PV beträgt PV = iL·VCE,SAT. Im eingeschalteten Zustand kann der IGBT bei gegebener Gatespannung VG einen bestimmten maximalen Laststrom iL führen, der als Sättigungsstrom iL,SAT bezeichnet wird. Da im Kurzschlussfall die volle Betriebsspannung VB über dem Kollektor-Emitter-Strompfad (Laststrompfad) des IGBT T1 abfällt (VCE = VB), steigt der Laststrom iL normalerweise bis zum Sättigungsstrom iL,SAT an. Für die Verlustleistung PMAX während des Kurzschlussbetriebs gilt PMAX = VB·iL,SAT. Die Zeit zwischen Auftreten einer Überlast bzw. eines Kurzschlusses bis zur Abschaltung des IGBTs T1 ist mit tSC bezeichnet. Für die resultierende im Kurzschlussbetrieb dissipierte Energie EMAX gilt dann EMAX = VB·iL,SAT·tSC, (2) wobei diese Energie EMAX unterhalb der eingangs erwähnten kritischen Energie EKRIT bleiben soll, um ein thermisches Durchgehen des IGBTs zu verhindern. Die Betriebsspannung VB ist durch die Applikation meist vorgegeben. Die Zeit tSC, welche für die Detektion eines Kurzschlusses und die darauffolgende Abschaltung des Transistors benötigt wird, hängt im Wesentlichen von externen Parametern ab. Folglich gibt die Ungleichung EMAX < EKRIT einen oberen Grenzwert für den Sättigungsstrom iL,SAT vor, was jedoch im Normalbetrieb eine höhere Sättigungsspannung VCE,SAT und damit höhere Verluste zur Folge hat. Es liegt also ein Zielkonflikt vor zwischen einer guten Perfomance im Normalbetrieb einerseits und der geforderten Kurzschlussfestigkeit andererseits.
-
Der Sättigungsstrom iL,SAT sowie die Sättigungsspannung VCE,SAT eines IGBTs (sowie auch eines MOSFETs) hängen von der am Gateanschluss anliegenden Gate-Spannung VG ab (d.h. vom Spannungspegel des Ausgangssignals des Gate-Treibers 12). Ist die Gatespannung VG nur geringfügig größer als die Schwellspannung VTH des IGBTs, ist der Sättigungsstrom iL,SAT verhältnismäßig klein und die Sättigungsspannung VCE,SAT verhältnismäßig groß. Je höher die an den Gateanschluss G angelegte Gatespannung VG ist, desto höher wird der Sättigungsstrom iL,SAT und desto niedriger ist die Sättigungsspannung VCE,SAT (und auch die Verluste im Normalbetrieb). Der Zusammenhang zwischen Sättigungsspannung VCE,SAT und Gatespannung VG ist nicht linear und ab einem bestimmten Pegel der Gatespannung VG führt eine weitere Erhöhung des Spannungspegels zur keiner signifikanten Reduktion der Sättigungsspannung VCE,SAT mehr.
-
Die beiden Zeitdiagramme in 2 zeigen das Eingangssignal (Steuersignal) IN (bzw. das modifizierte Steuersignal IN‘ im Normalbetrieb) und das dazugehörige Gate-Treibersignal (Gatespannung) VG gemäß einem ersten Beispiel der Erfindung. Die dargestellten Signale können mit einer Ansteuerschaltung, die ähnlich aufgebaut ist wie die Schaltung aus 1, erzeugt werden. Das Steuersignal IN ist anfangs auf einem niedrigen Logikpegel (Low-Level, „logisch 0“), weshalb der IGBT T1 ausgeschaltet ist. Der Gate-Treiber 12 „sieht“ ein Eingangssignal IN‘ mit niedrigem Logikpegel und erzeugt daher ein Gate-Treibersignal VG mit einem Spannungspegel VG,OFF (z.B. VG,OFF = 0), der niedrig genug ist (VG,OFF < VTH), um den IGBT T1 auszuschalten bzw. ausgeschaltet zu halten. Zum Zeitpunkt tON wechselt der Pegel des Steuersignals IN auf einen hohen Logikpegel (High-Level, „logisch 1“), wodurch ein Einschaltvorgang des IGBTs ausgelöst wird. Der Gate-Treiber 12 (vgl. 1 und 4) „sieht“ ein Eingangssignal IN‘ und erzeugt daher ein Gate-Treibersignal VG mit einem Spannungspegel VGON1, der hoch genug ist (VG,ON1 < VTH), um den IGBT T1 einzuschalten. Dem Spannungspegel VG,ON1 des Treibersignals VG entspricht einem bestimmten Sättigungsstrom iL,SAT. Im Fall eines Kurzschlusses der Last (im Kurzschlussbertrieb) hat dies einen Kurzschlussstrom iMAX1 = iL,SAT(VG,ON1) und eine entsprechende Energie EMAX1 = VB·iMAX1·tSC1 zur Folge (vgl. Gleichung 2), wobei der Kurzschlussstrom iMAX1 in direktem Zusammenhang mit dem Spannungspegel VG,ON1 des Treibersignals steht.
-
Die Ansteuerschaltung 10 ist dazu ausgebildet, den IGBT T1 abzuschalten oder abgeschaltet zu halten (d.h. ein Einschalten zu verhindern) wenn eine Überlast (z.B. ein Kurzschluss) detektiert wird (vgl. 1, Überlastsignal OL = 1). Wenn innerhalb einer vordefinierten Zeit TD (nach dem Zeitpunkt tON) keine Überlast detektiert wird, wird der Pegel des Gate-Treibersignals VG von VG,ON1 auf VG,ON2 erhöht (VG,ON2 > VG,ON1). Wie zuvor erläutert hat dies im Normalbetrieb eine niedrigere Sättigungsspannung VCE,SAT, im Fall eines Kurzschlusses der Last einen höheren Kurzschlussstrom iMAX2 = iL,SAT(VG,ON2) und eine entsprechende Energie EMAX2 = VB·iMAX2·tSC2 zur Folge (vgl. Gleichung 2), wobei der Kurzschlussstrom iMAX2 in direktem Zusammenhang mit dem Spannungspegel VG,ON2 des Treibersignals steht. Die Energiewerte EMAX1 und EMAX2 dürfen den kritischen Wert EKRIT nicht überschreiten, um ein thermisches Durchgehen (thermal runaway) zu vermeiden. Im Grenzfall gilt EKRIT = EMAX1 = EMAX2. Daraus folgt tSC1 = EKRIT·/(iMAX1·VB), und (3) tSC2 = EKRIT·/(iMAX2·VB). (4)
-
Dies bedeutet wiederum, dass bei einem geringeren Kurzschlussstrom iMAX1 (Sättigungsstrom iL,SAT bei VG,ON1) die Dauer tSC1 eines Kurzschlusses größer sein darf, ohne die Ungleichung EMAX1 < EKRIT zu verletzen.
-
Die in 2 dargestellte zweistufige Ansteuerung des Gateanschlusses G beim Einschalten des IGBTs hat zur Folge, dass in einem ersten Zeitintervall der Länge TD nach dem Zeitpunkt tON die „erlaubte“ Dauer eines eventuellen Kurzschlusses größer ist, als für Zeitpunkte nach dem Zeitpunkt tON + TD, an denen ein Treibersignal mit hohem Spannungspegel VG,ON2 am Gateanschluss G des IGBT T1 anliegt. Dieser Ansatz bietet die Möglichkeit, für die Detektion von beim Einschalten (d.h. zum Zeitpunkt tON) bereits bestehenden Kurzschlüssen, mehr Zeit zur Verfügung zu haben (nämlich eine Zeit TD ≤ tSC1), als für die Detektion von Kurzschlüssen, die später auftreten (zu Zeitpunkten später als tON + TD). Ein beim Einschalten bereits bestehender Kurzschluss wird in der Folge als Kurzschluss vom „Typ I“ bezeichnet, wohingegen ein später bei eingeschaltetem IGBT auftretender Kurzschluss als Kurzschluss vom „Typ II“ bezeichnet wird. Häufig ist es wünschenswert, für die Detektion eines Kurzschlusses vom Typ I eine verhältnismäßig lange Zeit zur Verfügung zu haben, um eine zuverlässige Unterscheidung zwischen einem „normalen“ hohen Einschaltstrom (aufgrund des Anlaufverhaltens der Last) und einem „fehlerhaften“ hohen Einschaltstrom (aufgrund eines Kurzschlusses Typ I) zu ermöglichen. Typischerweise kann eine zuverlässige Detektion in der Größenordnung von z.B. 10µs erfolgen, weshalb im obigen Beispiel aus 2 das Intervall TD = 10µs gesetzt werden kann. Die in dieser Phase „erlaubte“ Kurzschlussdauer tSC1 muss größer oder gleich dem Zeitintervall TD sein. Aus der Annahme (Grenzfall) tSC1 = TD = 10µs kann man bei gegebener Betriebsspannung ein zugehöriger Wert für den Sättigungsstrom iL,SAT und einen zugehörigen Pegel VG,ON1 des Treibersignals ableiten.
-
Bei einem später auftretenden Kurzschluss stellt sich die Problematik der Unterscheidung zwischen „normalem“ Einschaltstrom und Kurzschlussstrom nicht, weshalb auf einen Kurzschluss viel schneller reagiert werden kann. Die „erlaubte“ Kurzschlussdauer tSC2 kann in dieser Phase auf z.B. 2 µs reduziert werden, was einen entsprechend höheren Sättigungsstrom iL,SAT, eine niedrigere Sättigungsspannung VCE,SAT und einen höheren Pegel VG,ON2 des Treibersignals VG ermöglicht. Dies hat wiederum eine bessere Performance (niedrigere Verluste PV = VCE,SAT·iL) im normalen Betrieb zur Folge. Beispielsweise kann die Gate-Spannung VG zum Zeitpunkt tON(VG,ON1) 12 V oder 15 V betragen. Für Zeitpunkte nach tON + TD kann die Gate-Spannung VG(VG,ON2) z.B. zwischen 1 und 5 Volt höher liegen.
-
3 umfasst ebenfalls Zeitdiagramme, welche die Verläufe des Eingangssignals IN (entspricht dem modifizierten Steuersignal IN‘ im Normalbetrieb) und des dazugehörigen Gate-Treibersignals (Gatespannung) VG gemäß einem weiteren Beispiel der Erfindung zeigen. Die oben erläuterten Wirkungen der zweistufigen Ansteuerung gemäß 3 setzen nicht zwingend einen konstanten Spannungspegel des Treibersignals VG zwischen den Zeitpunkten tON und tON + TD voraus. Der Pegel des Treibersignals kann zwischen diesen beiden Zeitpunkten auch kontinuierlich verändert werden. Gemäß dem in 3 gezeigten Beispiel erzeugt die Ansteuerschaltung 12 zum Zeitpunkt tON ein Treibersignal mit dem Pegel VG,ON1 (und schaltet damit den IGBT ein), welcher dann bis zum Zeitpunkt tON + TD kontinuierlich (nicht stufenweise) auf den Wert von (annähernd) VG,ON2 ansteigt. Folglich sinkt zum Zeitpunkt tON + TD die Sättigungsspannung VCE,SAT nicht abrupt sondern kontinuierlich von VCE,SAT(VG,ON1) auf VCE,SAT(VG,ON2). Auch ein Übergang in mehreren Stufen wäre möglich.
-
4 zeigt einen IGBT T1 mit einer Ansteuerschaltung 10 ähnlich der Ansteuerschaltung aus 1. Die Ansteuerschaltung 10 gemäß 4 ist gleich aufgebaut wie die Schaltung gemäß dem Beispiel aus 1, wobei zusätzlich eine Verzögerungseinheit 13 vorgesehen ist, welche dazu ausgebildet ist, nach Ablauf eines Zeitintervalls TD nach dem Zeitpunkt tON oder während dieses Zeitintervalls TD (z.B. stufenweise oder kontinuierlich) eine Verstärkung der Ausgangsstufe des Gate-Treibers 11 zu erhöhen. Im vorliegenden Fall wird das Eingangssignal IN über die Verzögerungseinheit 13 um eine Zeit TD verzögert einem Steuereingang des Gate-Treibers 11 zugeführt. Zu einem Zeitpunkt tON erzeugt der Gate-Treiber 11 eine Gatespannung VG mit einem ersten Pegel VG,ON1. Erst nach Ablauf der Verzögerungszeit TD liegt am Steuereingang des Gate-Treibers 11 ein Logikpegel von IN‘‘ = 1 an, wodurch die Verstärkung des Gate-Treibers 11 erhöht wird und der Pegel der Gatespannung auf den Wert VG,ON2 ansteigt. Die Schaltung gemäß 4 bewirkt damit einen Signalverlauf der Gatespannung VG gemäß 2. Alternativ könnte die Verzögerungseinheit 13 dazu ausgebildet sein, die Verstärkung des Gate-Treibers 11 kontinuierlich zu erhöhen, wodurch sich ein Signalverlauf gemäß 3 ergeben würde.
-
5 zeigt eine Alternative zu dem Beispiel aus 4, bei dem statt der Verzögerungseinheit 13 ein Verzögerungsglied 13‘ mit dem Ausgang des Gate-Treibers 13 verbunden ist. Das Verzögerungsglied weist beispielsweise nur passive elektronische Komponenten auf, im vorliegenden Fall eine Serienschaltung aus einer Zenerdiode DZ, einem Kondensator CZ und einem (optionalen) Widerstand RZ. Die Serienschaltung ist zwischen den Ausgang der Gate-Treiberschaltung 11 und den Emitteranschluss E des IGBTs geschaltet, der im vorliegenden Fall eines Low-Side-Schalters mit dem Masseanschluss GND verbunden ist. Die Zenerspannung UZ der Zenerdiode DZ entspricht im Wesentlichen dem ersten (niedrigeren) Spannungspegel VG,ON1 des Gate-Treibersignals VG, und Widerstand RZ und Kondensator CZ bilden ein RC-Verzögerungsglied erster Ordnung mit einer Zeitkonstante von ((RZ + RG)CZ)–1, wobei RG den (nicht dargestellten) Ausgangswiderstand der Endstufe des Gate-Treibers 11 bezeichnet. Bei einem Steuersignal IN‘ = 1 erzeugt der Gate-Treiber 11 im vorliegenden Beispiel einen Spannungspegel von VG = VG,ON2, der zunächst – bei entladenem Kondensator CZ – auf den Wert der Zenerspannung UZ = VG,ON1 begrenzt wird. Die Differenzspannung VG,ON2 – VG,ON1 fällt am Ausgangswiderstand RG (nicht dargestellt, siehe jedoch 8) der Endstufe des Gate-Treibers 11 und dem Widerstand RZ ab. Der Kondensator CZ wird über die Zenerdiode DZ und den Widerstand RZ sowie den Ausgangswiderstand RG des Gate-Treibers 11 und den Widerstand RZ geladen und der Pegel am Ausgang des Gate-Treibers 11 steigt währenddessen kontinuierlich bis auf den Wert VG,ON2 an. Im Ergebnis ergibt sich ein Verlauf des Treibersignals VG entsprechend dem Beispiel aus 3.
-
6 zeigt die Verbesserung (Reduktion) der Kollektor-Emitter-Sättigungsspannung VCE,SAT für unterschiedliche Gate-Spannungen VG und die korrespondierenden „erlaubten“ Kurzschlusszeitdauern tSC. Ausgehend von einer gegebenen Kollektor-Emitter-Sättigungsspannung VCE,SAT bei einer Gatespannung VG von 15V und einer erlaubten Kurzschlussdauer tSC vom 14 µs reduziert sich bei einer Gatespannung VG von 16 V die Kollektor-Emitter-Sättigungsspannung VCE,SAT um ca. 110 mV (∆VCE = –110mV), bei einer Gatespannung VG von 17 V um ca. 200 mV (∆VCE = –200mV) und bei einer Gatespannung VG von 18 V um ca. 250 mV (∆VCE = –250mV). Die erlaubte Kurzschlussdauer reduziert sich entsprechend auf ca. 11,7 µs (bei VG = 16V), 10,3 µs (bei VG = 17V) und 9 µs (bei VG = 18V).
-
Die im Zusammenhang mit den 2 bis 5 beschriebene zweistufige (oder mehrstufige) Ansteuerung des Gates eines IGBTs erlaubt in der Einschaltphase (d.h. in dem Zeitintervall TD (TD ≥ tSC1) unmittelbar nach dem Einschalten des IGBTs) eine verhältnismäßig lange Zeit tSC1 zur Erkennung eines beim Einschalten schon vorhandenen Kurzschlusses (Typ I). Nach dieser Einschaltphase wird die Gate-Spannung VG weiter erhöht (sofern kein Kurzschluss erkannt wurde) wodurch die Kollektor-Emitter-Sättigungsspannung VCE,SAT gemäß 6 reduziert und folglich die Verlustleistung gesenkt werden. Eine deutlich kürzere erlaubte Kurzschlussdauer tSC2 (tSC2 < tSC1) wird dabei in Kauf genommen, da im Betrieb auf einen Kurzschluss (Typ II) schneller reagiert werden kann, da sich das Problem der Unterscheidung zwischen normalem Anlaufstrom und Kurzschlussstrom nicht stellt.
-
7 zeigt ein Beispiel einer Schaltung 20 zur Detektion von Kurzschlüssen vom Typ I und Typ II (Überlastdetektionsschaltung) und zur Erzeugung eines Überlastsignals OL, welches z.B. der Treiberschaltung gemäß 1 zugeführt sein kann. 7 zeigt – wie schon 1 – einen IGBT T1 in Low-Side-Konfiguration mit einer Treiberschaltung 10, die abhängig von einem (binären) Eingangssignal IN und einem Überlastsignal OL ein Gatesignal VG erzeugt (beispielsweise wie in 4 oder 5). 7 zeigt zusätzlich eine Überlastdetektionsschaltung 20, die mit dem IGBT T1 verbunden ist. Im vorliegenden Beispiel umfasst die Schaltung 20 einen Komparator 21, dem als Eingangssignal die Kollektor-Emitter-Spannung VCE des IGBT T1 zugeführt ist und der ein Komparatorsignal OL‘ erzeugt. Der Komparator 21 kann eine Hysterese aufweisen, um ein Toggeln zu vermeiden, d.h. das Überlastsignal OL schaltet von 0 auf 1 falls die Kollektor-Emitter-Spannung VCE einen ersten Referenzwert VREF1 erreicht oder übersteigt und das Überlastsignal schaltet von 1 auf 0 wenn die Kollektor-Emitter-Spannung VCE einen zweiten Referenzwert VREF2 erreicht oder unterschreitet, wobei VREF1 > VREF2. Im Grenzfall VREF1 = VREF2 weist der Komparator keine Hysterese auf. Die Referenzwerte liegen zwischen der Sättigungsspannung VCE,SAT und der Betriebsspannung VB, sodass im Normalbetrieb (VCE = VCE,SAT) gilt VCE < VREF2 und OL‘ = 0. Im Kurzschlussfall steigt die Kollektor-Emitter-Spannung VCE von VCE,SAT bis auf die Betriebsspannung VB an und es gilt VCE > VREF1 und OL = 1. Aus diesem Grund kann der Komparator 21 auch als Entsättigungs-Detektor (Desaturation Detector) bezeichnet werden. Das Komparator-Ausgangssignal OL‘ könnte bereits verwendet werden, um Kurzschlüsse vom Typ II zu erkennen. Kurzschlüsse, die bereits beim Einschalten des IGBT T1 vorhanden sind (Typ I), können jedoch nicht ohne Weiteres zuverlässig von (unter Umständen sehr hohen) Einschaltströmen unterschieden werden. Hohe Einschaltströme können z.B. dann auftreten, wenn die Last einen kapazitiven Anteil aufweist, beispielsweise (parasitäre) Leitungskapazitäten, die in 7 durch den Kondensator CL parallel zur Last RL symbolisiert sind. Eine zuverlässige Überlastdetektion ist erst möglich, nachdem transiente Einschaltströme abgeklungen sind (d.h. die Leitungskapazitäten geladen sind). Um Fehldetektionen zu vermeiden wird das Komparatorsausgangsignal OL‘ für ein bestimmtes Zeitintervall nach einem Übergang von IN = 0 auf IN = 1 ausgetastet (ausgeblendet). Wenn nach Ablauf dieses Zeitintervalls immer noch ein Überlastzustand erkannt wird, wird das Komparatorausgangssignal OL‘ als Überlastsignal OL ausgegeben und ein Kurzschluss signalisiert (OL = 1).
-
Im vorliegenden Beispiel wird durch eine steigende Flanke des Eingangssignals IN (Übergang von IN = 0 auf IN = 1) ein Monoflop 23 getriggert und ein (invertierter Puls, Signal X) definierter Länge erzeugt. Die Ausgänge des Komparators 21 (Signal OL‘) und des Monoflops 23 (Signal X) sind einem Und-Gatter 22 zugeführt, dessen Ausgangssignal das Überlastsignal OL ist. Im Normalfall wird das Komparatorausgangssignal OL‘ an den Ausgang des Und-Gatters 22 durchgeschleift, da X = 1. Lediglich für eine kurze, durch das Monoflop 23 definierte Pulsdauer nach dem Einschalten des IGBT T1 ist X = 0 und folglich auch OL = 0 unabhängig vom Komparatorausgangssignal OL‘. Im Ergebnis wird ein bereits beim Einschalten vorhandener Kurzschluss erst dann erkannt, wenn eine Überlastbedingung (VCE > VREF1) nach einer vorgegebenen (z.B. durch das Monoflop 23 definierten) Detektionsdauer (immer noch) erfüllt ist.
-
Die Pulsdauer des Monoflops 23 kann auf die erlaubte Kurzschlusszeit tSC während der Einschaltphase des IGBT T1 und somit auf die Verzögerungszeit TD (siehe 2 und 3) abgestimmt sein. So kann das Monoflop 23 auch von der Verzögerungseinheit 13 in 4 umfasst sein. Die Verzögerungszeit TD (siehe 2 oder 4) kann gleich gewählt werden wie die Pulsdauer des Monoflops 23.
-
Alternativ zur Detektion einer Überlast basierend auf der Kollektor-Emitter-Spannung VCE kann zur Überlastdetektion auch der Laststrom iL direkt oder indirekt gemessen und mit einem oder mehreren Referenzwerden verglichen werden. Auch in diesem Fall kann das Vergleichsergebnis innerhalb einer kurzen Zeit (z.B. 10 µs) nach dem Einschalten des IGBT ausgeblendet werden, um Fehldetektionen aufgrund hoher Einschaltströme zu vermeiden. Die Überlastdetektorschaltung 20 kann auch eine Temperaturmessung durchführen und eine Überlast auch dann signalisieren, wenn eine kritische Temperatur überschritten wird.
-
Die Abschaltung eines sehr hohen Laststromes iL (Kurzschlussstromes) kann – sofern die Abschaltung/Deaktivierung des IGBTs sehr rasch erfolgt – eine Überspannung aufgrund von Induktivitäten im Laststromkreis zur Folge haben. Bereits unvermeidbare Streuinduktivitäten können die erwähnten Überspannungen (Spannungsspitzen) zur Folge haben, welche wiederum verschiedenste Probleme verursachen können (z.B. einen Latch-Up des IGBTs). Die Schaltzeiten zum Ein- und Abschalten eines IGBTs werden üblicherweise mit Hilfe des Ausgangswiderstandes (meist als Gate-Widerstand RG bezeichnet) des Gate-Treibers 11 beeinflusst, wobei die Schaltzeit im Wesentlichen durch die Zeitkonstante (RG·CG)–1 des RC-Glieds bestimmt wird, welches von dem Gate-Widerstand RG und der Gate-Kapazität CG gebildet wird. Ein hoher Gate-Widerstand hat also eine längere Schaltzeit zur Folge als ein niedriger Gate-Widerstand. Dabei wird über den Gate-Widerstand die Steilheit der Stromflanke |diL/dt| (Absolutbetrag des Stromgradienten) des Laststromes iL eingestellt.
-
Um die erwähnten Spannungsspitzen zu vermeiden, kann der Gate-Widerstand – abhängig vom maximalen Laststrom (Kurzschlussstrom) – so hoch ausgelegt werden, dass eine bestimmte Schaltzeit nicht unterschritten wird. Beim Abschalten des IGBT bleibt der Stromgradient diL/dt dann in einem unkritischen Bereich. Insbesondere kann hierzu zum Abschalten eines hohen Kurzschlussstromes ein größerer Gate-Widerstand gewählt werden, als zum Abschalten aus einem Nominalbetrieb. Gleichzeitig wirkt sich ein langsames Abschalten auch negativ auf die im Kurzschlussfall dissipierte Energie aus. Da der maximale Laststrom iL bei den hier beschriebenen Ausführungsbeispielen bei einem Kurzschluss vom Typ I niedriger (wegen der niedrigeren Gate-Spannung) ist als bei einem Kurzschluss vom Typ II, kann bei einer Laststromabschaltung im Kurzschlussfall der Gate-Widerstand an den maximalen Kurzschlussstrom angepasst werden. Diese Funktionsweise des Gate-Treibers 11 ist in 8 beispielhaft skizziert. Diese Darstellung entspricht nicht unbedingt der tatsächlichen Implementierung der Schaltung, illustriert jedoch die gewünschte Funktion.
-
Im Wesentlichen zeigt 8 eine Ausgangsstufe 111 des Gate-Treibers, welche eine Spannung VG' erzeugt und einen der Ausgangsstufe nachgeschalteten variablen Gate-Widerstand RG, dessen Widerstandswert abhängig von den Signalen IN und OL (mit Hilfe der Steuerlogik 111) einstellbar ist. Im normalen Schaltbetrieb (OL = 0) können beim Ein- und Ausschalten des IGBTs gleiche oder unterschiedliche Widerstandswerte für RG eingestellt sein. Im Falle einer Abschaltung aufgrund einer Überlast wird jedenfalls während des Zeitintervalls TD (von tON bis tON + TD, siehe 2 und 3) ein niedrigerer Gate-Widerstandswert eingestellt als nach dem Zeitpunkt tON + TD. Zum gleichen Ergebnis kommt man, wenn man den Gate-Widerstandswert, der bei einer Überlastabschaltung verwendet wird, abhängig von der Gate-Spannung eingestellt wird. Beispielsweise kann der Widerstandswert RG erhöht werden, wenn die Gate-Spannung VG einen definierten Schwellwert (der zwischen VG,ON1 und VG,ON2 liegt, z.B. (VG,ON1 + VG,ON2)/2) übersteigt. Unabhängig von der konkreten Implementierung wird die Schaltzeit bei einer „Not-Abschaltung“ im Kurzschlussfall (OL = 1) von dem maximalen Kurzschlussstrom abhängen (der wiederum von der Gate-Spannung abhängt). Diese Anpassung der Schaltzeit kann durch eine Anpassung (z.B. eine Umschaltung) des Gate-Widerstandes RG erreicht werden. Jedoch sind auch andere Ansätze möglich, z.B. die Verwendung gesteuerter Stromquellen oder dergleichen.
-
Im Fall der Detektion eines Überlastzustandes wird vom Gate-Treiber das Treibersignal VG so erzeugt, dass eine (minimale, durch das Schaltungsdesign vorgebbare) Ausschaltzeit nicht unterschritten wird. Diese minimale Ausschaltzeit kann direkt oder indirekt vom Pegel des Treibersignals VG (siehe 2 und 3, Pegel VG,ON1, VG,ON2) abhängen. Beispielsweise kann durch Anpassung des effektiven Gate-Widerstandes RG diese Ausschaltzeit nach Ablauf der vorgegebenen Zeitspanne TD verringert werden (vgl. 2 und 3).
-
Die hier beschriebenen Beispiele zeigen als Leistungshalbleiterschalter einen IGBT. In vielen Anwendungen können IGBTs ohne Weiteres durch MOS-Transistoren (Leistungs-MOSFETs) ersetzt werden. Die hier beschriebenen Prinzipien sind auf MOSFETs übertragbar und die Erfindung beschränkt sich folglich nicht auf die Anwendung im Zusammenhang mit IGBTs. Es versteht sich von selbst, dass die dargestellten Logikschaltungen auch anders als dargestellt implementiert werden können, ohne die effektive Funktion der Schaltungen zu verändern. Insbesondere können Schaltungen mit invertierten Logikpegeln realisiert werden.
